JP6306439B2 - シリーズレギュレータ回路 - Google Patents
シリーズレギュレータ回路 Download PDFInfo
- Publication number
- JP6306439B2 JP6306439B2 JP2014116447A JP2014116447A JP6306439B2 JP 6306439 B2 JP6306439 B2 JP 6306439B2 JP 2014116447 A JP2014116447 A JP 2014116447A JP 2014116447 A JP2014116447 A JP 2014116447A JP 6306439 B2 JP6306439 B2 JP 6306439B2
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- series regulator
- amplifier circuit
- circuit
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
シリーズレギュレータ回路90は、出力端子OUTから一定の出力電圧VOUTを出力するとともに、負荷LDに負荷電流ILOADを供給するものである。同図に示されるように、シリーズレギュレータ回路90は、Pチャネル型の出力トランジスタMP9、電圧モニタ用の抵抗R1、R2、OPアンプ91、および出力容量COUTから構成される。
同図において、横軸は周波数〔Hz〕を表し、縦軸はゲイン〔dB〕および位相〔deg.〕を表す。また、同図には、負荷電流ILOADが1μAであるときのオープンループゲイン特性900および位相特性901と、負荷電流ILOADが40mAであるときのオープンループゲイン特性910および位相特性911とが示されている。更に、図28において、参照符号902は、負荷電流ILOADが1μAであるときの第1の極P1を表し、参照符号903は、負荷電流ILOADが1μAであるときの第2の極P2を表し、参照符号912は、負荷電流ILOADが40mAであるときの第1の極P1を表し、参照符号913は、負荷電流ILOADが40mAであるときの第2の極P2を表す。
例えば、上記シリーズレギュレータ回路800の場合、負荷電流ILOADが40mAであるときには、図28に示すように第1の極P1(数kHz付近)と第2の極P2(200MHz付近)とが離れた位置に発生するため、図29に示すように位相余裕は約92度となる。これに対し、負荷電流ILOADが1μAであるときには、図28に示すように第1の極P1(数kHz付近)と第2の極P2(1MHz付近)とが近い位置に発生するため、図29に示すように位相余裕は約8度となり、45度よりも小さくなる。
上記シリーズレギュレータ回路(100、200)において、前記出力トランジスタは、Pチャネル型の電界効果トランジスタ(MPD)であり、前記制御トランジスタは、Nチャネル型の電界効果トランジスタ(MNB)であり、前記第1差動増幅回路の正相入力端子に前記抵抗分圧回路によって分圧された電圧が供給され、前記第1差動増幅回路の逆相入力端子に前記第1基準電圧が供給され、前記第2差動増幅回路の正相入力端子は前記第1差動増幅回路の出力端子に接続され、前記第2差動増幅回路の逆相入力端子に前記第2基準電圧が供給されてもよい。
図1に、本発明の実施の形態1に係るシリーズレギュレータ回路の構成を示す。
同図に示されるシリーズレギュレータ回路100は、出力端子OUTから一定の出力電圧VOUTを出力するとともに、出力端子OUTとグラウンドノードとの間に接続された負荷LDに負荷電流ILOADを供給するものである。負荷LDとしては、例えば、マイクロコントローラ等のディジタル回路(CMOS回路)やアナログ回路等の各種の回路を例示することができる。
図3には、図1のシリーズレギュレータ回路100の負荷電流ILOADに対するバイアス電流IBIASおよび主要ノードの電圧の特性のシミュレーション結果が示され、図4には、図1のシリーズレギュレータ回路100の負荷電流ILOADに対する位相余裕の特性のシミュレーション結果が示されている。
図5に、実施の形態2に係るシリーズレギュレータ回路200の構成を示す。
同図に示されるシリーズレギュレータ回路200は、制御トランジスタMNBのオン・オフを制御する差動増幅回路がヒステリシス特性を有する点において、実施に形態1に係るシリーズレギュレータ回路100と相違し、その他の点においてシリーズレギュレータ回路100と同様である。なお、シリーズレギュレータ回路200において、シリーズレギュレータ回路100と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
図7に、実施の形態3に係るシリーズレギュレータ回路300の構成を示す。
同図に示されるシリーズレギュレータ回路300は、Pチャネル型の電界効果トランジスタの代わりNチャネル型の電界効果トランジスタからなる出力トランジスタを制御する点において、実施に形態1に係るシリーズレギュレータ回路100と相違し、その他の点ではシリーズレギュレータ回路100と同様である。なお、シリーズレギュレータ回路300において、シリーズレギュレータ回路100と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
図9には、図7のシリーズレギュレータ回路300の負荷電流ILOADに対するバイアス電流IBIASおよび主要ノードの電圧の特性のシミュレーション結果が示され、図10には、図7のシリーズレギュレータ回路300の負荷電流ILOADに対する位相余裕の特性のシミュレーション結果が示されている。
図11に、実施の形態4に係るシリーズレギュレータ回路400の構成を示す。
同図に示されるシリーズレギュレータ回路400は、制御トランジスタMNBのオン・オフを制御する差動増幅回路がヒステリシス特性を有する点において、実施に形態3に係るシリーズレギュレータ回路300と相違し、その他の点ではシリーズレギュレータ回路300と同様である。なお、シリーズレギュレータ回路400において、シリーズレギュレータ回路300と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
図13に、実施の形態5に係るシリーズレギュレータ回路500の構成を示す。
同図に示されるシリーズレギュレータ回路500は、Nチャネル型の電界効果トランジスタの代わりPチャネル型の電界効果トランジスタからなる制御トランジスタを制御する点において、実施に形態3に係るシリーズレギュレータ回路300と相違し、その他の点ではシリーズレギュレータ回路300と同様である。なお、シリーズレギュレータ回路500において、シリーズレギュレータ回路300と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
図17に、実施の形態6に係るシリーズレギュレータ回路600の構成を示す。
同図に示されるシリーズレギュレータ回路600は、制御トランジスタMPBのオン・オフを制御する差動増幅回路がヒステリシス特性を有する点において、実施に形態5に係るシリーズレギュレータ回路500と相違し、その他の点ではシリーズレギュレータ回路500と同様である。なお、シリーズレギュレータ回路600において、シリーズレギュレータ回路500と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
図19に、実施の形態7に係るシリーズレギュレータ回路700の構成を示す。
同図に示されるシリーズレギュレータ回路700は、Nチャネル型の電界効果トランジスタの代わりPチャネル型の電界効果トランジスタからなる制御トランジスタを制御する点において、実施に形態1に係るシリーズレギュレータ回路100と相違し、その他の点ではシリーズレギュレータ回路100と同様である。なお、シリーズレギュレータ回路700において、シリーズレギュレータ回路100と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
図23に、実施の形態8に係るシリーズレギュレータ回路800の構成を示す。
同図に示されるシリーズレギュレータ回路800は、制御トランジスタMPBのオン・オフを制御する差動増幅回路がヒステリシス特性を有する点において、実施に形態7に係るシリーズレギュレータ回路700と相違し、その他の点ではシリーズレギュレータ回路700と同様である。なお、シリーズレギュレータ回路800において、シリーズレギュレータ回路700と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
Claims (8)
- 第1直流電圧が供給される第1電源端子と、
前記第1直流電圧よりも低い第2直流電圧が供給される第2電源端子と、
出力端子と、
前記出力端子と前記第2電源端子との間に接続された抵抗分圧回路と、
正相入力端子および逆相入力端子を含む差動入力端子対を有し、差動入力端子の一方に前記第1直流電圧よりも低く前記第2直流電圧よりも高い第1基準電圧が供給され、他方の差動入力端子に前記抵抗分圧回路によって分圧された電圧が供給される第1差動増幅回路と、
第1主電極が前記第1電源端子に接続され、第2主電極が前記出力端子に接続され、制御電極が前記第1差動増幅回路の出力端子に接続された出力トランジスタと、
正相入力端子および逆相入力端子を含む差動入力端子対を有し、一方の差動入力端子が前記第1差動増幅回路の出力端子に接続され、他方の差動入力端子に前記第1基準電圧とは異なり、かつ、前記第1直流電圧よりも低く前記第2直流電圧よりも高い第2基準電圧が供給される第2差動増幅回路と、
前記出力端子と前記第2電源端子との間に接続され、前記第2差動増幅回路の出力信号に応じて前記出力端子から前記第2電源端子に流れる電流を生成する電流生成回路とを有し、
前記電流生成回路は、
制御電極が前記第2差動増幅回路の出力端子に接続される制御トランジスタと、
前記制御トランジスタと直列に接続される電流生成素子とを含む
ことを特徴とするシリーズレギュレータ回路。 - 請求項1に記載のシリーズレギュレータ回路において、
前記第2差動増幅回路は、ヒステリシス特性を有する
ことを特徴とするシリーズレギュレータ回路。 - 請求項1または2に記載のシリーズレギュレータ回路において、
前記出力トランジスタは、Pチャネル型の電界効果トランジスタであり、
前記制御トランジスタは、Nチャネル型の電界効果トランジスタであり、
前記第1差動増幅回路の正相入力端子に前記抵抗分圧回路によって分圧された電圧が供給され、前記第1差動増幅回路の逆相入力端子に前記第1基準電圧が供給され、
前記第2差動増幅回路の正相入力端子は前記第1差動増幅回路の出力端子に接続され、
前記第2差動増幅回路の逆相入力端子に前記第2基準電圧が供給される
ことを特徴とするシリーズレギュレータ回路。 - 請求項1または2に記載のシリーズレギュレータ回路において、
前記出力トランジスタは、Nチャネル型の電界効果トランジスタであり、
前記制御トランジスタは、Nチャネル型の電界効果トランジスタであり、
前記第1差動増幅回路の逆相入力端子に前記抵抗分圧回路によって分圧された電圧が供給され、前記第1差動増幅回路の正相入力端子に前記第1基準電圧が供給され、
前記第2差動増幅回路の逆相入力端子は前記第1差動増幅回路の出力端子に接続され、前記第2差動増幅回路の正相入力端子に前記第2基準電圧が供給される
ことを特徴とするシリーズレギュレータ回路。 - 請求項1または2に記載のシリーズレギュレータ回路において、
前記出力トランジスタは、Nチャネル型の電界効果トランジスタであり、
前記制御トランジスタは、Pチャネル型の電界効果トランジスタであり、
前記第1差動増幅回路の逆相入力端子に前記抵抗分圧回路によって分圧された電圧が供給され、前記第1差動増幅回路の正相入力端子に前記第1基準電圧が供給され、
前記第2差動増幅回路の正相入力端子は前記第1差動増幅回路の出力端子に接続され、前記第2差動増幅回路の逆相入力端子に前記第2基準電圧が供給される
ことを特徴とするシリーズレギュレータ回路。 - 請求項1または2に記載のシリーズレギュレータ回路において、
前記出力トランジスタは、Pチャネル型の電界効果トランジスタであり、
前記制御トランジスタは、Pチャネル型の電界効果トランジスタであり、
前記第1差動増幅回路の正相入力端子に前記抵抗分圧回路によって分圧された電圧が供給され、前記第1差動増幅回路の逆相入力端子に前記第1基準電圧が供給され、
前記第2差動増幅回路の逆相入力端子は前記第1差動増幅回路の出力端子に接続され、前記第2差動増幅回路の正相入力端子に前記第2基準電圧が供給される
ことを特徴とするシリーズレギュレータ回路。 - 請求項1乃至6の何れか一項に記載のシリーズレギュレータ回路において、
前記電流生成素子は、抵抗素子である
ことを特徴とするシリーズレギュレータ回路。 - 請求項1乃至6の何れか一項に記載のシリーズレギュレータ回路において、
前記電流生成素子は、定電流源である
ことを特徴とするシリーズレギュレータ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014116447A JP6306439B2 (ja) | 2014-06-05 | 2014-06-05 | シリーズレギュレータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014116447A JP6306439B2 (ja) | 2014-06-05 | 2014-06-05 | シリーズレギュレータ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015230585A JP2015230585A (ja) | 2015-12-21 |
JP6306439B2 true JP6306439B2 (ja) | 2018-04-04 |
Family
ID=54887325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014116447A Active JP6306439B2 (ja) | 2014-06-05 | 2014-06-05 | シリーズレギュレータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6306439B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9684325B1 (en) * | 2016-01-28 | 2017-06-20 | Qualcomm Incorporated | Low dropout voltage regulator with improved power supply rejection |
CN109742946B (zh) * | 2019-01-22 | 2020-08-28 | 电子科技大学 | 一种应用于宽输出电压范围Buck变换器的DCR采样电路 |
CN110377102B (zh) * | 2019-07-10 | 2024-06-07 | 深圳市锐能微科技有限公司 | 一种低压差线性稳压电路和集成电路 |
CN114200994B (zh) * | 2021-12-07 | 2023-03-28 | 深圳市灵明光子科技有限公司 | 一种低压差线性稳压器和激光测距电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0864956A3 (en) * | 1997-03-12 | 1999-03-31 | Texas Instruments Incorporated | Low dropout regulators |
US20080048737A1 (en) * | 2004-11-30 | 2008-02-28 | Tomoyuki Ito | Voltage Generating Circuit, Constant Current Circuit and Light Emitting Diode Driving Circuit |
JP4613112B2 (ja) * | 2005-07-22 | 2011-01-12 | 富士フイルム株式会社 | レギュレータ回路 |
JP4855841B2 (ja) * | 2006-06-14 | 2012-01-18 | 株式会社リコー | 定電圧回路及びその出力電圧制御方法 |
JP2009284615A (ja) * | 2008-05-21 | 2009-12-03 | Panasonic Corp | 充電回路 |
JP2010217965A (ja) * | 2009-03-13 | 2010-09-30 | Asahi Kasei Toko Power Device Corp | 定電圧回路 |
JP5594980B2 (ja) * | 2009-04-03 | 2014-09-24 | ピーエスフォー ルクスコ エスエイアールエル | 非反転増幅回路及び半導体集積回路と非反転増幅回路の位相補償方法 |
-
2014
- 2014-06-05 JP JP2014116447A patent/JP6306439B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015230585A (ja) | 2015-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10481625B2 (en) | Voltage regulator | |
US9632519B2 (en) | Class AB inverting driver for PNP bipolar transistor LDO regulator | |
US9389620B2 (en) | Apparatus and method for a voltage regulator with improved output voltage regulated loop biasing | |
US8461812B2 (en) | Shunt regulator having over-voltage protection circuit and semiconductor device including the same | |
US7528633B2 (en) | Current sensing circuit and boost converter having the same | |
JP2010244255A (ja) | 非反転増幅回路及び半導体集積回路と非反転増幅回路の位相補償方法 | |
JP6316632B2 (ja) | ボルテージレギュレータ | |
US10637401B2 (en) | Current output circuit | |
JP6306439B2 (ja) | シリーズレギュレータ回路 | |
US8193863B2 (en) | Push-pull output circuit | |
JP2017506032A (ja) | バッファ回路および方法 | |
US10498333B1 (en) | Adaptive gate buffer for a power stage | |
US20150137858A1 (en) | Buffer circuit | |
US10444779B2 (en) | Low dropout voltage regulator for generating an output regulated voltage | |
US9946276B2 (en) | Voltage regulators with current reduction mode | |
US9442501B2 (en) | Systems and methods for a low dropout voltage regulator | |
US9367073B2 (en) | Voltage regulator | |
JP2015204491A (ja) | 電圧電流変換回路および電源回路 | |
CN112654946B (zh) | 在负载电流的宽范围内稳定的电流感测电路 | |
JP7519291B2 (ja) | 定電圧回路 | |
CN111669136B (zh) | 具备稳定电路的多级放大器 | |
WO2023248630A1 (ja) | 出力帰還回路、リニア電源 | |
US9772354B2 (en) | Output circuit with limited output voltage range and reduced power consumption and current sensor having the same | |
US20150137877A1 (en) | Bias circuit using negative voltage | |
JP6061267B2 (ja) | バイアス回路及びこれを用いた増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180308 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6306439 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |