CN112230707B - 输出电路 - Google Patents
输出电路 Download PDFInfo
- Publication number
- CN112230707B CN112230707B CN201910637086.1A CN201910637086A CN112230707B CN 112230707 B CN112230707 B CN 112230707B CN 201910637086 A CN201910637086 A CN 201910637086A CN 112230707 B CN112230707 B CN 112230707B
- Authority
- CN
- China
- Prior art keywords
- output
- voltage
- circuit
- input
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Abstract
一种输出电路,包含:输入级电路及输出级电路。输入级电路包含:差分输入对电路及两个输出电流镜电路。差分输入对电路根据第一电压源运作,以接收第一及第二输入电压,并产生第一及第二输出电流。两个输出电流镜电路根据第二电压源运作,以分别根据第一输出电流产生馈入输入级输出节点的第一电流镜输出电流及根据第二输出电流产生流出输入级输出节点的第二电流镜输出电流,其中第二电压源的电压小于第一电压源的电压。输出级电路根据第二电压源运作,以自输入级输出节点接收输入电压,并产生输出电压。
Description
技术领域
本发明是有关于一种电路结构,且特别是有关于一种输出电路。
背景技术
在部分物理层的电路设计中,常常并非采用先进工艺,而使得电路中的晶体管有着较高的阈值电压。在此情形下,如果输出电路是根据较低的电压运作,则往往会使电路的增益因为晶体管的高阈值电压无法提升,而造成输出电压的不准确。
因此,如何设计一个新的输出电路,以解决上述的缺失,乃为此一业界亟待解决的问题。
发明内容
发明内容旨在提供本揭示内容的简化摘要,以使阅读者对本揭示内容具备基本的理解。此发明内容并非本揭示内容的完整概述,且其用意并非在指出本发明实施例的重要/关键组件或界定本发明的范围。
本发明内容的一目的是在提供一种输出电路,借以改善先前技术的问题。
为达上述目的,本发明内容的一技术实例是关于一种输出电路,包含:输入级电路以及输出级电路。输入级电路包含:差分输入对电路以及两个输出电流镜电路。差分输入对电路配置以根据第一电压源运作,以接收第一输入电压以及第二输入电压,并产生第一输出电流以及第二输出电流。两个输出电流镜电路配置以根据第二电压源运作,以分别根据第一输出电流产生第一电流镜输出电流以及根据第二输出电流产生第二电流镜输出电流,第一输出电流镜电流馈入输入级输出节点,第二输出电流镜电流流出输入级输出节点,其中第二电压源的电压小于第一电压源的电压。输出级电路配置以根据第二电压源运作,以自输入级输出节点接收输入电压,并产生输出电压。
本发明的输出电路将使输入级的差分输入对电路根据较高的电压源运作,达到提升增益的效果。不仅使输出电压的实际高电平和实际低电平可以逼近理想高电平和理想低电平,更可在不需额外设置增益级电路的情形下,达到提升增益的效果。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,所附图式的说明如下:
图1为本发明一实施例中,一种输出电路的电路图;以及
图2为本发明一实施例中,输出电压的示意图。
具体实施方式
请参照图1。图1为本发明一实施例中,一种输出电路1的电路图。于一实施例中,输出电路1设置于通用串行端口(universal serial bus;USB)type-C物理层电路中。输出电路1包含:输入级电路100以及输出级电路150。
输入级电路100包含:差分输入对电路110以及两个输出电流镜电路120及130。
差分输入对电路110包含第一输入晶体管T1以及第二输入晶体管T2,并根据第一电压源VDDH运作。于一实施例中,第一电压源VDDH为例如,但不限于3.3伏特,且差分输入对电路110是通过控制晶体管TC电性耦接于第一电压源VDDH。其中控制晶体管TC受控于控制电压Vb,以在导通时使差分输入对电路110接收第一电压源VDDH的电压。
第一输入晶体管T1包含控制端、第一端以及第二端,控制端用以接收第一输入电压Vi+,第一端电性耦接于控制晶体管TC,第二端电性耦接于第一差分输出端N1。第一输入晶体管T1通过控制晶体管TC电性耦接于第一电压源VDDH,并于第二端产生第一输出电流Io1至第一差分输出端N1。
第二输入晶体管T2包含控制端、第一端以及第二端,控制端用以接收第二输入电压Vi-,第一端电性耦接于控制晶体管TC,第二端电性耦接于第二差分输出端N2。第二输入晶体管T2通过控制晶体管TC电性耦接于第一电压源VDDH,并于第二端产生第二输出电流Io2至第二差分输出端N2。
输出电流镜电路120配置以根据第二电压源VDDL运作。其中,第二电压源VDDL的电压小于第一电压源VDDH的电压。于一实施例中,第二电压源VDDL为例如,但不限于1.2伏特。
于本实施例中,输出电流镜电路120包含第一电流镜122及第二电流镜124。第一电流镜122电性耦接于第一差分输出端N1,以自第一差分输出端N1接收并根据第一输出电流Io1于镜射端NM产生镜射电流IM。第二电流镜124电性耦接于镜射端NM,以自镜射端NM接收并根据镜射电流IM产生第一输出电流镜电流IOM1。
输出电流镜电路130配置以根据第二电压源VDDL运作。于本实施例中,输出电流镜电路130包含第三电流镜(未另外标示),电性耦接于第二差分输出端N2,以自第二差分输出端N2接收并根据第二输出电流Io2产生第二输出电流镜电流IOM2。
如图1所示,第一输出电流镜电流IOM1馈入输入级输出节点OI,第二输出电流镜电流IOM2流出输入级输出节点OI。因此,输入级输出节点OI的电压,将根据第一输出电流镜电流IOM1以及第二输出电流镜电流IOM2的大小决定。当第一输出电流镜电流IOM1大于第二输出电流镜电流IOM2时,输入级输出节点OI将输出高电平的电压。而当第一输出电流镜电流IOM1小于第二输出电流镜电流IOM2,输入级输出节点OI将输出低电平的电压。
输出级电路150配置以根据第二电压源VDDL运作,以自输入级输出节点OI接收输入电压Vin,并产生输出电压Vout。于本实施例中,输出级电路150为反相器,以使输出电压Vout为输入电压Vin的反相。于其他应用中,输出级电路150亦可能为缓冲器,以使输出电压Vout和输入电压Vin为反相。
于一实施例中,各个电流镜所接收以及产生的电流间的比例,将与电流镜包含的晶体管之间的尺寸比例相关。于本实施例中,是以电流镜包含相同尺寸的晶体管为例进行说明。因此,各个电流镜所接收以及产生的电流将具有大致相同的大小。然而,在其他实施例中,亦可随实际的应用或需求对电流镜包含的晶体管的尺寸比例调整,以产生不同大小的电流。
以下将就输出电路1的运作进行更详细的说明。
由于差分输入对电路110所接收的为差分输入,因此当第一输入电压Vi+为高电压电平时,第二输入电压Vi-将为低电压电平。此时,第一输入晶体管T1将为关闭,第二输入晶体管T2则为导通。因此,第二输出电流Io2将大于第一输出电流Io1。进一步地,由第二输出电流Io2所镜射产生的第二输出电流镜电流IOM2,也将大于由第一输出电流Io1镜射为镜射电流IM后再镜射产生的第一输出电流镜电流IOM1。
因此,输入级输出节点OI所产生用以馈入输出级电路150的输入电压Vin将被拉至低电平。在经过以反相器实现的输出级电路150后,将产生高电平的输出电压Vout。
另一方面,当第一输入电压Vi+为低电压电平时,第二输入电压Vi-将为高电压电平。此时,第一输入晶体管T1将为导通,第二输入晶体管T2则为关闭。因此,第一输出电流Io1将大于第二输出电流Io2。进一步地,由第一输出电流Io1镜射为镜射电流IM后再镜射产生的第一输出电流镜电流IOM1,也将大于由第二输出电流Io2所镜射产生的第二输出电流镜电流IOM2。
因此,输入级输出节点OI所产生用以馈入输出级电路150的输入电压Vin将被抬升至高电平。在经过以反相器实现的输出级电路150后,将产生低电平的输出电压Vout。
请参照图2。图2为本发明一实施例中,输出电压Vout的示意图。
于一实施例中,输出电压Vout的理想高电平为VH,理想低电平为VL。然而因为电路中不理想的情形,输出电压Vout将仅能达到实际高电平VH1和实际低电平VL1。
在部分技术中,输出电路中包含的所有电路块均是根据具有较低电压的相同电压源运作。在这样的情形下,当输出电路的结构中具有多个串联的晶体管时,这样的电压源将可能与这些晶体管的阈值电压总和相近,而造成增益级电路的电压余裕(voltageheadroom)不足而使输入电压的增益大幅降低。这样的情形下,输出电压Vout的实际高电平VH1和实际低电平VL1将与理想高电平VH和理想低电平VL相差过大,可能造成输出电压Vout的逻辑错误。
因此,本发明的输出电路1将使输入级的差分输入对电路根据较高的电压源运作,达到提升增益的效果。不仅实际高电平VH1和实际低电平VL1可以逼近理想高电平VH和理想低电平VL,更可在不需额外设置增益级电路的情形下,达到提升增益的效果。于一实施例中,实际高电平VH1可在小于理想高电平VH的10%的范围中,实际低电平VL1可为在大于理想低电平VL的10%的范围中。
上述的第一电压源VDDH以及第二电压源VDDL的电压数值仅为一范例。于其他实施例中,第一电压源VDDH以及第二电压源VDDL亦可以其他数值实现。优选地,第一电压源VDDH的电压可设置为大于第二电压源VDDL的电压、控制晶体管TC的控制阈值电压与第一输入晶体管T1或第二输入晶体管T2的输入阈值电压的总和,以达到提升足够的增益的功效。
虽然上文实施方式中揭露了本发明的具体实施例,然其并非用以限定本发明,本发明所属技术领域中具有通常知识者,在不悖离本发明的原理与精神的情形下,当可对其进行各种更动与修饰,因此本发明的保护范围当以附随权利要求限定的范围为准。
【符号说明】
1:输出电路
110:差分输入对电路
122:第一电流镜
130:输出电流镜电路
IM:镜射电流
IOM2:第二输出电流镜电流
Io2:第二输出电流
N2:第二差分输出端
OI:输入级输出节点
T2:第二输入晶体管
Vb:控制电压
VDDL:第二电压源
VH1:实际高电平
VL1:实际低电平
Vi+:第一输入电压
Vout:输出电压
100:输入级电路
120:输出电流镜电路
124:第二电流镜
150:输出级电路
IOM1:第一输出电流镜电流
Io1:第一输出电流
N1:第一差分输出端
NM:镜射端
T1:第一输入晶体管
TC:控制晶体管
VDDH:第一电压源
VH:理想高电平
VL:理想低电平
Vin:输入电压
Vi-:第二输入电压。
Claims (6)
1.一种输出电路,包含:
一输入级电路,包含:
一差分输入对电路,配置以根据一第一电压源运作,以接收一第一输入电压以及一第二输入电压,并产生一第一输出电流以及一第二输出电流;以及
两个输出电流镜电路,配置以根据一第二电压源运作,以分别根据所述第一输出电流产生一第一电流镜输出电流以及根据所述第二输出电流产生一第二电流镜输出电流,所述第一电流镜输出电流馈入一输入级输出节点,所述第二电流镜输出电流流出所述输入级输出节点,其中所述第二电压源的电压小于所述第一电压源的电压;以及
一输出级电路,配置以根据所述第二电压源运作,以自所述输入级输出节点接收一输入电压,并产生一输出电压,
其中所述差分输入对电路通过一控制晶体管接收所述第一电压源的电压,
其中所述差分输入对电路包含一第一输入晶体管以及一第二输入晶体管,所述第一输入晶体管和所述第二输入晶体管均通过所述控制晶体管电性耦接于所述第一电压源,所述第一电压源的电压大于所述第二电压源的电压、所述控制晶体管的一控制阈值电压与所述第一输入晶体管或所述第二输入晶体管的一输入阈值电压的总和。
2.如权利要求1所述的输出电路,其中所述两个输出电流镜电路包含:
一第一电流镜电路,包含一第一电流镜以及一第二电流镜,所述第一电流镜电性耦接于所述差分输入对电路的一第一差分输出端,以自所述第一差分输出端接收并根据所述第一输出电流于一镜射端产生一镜射电流,所述第二电流镜电性耦接于所述镜射端,以自所述镜射端接收并根据所述镜射电流产生所述第一输出电流镜电流;以及
一第二电流镜电路,包含一第三电流镜,电性耦接于所述差分输入对电路的一第二差分输出端,以自所述第二差分输出端接收并根据所述第二输出电流产生所述第二输出电流镜电流。
3.如权利要求1所述的输出电路,其中所述输出级电路为一缓冲器。
4.如权利要求1所述的输出电路,其中所述输出级电路为一反相器。
5.如权利要求1所述的输出电路,其中所述第一电压源的电压为3.3伏特,所述第二电压源的电压为1.2伏特。
6.如权利要求1所述的输出电路,其中所述输出电路设置于一通用串行端口type-C物理层电路中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910637086.1A CN112230707B (zh) | 2019-07-15 | 2019-07-15 | 输出电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910637086.1A CN112230707B (zh) | 2019-07-15 | 2019-07-15 | 输出电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112230707A CN112230707A (zh) | 2021-01-15 |
CN112230707B true CN112230707B (zh) | 2022-12-20 |
Family
ID=74111617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910637086.1A Active CN112230707B (zh) | 2019-07-15 | 2019-07-15 | 输出电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112230707B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104061924A (zh) * | 2013-03-22 | 2014-09-24 | 精工爱普生株式会社 | 检测装置、传感器、电子设备以及移动体 |
CN106664060A (zh) * | 2014-06-25 | 2017-05-10 | 日本电波工业株式会社 | 振荡装置 |
CN108055631A (zh) * | 2016-10-31 | 2018-05-18 | 奥迪康有限公司 | 包括放大器系统的听力设备 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5287068A (en) * | 1992-08-27 | 1994-02-15 | Harris Corporation | Comparator amplifier |
JP2001185964A (ja) * | 1999-12-22 | 2001-07-06 | Hitachi Ltd | カレントミラー回路および演算増幅器 |
US7190193B1 (en) * | 2005-04-21 | 2007-03-13 | Xilinx, Inc. | Method and apparatus for a differential driver with voltage translation |
US7514966B2 (en) * | 2005-06-02 | 2009-04-07 | Via Technologies, Inc. | Fast, low offset ground sensing comparator |
US7576572B2 (en) * | 2007-09-05 | 2009-08-18 | Jennic Limited | Rail-to-rail comparator with hysteresis |
US7714651B2 (en) * | 2007-11-05 | 2010-05-11 | National Semiconductor Corporation | Apparatus and method for low power rail-to-rail operational amplifier |
US8476935B2 (en) * | 2009-07-02 | 2013-07-02 | Robert Bosch Gmbh | Comparator with self-limiting positive feedback |
CN103645771B (zh) * | 2013-12-17 | 2015-09-16 | 电子科技大学 | 一种电流镜 |
US9203420B2 (en) * | 2014-02-05 | 2015-12-01 | Innophase Inc. | Apparatus and method for digital to analog conversion with current mirror amplification |
CN104092360B (zh) * | 2014-06-30 | 2017-05-17 | 成都芯源系统有限公司 | 跨导调整电路、跨导型误差放大单元及开关型功率变换器 |
US9634629B2 (en) * | 2014-07-31 | 2017-04-25 | Kabushiki Kaisha Toshiba | Semiconductor amplifier circuit |
US9952616B2 (en) * | 2015-02-10 | 2018-04-24 | Rohm Co., Ltd. | Differential circuit including a current mirror |
JP2017072911A (ja) * | 2015-10-05 | 2017-04-13 | 株式会社村田製作所 | 電流出力回路 |
KR102496317B1 (ko) * | 2016-02-12 | 2023-02-06 | 주식회사 디비하이텍 | 센싱 회로 및 이를 포함하는 터치 센서 |
EP3487071A1 (en) * | 2017-11-20 | 2019-05-22 | Nxp B.V. | Hysteresis comparator |
US10061340B1 (en) * | 2018-01-24 | 2018-08-28 | Invecas, Inc. | Bandgap reference voltage generator |
CN108874020B (zh) * | 2018-08-27 | 2020-01-03 | 东南大学 | 一种电流模式阵列spad增益均匀性自适应控制电路 |
-
2019
- 2019-07-15 CN CN201910637086.1A patent/CN112230707B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104061924A (zh) * | 2013-03-22 | 2014-09-24 | 精工爱普生株式会社 | 检测装置、传感器、电子设备以及移动体 |
CN106664060A (zh) * | 2014-06-25 | 2017-05-10 | 日本电波工业株式会社 | 振荡装置 |
CN108055631A (zh) * | 2016-10-31 | 2018-05-18 | 奥迪康有限公司 | 包括放大器系统的听力设备 |
Also Published As
Publication number | Publication date |
---|---|
CN112230707A (zh) | 2021-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7710182B2 (en) | Reliable level shifter of ultra-high voltage device used in low power application | |
US10411687B2 (en) | Near zero quiescent current circuit for selecting a maximum supply voltage | |
US10727834B2 (en) | Level shifter in half bridge GaN driver applications | |
US9203381B2 (en) | Current mode logic latch | |
US10972102B2 (en) | Interface circuit | |
CN109427371B (zh) | 电源开关、存储器装置和提供电源开关电压输出的方法 | |
US10348305B2 (en) | Level shift circuit | |
US20100026342A1 (en) | High voltage input receiver using low voltage transistors | |
CN112230707B (zh) | 输出电路 | |
EP2876812B1 (en) | Input circuit with mirroring | |
US10996698B2 (en) | Output circuit | |
EP3057236B1 (en) | Driver circuit for single wire protocol slave unit | |
CN108736878B (zh) | 电压电平移位器 | |
US8760212B2 (en) | Method and device for high-speed general purpose level-shifting | |
JP2001044819A (ja) | 高電圧出力インバーター | |
JP3052433B2 (ja) | レベルシフト回路 | |
CN111416603B (zh) | 传输闸电路 | |
CN116248103A (zh) | 电位转换电路 | |
US8816723B1 (en) | Buffer circuit | |
CN114094962B (zh) | 一种电压电流转换电路、射频功率放大器和电子系统 | |
CN214959494U (zh) | 电平转换电路 | |
JP4273881B2 (ja) | 差動信号出力回路及びそれを内蔵した半導体集積回路 | |
TWI606683B (zh) | 零靜功耗高低多端互補式多位準轉換器 | |
CN114389595A (zh) | 电平转换电路 | |
CN113595534A (zh) | 一种多阈值的比较器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |