KR102496317B1 - 센싱 회로 및 이를 포함하는 터치 센서 - Google Patents

센싱 회로 및 이를 포함하는 터치 센서 Download PDF

Info

Publication number
KR102496317B1
KR102496317B1 KR1020160016133A KR20160016133A KR102496317B1 KR 102496317 B1 KR102496317 B1 KR 102496317B1 KR 1020160016133 A KR1020160016133 A KR 1020160016133A KR 20160016133 A KR20160016133 A KR 20160016133A KR 102496317 B1 KR102496317 B1 KR 102496317B1
Authority
KR
South Korea
Prior art keywords
current
node
output
sensing
transistor
Prior art date
Application number
KR1020160016133A
Other languages
English (en)
Other versions
KR20170094874A (ko
Inventor
황태호
Original Assignee
주식회사 디비하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디비하이텍 filed Critical 주식회사 디비하이텍
Priority to KR1020160016133A priority Critical patent/KR102496317B1/ko
Priority to US15/296,583 priority patent/US10528187B2/en
Publication of KR20170094874A publication Critical patent/KR20170094874A/ko
Application granted granted Critical
Publication of KR102496317B1 publication Critical patent/KR102496317B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04182—Filtering of noise external to the device and not generated by digitiser components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/96—Touch switches
    • H03K17/962—Capacitive touch switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96—Touch switches
    • H03K2217/9607—Capacitive touch switches
    • H03K2217/960705—Safety of capacitive touch and proximity switches, e.g. increasing reliability, fail-safe

Abstract

실시 예는 센싱 커패시터에 의하여 센싱 전류가 유입되는 제1 노드를 포함하고, 제1 전원과 상기 제1 노드 사이에 흐르는 제1 전류 및 상기 제1 노드와 제2 전원 사이에 흐르는 제2 전류를 상기 제1 노드에 제공하는 전류 제공부, 제1 및 제2 출력들을 제1 및 제2 출력 노드들로 출력하는 바이어스부, 상기 제1 및 제2 전류들을 미러링하고, 미러링된 제1 및 제2 미러링 전류들에 기초하여 센싱 전압을 출력하는 전류-전압 변환부를 포함하며, 상기 바이어스부는 제1 및 제2 입력 단자들 및 제1 및 제2 출력 단자들을 포함하는 차동 증폭부, 상기 제1 전원과 제2 전원 사이에 연결되는 제1 및 제2 출력 트랜지스터들, 및 상기 제1 및 제2 출력 단자들에 흐르는 전류들을 미러링하고, 미러링된 전류들을 상기 제1 및 제2 출력 트랜지스터들에 흐르도록 하는 전류 미러를 포함하며, 상기 차동 증폭부의 제1 입력 단자에는 기준 전압에 제공되고, 상기 차동 증폭부의 제2 입력 단자는 상기 제1 및 제2 출력 트랜지스터들의 접속 노드인 제2 노드에 접속된다.

Description

센싱 회로 및 이를 포함하는 터치 센서{SENSING CIRCUIT AND TOUCH SENSOR INCLUDING THE SAME}
실시 예는 센서 커패시터의 정전 용량을 감지하는 센싱 회로 및 이를 포함하는 터치 센서에 관한 것이다.
터치 센서의 입력은 터치 패널(touch panel)의 드라이빙 전극과 센싱 전극 간의 커패시턴스를 통하여 들어오는 드라이빙 신호(driving signal), 및 터치 패널에 터치된 물체(예컨대, 손가락)와 터치 패널의 센싱 노드 간의 커패시턴스를 통하여 들어오는 노이즈 신호(noise signal)를 포함할 수 있으며, 센싱되는 신호는 두 신호가 중첩된 신호일 수 있다.
터치 센서의 센싱부는 터치 패널의 상호 커패시턴스의 변화량을 감지하고, 터치 센서의 디지털 프로세서는 감지된 상호 커패시턴스의 변화량을 디지털 신호 처리한다. 디지털 신호 처리된 정보를 펌웨어(Firmware)에 넘겨주면 펌웨어는 x, y 좌표 추출을 위한 연산을 수행하고, 최종 터치 위치 정보를 호스트(Host)로 전달한다. 디지털 프로세서로부터 전달되는 정보의 해상도는 펌웨어에 의한 좌표 연산의 정확도의 척도가 될 수 있다.
실시 예는 센싱 커패시터의 정전 용량을 안정적이고 정확하게 측정할 수 있고, 센싱 동작의 오류를 방지할 수 있고, 터치 센싱의 정확도를 향상시킬 수 있는 센싱 회로 및 이를 포함하는 터치 센서를 제공한다.
실시 예에 따른 센싱 회로는 센싱 커패시터에 의하여 센싱 전류가 유입되는 제1 노드를 포함하고, 제1 전원과 상기 제1 노드 사이에 흐르는 제1 전류 및 상기 제1 노드와 제2 전원 사이에 흐르는 제2 전류를 상기 제1 노드에 제공하는 전류 제공부; 제1 및 제2 출력들을 제1 및 제2 출력 노드들로 출력하는 바이어스부; 상기 제1 및 제2 전류들을 미러링하고, 미러링된 제1 및 제2 미러링 전류들에 기초하여 센싱 전압을 출력하는 전류-전압 변환부를 포함하며, 상기 바이어스부는 제1 및 제2 입력 단자들 및 제1 및 제2 출력 단자들을 포함하는 차동 증폭부; 상기 제1 전원과 제2 전원 사이에 연결되는 제1 및 제2 출력 트랜지스터들; 및 상기 제1 및 제2 출력 단자들에 흐르는 전류들을 미러링하고, 미러링된 전류들을 상기 제1 및 제2 출력 트랜지스터들에 흐르도록 하는 전류 미러를 포함하며, 상기 차동 증폭부의 제1 입력 단자에는 기준 전압에 제공되고, 상기 차동 증폭부의 제2 입력 단자는 상기 제1 및 제2 출력 트랜지스터들의 접속 노드인 제2 노드에 접속된다.
상기 전류 제공부는 제1 게이트, 상기 제1 게이트에 연결되는 제1 드레인, 및 상기 제1 전원에 연결되는 제1 소스를 포함하는 제1 트랜지스터; 상기 제1 출력이 입력되는 제2 게이트, 상기 제1 드레인에 연결되는 제2 드레인, 및 상기 제1 노드에 연결되는 제2 소스를 포함하는 제2 트랜지스터; 상기 제2 출력이 입력되는 제3 게이트, 상기 제3 게이트에 연결되는 제3 드레인, 및 상기 제1 노드에 연결되는 제3 소스를 포함하는 제3 트랜지스터; 및 제4 게이트, 상기 3 드레인과 상기 제4 게이트에 연결되는 제4 드레인, 및 상기 제2 전원에 연결되는 제4 소스를 포함하는 제4 트랜지스터를 포함한다.
상기 차동 증폭부는 소스들이 공통 접속되는 제5 및 제6 트랜지스터들을 포함하며, 상기 제5 및 제6 트랜지스터들의 게이트들은 상기 바이어스부의 상기 제1 및 제2 입력 단자들이고, 상기 제5 트랜지스터의 게이트는 상기 제2 노드에 직접 연결되고, 상기 제6 트랜지스터의 게이트에는 상기 기준 전압이 제공될 수 있다.
상기 차동 증폭부는 상기 제1 전원과 상기 제5 및 제6 트랜지스터들의 공통 접속되는 소스들 사이에 연결되는 전류원을 더 포함할 수 있다.
상기 전류 미러는 상기 차동 증폭부의 제2 출력 단자와 상기 제2 전원 사이에 흐르는 전류를 미러링한 결과에 따른 전류가 상기 제1 전원과 상기 제1 출력 노드 사이에 흐르도록 하는 제1 전류 미러; 및 상기 차동 증폭부의 제1 출력 단자와 상기 제2 전원 사이에 흐르는 전류를 미러링한 결과에 따른 전류가 상기 제2 출력 노드와 상기 제2 전원 사이에 흐르도록 하는 제2 전류 미러를 포함할 수 있다.
상기 제1 전류 미러는 상기 차동 증폭부의 제2 출력 단자와 상기 제2 전원 사이에 연결되는 제7 트랜지스터; 상기 제1 전원과 상기 제2 전원 사이에 연결되는 제9 및 제10 트랜지스터들; 및 상기 제1 전원과 상기 제1 출력 트랜지스터 사이에 연결되는 제11 트랜지스터를 포함할 수 있다.
상기 제2 전류 미러는 상기 차동 증폭부의 제1 출력 단자와 상기 제2 전원 사이에 연결되는 제8 트랜지스터; 및 상기 제2 출력 노드와 상기 제2 전원 사이에 연결되는 제12 트랜지스터를 포함할 수 있다.
상기 바이어스부는 상기 차동 증폭부의 제1 출력 단자와 상기 제2 전원 사이에 연결되는 제15 트랜지스터; 및 상기 차동 증폭부의 제2 출력 단자와 상기 제2 전원 사이에 연결되는 제16 트랜지스터를 포함하며, 상기 제15 및 제16 트랜지스터들의 게이트들은 서로 접속할 수 있다.
상기 전류-전압 변환부는 상기 제1 전원과 제3 노드 사이에 연결되고, 상기 제1 전류를 미러링한 결과에 따른 제1 미러링 전류를 상기 제1 전원과 상기 제3 노드 사이에 흐르도록 하는 제1 전류 미러링부; 상기 제3 노드와 상기 제2 전원 사이에 연결되고, 상기 제2 전류를 미러링한 결과에 따른 제2 미러링 전류를 상기 제3 노드와 상기 제2 전원 사이에 흐르도록 하는 제2 전류 미러링부; 및 상기 제3 노드와 그라운드 사이에 연결되는 커패시터를 포함하며, 상기 제3 노드는 상기 제1 및 제2 전류 미러링부들과 상기 커패시터가 접속하는 노드일 수 있다.
다른 실시 예에 따른 센싱 회로는 센싱 커패시터에 의하여 센싱 전류가 유입되는 제1 노드를 포함하고, 제1 전원과 상기 제1 노드 사이에 흐르는 제1 전류 및 상기 제1 노드와 제2 전원 사이에 흐르는 제2 전류를 상기 제1 노드에 제공하는 전류 제공부; 제1 및 제2 출력들을 제1 및 제2 출력 노드들로 출력하는 바이어스부; 상기 제1 및 제2 전류들을 미러링하고, 미러링된 제1 및 제2 미러링 전류들에 기초하여 센싱 전압을 출력하는 전류-전압 변환부를 포함하며, 상기 바이어스부는 제1 및 제2 입력 단자들 및 제1 및 제2 출력 단자들을 포함하는 차동 증폭부; 상기 제1 전원과 제2 전원 사이에 연결되는 제1 및 제2 출력 트랜지스터들; 및 상기 제1 및 제2 출력 단자들에 흐르는 전류들을 미러링하고, 미러링된 전류들을 상기 제1 및 제2 출력 트랜지스터들에 흐르도록 하는 전류 미러를 포함하며, 상기 차동 증폭부의 제1 입력 단자에는 기준 전압에 제공되고, 상기 차동 증폭부의 제2 입력 단자는 상기 제1 노드에 접속될 수 있다.
상기 전류 제공부는 제1 게이트, 상기 제1 게이트에 연결되는 제1 드레인, 및 상기 제1 전원에 연결되는 제1 소스를 포함하는 제1 트랜지스터; 상기 제1 출력이 입력되는 제2 게이트, 상기 제1 드레인에 연결되는 제2 드레인, 및 상기 제1 노드에 연결되는 제2 소스를 포함하는 제2 트랜지스터; 상기 제2 출력이 입력되는 제3 게이트, 상기 제3 게이트에 연결되는 제3 드레인, 및 상기 제1 노드에 연결되는 제3 소스를 포함하는 제3 트랜지스터; 및 제4 게이트, 상기 3 드레인과 상기 제4 게이트에 연결되는 제4 드레인, 및 상기 제2 전원에 연결되는 제4 소스를 포함하는 제4 트랜지스터를 포함할 수 있다.
상기 차동 증폭부는 소스들이 공통 접속되는 제5 및 제6 트랜지스터들을 포함하며, 상기 제5 및 제6 트랜지스터들의 게이트들은 상기 바이어스부의 상기 제1 및 제2 입력 단자들이고, 상기 제5 트랜지스터의 게이트는 상기 제1 노드에 직접 연결되고, 상기 제6 트랜지스터의 게이트에는 상기 기준 전압이 제공될 수 있다.
상기 차동 증폭부는 상기 제1 전원과 상기 제5 및 제6 트랜지스터들의 공통 접속되는 소스들 사이에 연결되는 전류원을 더 포함할 수 있다.
상기 전류 미러는 상기 차동 증폭부의 제2 출력 단자와 상기 제2 전원 사이에 흐르는 전류를 미러링한 결과에 따른 전류가 상기 제1 전원과 상기 제1 출력 노드 사이에 흐르도록 하는 제1 전류 미러; 및 상기 차동 증폭부의 제1 출력 단자와 상기 제2 전원 사이에 흐르는 전류를 미러링한 결과에 따른 전류가 상기 제2 출력 노드와 상기 제2 전원 사이에 흐르도록 하는 제2 전류 미러를 포함할 수 있다.
상기 제1 전류 미러는 상기 차동 증폭부의 제2 출력 단자와 상기 제2 전원 사이에 연결되는 제7 트랜지스터, 상기 제1 전원과 상기 제2 전원 사이에 연결되는 제9 및 제10 트랜지스터들, 및 상기 제1 전원과 상기 제1 출력 트랜지스터 사이에 연결되는 제11 트랜지스터를 포함하고, 상기 제2 전류 미러는 상기 차동 증폭부의 제1 출력 단자와 상기 제2 전원 사이에 연결되는 제8 트랜지스터, 및 상기 제2 출력 노드와 상기 제2 전원 사이에 연결되는 제12 트랜지스터를 포함할 수 있다.
상기 바이어스부는 상기 차동 증폭부의 제1 출력 단자와 상기 제2 전원 사이에 연결되는 제17 트랜지스터; 및 상기 차동 증폭부의 제2 출력 단자와 상기 제2 전원 사이에 연결되는 제18 트랜지스터를 포함하며, 상기 제17 및 제18 트랜지스터들의 게이트들은 서로 접속할 수 있다.
상기 전류-전압 변환부는 상기 제1 전원과 제3 노드 사이에 연결되고, 상기 제1 전류를 미러링한 결과에 따른 제1 미러링 전류를 상기 제1 전원과 상기 제3 노드 사이에 흐르도록 하는 제1 전류 미러링부; 상기 제3 노드와 상기 제2 전원 사이에 연결되고, 상기 제2 전류를 미러링한 결과에 따른 제2 미러링 전류를 상기 제3 노드와 상기 제2 전원 사이에 흐르도록 하는 제2 전류 미러링부; 및 상기 제3 노드와 그라운드 사이에 연결되는 커패시터를 포함하며, 상기 제3 노드는 상기 제1 및 제2 전류 미러링부들과 상기 커패시터가 접속하는 노드일 수 있다.
상기 제1 및 제2 출력들 각각은 상기 기준 전압과 동상이고, 상기 제1 출력은 상기 기준 전압보다 높고, 상기 제2 출력은 상기 기준 전압보다 낮을 수 있다.
실시 예에 따른 터치 센서는 드라이빙 라인, 및 센싱 라인을 포함하고, 상기 드라이빙 라인과 상기 센싱 라인 사이에 센싱 커패시터가 형성되는 터치 패널; 상기 드라이빙 라인에 드라이빙 신호를 제공하는 드라이빙부; 및 상기 센싱 커패시터의 정전 용량을 감지하는 센싱부를 포함하며, 상기 센싱부는 실시 예들 중 어느 하나에 따른 센싱 회로를 포함한다.
상기 제1 노드는 상기 센싱 라인에 연결되고, 상기 센싱 전류는 상기 센싱 라인을 통하여 상기 제1 노드에 유입될 수 있다.
실시 예는 센싱 커패시터의 정전 용량을 안정적이고 정확하게 측정할 수 있고, 센싱 동작의 오류를 방지할 수 있고, 터치 센싱의 정확도를 향상시킬 수 있다.
도 1은 실시 예에 따른 터치 센서의 구성도를 나타낸다.
도 2는 도 1에 도시된 센싱부의 구성도를 나타낸다.
도 3은 도 2에 도시된 센싱 회로의 일 실시 예를 나타낸다.
도 4는 도 3에 도시된 바이어스부의 일 실시 예를 나타낸다.
도 5는 도 4에 도시된 바이어스부가 제1 노드에 제공하는 전압을 설명하기 위한 회로도이다.
도 6은 다른 실시 예에 따른 센싱 회로를 포함하는 터치 센서를 나타낸다.
도 7은 도 6에 도시된 센싱 회로를 나타낸다.
도 8은 도 4에 도시된 바이어스부의 변형 예를 나타낸다.
도 9는 도 7에 도시된 바이어스부의 다른 변형 예를 나타낸다.
도 10은 도 4에 도시된 바이어스부의 제1 출력, 및 제2 출력의 일 실시 예에 따른 파형도를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
도 1은 실시 예에 따른 터치 센서(100)의 구성도를 나타낸다.
도 1을 참조하면, 터치 센서(100)는 터치 패널(touch panel, 10), 드라이빙부(20), 및 센싱부(30)를 포함한다.
터치 패널(10)은 실질적으로 독립적인 기능을 하고, 서로 다른 위치에 존재하는 복수의 센싱 노드들(sensing nodes, P11 내지 Pnm, n,m>1인 자연수)을 제공한다.
센싱 노드들(P11 내지 Pnm, n,m>1인 자연수)은 좌표들(coordinates), 감지 지점들(sensing points), 노드들(nodes), 또는 센싱 노드 어레이(array) 등과 혼용될 수 있다.
예컨대, 터치 패널(10)은 복수의 드라이빙 라인들(driving lines, X1 내지 Xn, n>1인 자연수), 복수의 센싱 라인들(sensing lines, Y1 내지 Ym, m>1인 자연수), 및 이웃하는 드라이빙 라인과 센싱 라인 사이에 형성되는 노드 커패시터(node capacitor, C11 내지 Cnm, n,m>1인 자연수)를 포함할 수 있다. 노드 커패시터(C11 내지 Cnm)는 센싱 커패시터라는 용어로 대체되어 사용될 수 있다.
드라이빙 라인들(X1 내지 Xn, n>1인 자연수)은 드라이빙 신호 라인(driving signal line), 또는 드라이빙 전극(driving electrode)이라는 용어로 대체되어 사용될 수 있다.
또한, 센싱 라인들(Y1 내지 Ym, m>1인 자연수)은 센싱 신호 라인(sensing signal line) 또는 센싱 전극(sensing electrode) 이라는 용어로 대체되어 사용될 수 있다.
도 1에서는 드라이빙 라인들과 센싱 라인들이 서로 교차하는 것으로 표시하였으나, 실시 예가 이에 한정되는 것은 아니며, 드라이빙 라인들과 센싱 라인들이 서로 교차하지 않도록 구현될 수도 있다.
어느 하나의 센싱 노드(예컨대, P11)는 어느 하나의 드라이빙 라인(예컨대, X1)과 이와 이웃하는 어느 하나의 센싱 라인(예컨대, Y1) 사이에 형성되는 어느 하나의 센싱 커패시터(예컨대, C11)에 의하여 정의될 수 있다.
예컨대, 드라이빙 라인(Xi, 0<i≤n인 자연수)과 센싱 라인(Yj, 0<j≤m인 자연수)은 서로 절연되어 분리될 수 있으며, 센싱 커패시터(Cij)는 드라이빙 라인(Xi, 0<i≤n인 자연수)과 센싱 라인(Yj, 0<j≤m인 자연수) 간에 형성될 수 있다.
예컨대, 터치 패널(10)은 서로 이격하여 배치되는 센싱 전극(sensing electrode)과 드라이빙 전극(driving electrode)을 포함하는 전극 패턴층(미도시), 전극 패턴층의 전방에 배치되는 기판(미도시), 및 전극 패턴층의 후방에 배치되는 절연층(미도시)을 포함할 수 있다. 전극 패턴층의 레이 아웃(layout)은 설계 방법에 따라 다양한 모양을 가질 수 있다.
전극 패턴층은 투광성 도전 물질, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), 탄소나노튜브(CNT), 전도성 고분자, 은 또는 구리 투명 잉크 중 적어도 하나를 포함하여 이루어질 수 있다.
전극 패턴층은 유리(glass) 또는 플라스틱으로 이루어진 1개 이상의 층에 도포되어 센싱 노드 어레이(P11 내지 Pnm, n,m>1인 자연수)를 형성할 수 있다.
기판은 광투광율이 높은 유전 필름 형태일 수 있으며, 예컨대, 글라스(glass), PET(Polyethylene Terephthalate), PEN(Polyethylene Naphthalate), PI(Polyimide) 또는 아크릴(Acryl) 중 적어도 하나를 포함할 수 있다.
절연층은 PET 등과 같은 투광성 절연층일 수 있다. 다른 실시 예에서는 전극 패턴층으로 유입되는 전자 방해(Electromagnetic Interference, EMI) 및 노이즈(Noise)를 제거하기 위하여 절연층 아래에 차폐층(미도시)을 위치시킬 수 있다.
터치 패널(10)은 적절한 패널(panel) 설계 방법에 따라 디스플레이(display)를 위한 층과 병합(merge)될 수 있고, 드라이빙 또는 센싱을 위한 경로(path)를 공유할 수 있다. 디스플레이와 결합하지 않는 터치 패널은 적절한 방법으로 2차원 센싱 노드 어레이가 구성될 수 있으며, 실시 예는 2차원 센싱 노드 어레이로 구성된 터치 센싱 시스템에 모두 적용될 수 있다.
드라이빙부(20)는 복수의 드라이빙 라인들(X1 내지 Xn, n>1인 자연수)과 전기적으로 연결되고, 드라이빙 라인에 드라이빙 신호(driving signal)을 제공할 수 있다.
드라이빙부(20)는 복수의 드라이빙 라인들(X1 내지 Xn, n>1인 자연수) 중 적어도 하나 이상의 드라이빙 라인에 드라이빙 신호를 제공할 수 있다. 예컨대, 드라이빙 신호는 펄스 신호일 수 있다.
예컨대, 드라이빙부(20)는 복수의 드라이빙 라인들(X1 내지 Xn, n>1인 자연수) 각각에 순차적으로 드라이빙 신호를 제공하거나, 2개 이상의 드라이빙 라인들에 동시에 드라이빙 신호를 제공할 수도 있다.
여기서 "동시에"라 함은 거의 동시에 일어나는 사건뿐만 아니라 정확히 동시에(precisely simultaneously) 일어나는 사건을 포함할 수 있다. 예컨대, 동시에 일어나는 사건은 거의 동시에 시작해서 거의 동시에 끝나는 것, 및/또는 적어도 부분적으로 중복되는 타임 기간(time periods)가 발생하는 것을 의미할 수 있다.
센싱부(30)는 복수의 센싱 라인들(Y1 내지 Ym, m>1인 자연수)과 전기적으로 연결될 수 있고, 드라이빙 신호가 인가되는 드라이빙 라인과 이에 대응하는 센싱 라인 간의 센싱 커패시터의 정전 용량을 감지 또는 측정할 수 있다.
도 2는 도 1에 도시된 센싱부(30)의 구성도를 나타낸다.
도 2를 참조하면, 센싱부(30)는 센싱 회로(32), 아날로그-디지털 변환부(34), 및 디지털 신호 처리부(36)를 포함한다.
센싱 회로(32)는 복수의 센싱 라인들(Y1 내지 Ym, m>1인 자연수)로부터 제공되는 신호에 기초하여, 터치 패널(10)의 센싱 커패시터의 정전 용량의 변화에 따른 아날로그 신호를 출력한다.
아날로그-디지털 변환부(34)는 센싱 회로(32)에서 출력되는 아날로그 신호인 센싱 전압(Vsen)을 디지털 신호로 변환한다. 예컨대, 아날로그-디지털 변환부(34)는 센싱 회로(32)의 출력에 대응하는 디지털 신호를 생성할 수 있다.
디지털 신호 처리부(36)는 아날로그-디지털 변환부(34)로부터 출력되는 디지털 신호에 대한 디지털 신호 처리를 수행한다.
도 3은 도 2에 도시된 센싱 회로(32)의 일 실시 예를 나타낸다.
도 3에 도시된 센싱 회로(32)는 하나의 센싱 라인(예컨대, Y1)에 대응하는 것으로, 도 1의 센싱부(30)는 도 1의 센싱 라인들(Y1 내지 Ym) 각각에 대응하는 도 3의 센싱 회로(32)를 포함할 수 있다.
도 3을 참조하면, 센싱 회로(32)는 터치 패널(10)의 센싱 라인(Y1)의 센싱 커패시터(Csen)에 연결되는 전류 센싱부(130), 및 전류 센싱부(130)에 의하여 센싱된 전류를 전압으로 변화하는 전류-전압 변환부(140)를 포함한다.
전류 센싱부(130)는 센싱 라인에 흐르는 센싱 전류(Isen)에 기초하여 제1 전원(VDD)과 제1 노드(N1) 사이에 흐르는 제1 전류(I1) 및 제2 전원(VSS)과 제1 노드(N1) 사이에 흐르는 제2 전류(I1)를 센싱한다. 제1 노드(N1)는 전류 센싱부(130)와 센싱 커패시터(Csen)가 서로 연결되는 노드일 수 있다. 예컨대, 제1 노드(N1)는 센싱 라인(예컨대, Y1)과 연결될 수 있으며, 센싱 라인(예컨대, Y1)을 통하여 센싱 전류(Isen)가 제1 노드(N1)로 유입될 수 있다.
예컨대, 제1 전원(VDD)의 전압은 제2 전원(VSS)의 전압보다 높을 수 있다. 제2 전원(VSS)은 그라운드(ground, GND)일 수 있으나, 이에 한정되는 것은 아니다. 센싱 전류(Isen)는 센싱 커패시터(Csen)의 전압(Vc)에 기초하여 발생될 수 있다.
전류 센싱부(130)는 제1 노드(N1)에 제1 전류(I1) 및 제2 전류(I2)를 제공하는 전류 제공부(131), 및 전류 제공부(131)의 제1 전류(I1) 및 제2 전류(I2)를 바이어스하는 바이어스부(132)를 포함한다.
전류 제공부(131)는 제1 전원(VDD)과 제1 노드(N1) 사이에 제1 전류(I1)가 흐르도록 제1 노드(N1)에 제1 전류(I1)를 제공하는 제1 전류 제공부(131a), 및 1 노드(N1)와 제2 전원(VSS) 사이에 제2 전류(I2)가 흐르도록 제1 노드(N1)에 제2 전류(I2)를 제공하는 제2 전류 제공부(131b)를 포함할 수 있다.
제1 노드(N1)에는 센싱 라인(예컨대, Y1)을 흐르는 센싱 전류(Isen)와 제1 및 제2 전류들(I1, I2)이 제공될 수 있다.
제1 전류 제공부(131a)는 제1 전원(VDD)과 제1 노드(N1) 사이에 연결되는 제1 및 제2 트랜지스터들(M1, M2)를 포함할 수 있다.
제1 트랜지스터(M1)는 제1 게이트(gate), 제1 드레인(drain), 및 제1 전원(VDD)에 연결되는 제1 소스(source)를 포함하며, 제1 게이트와 제1 드레인은 서로 연결된다. 예컨대, 제1 게이트와 제1 드레인은 서로 연결될 수 있다.
예컨대, 제1 게이트는 제1 전류 미러링부(142)의 트랜지스터의 게이트에 연결될 수 있다.
제2 트랜지스터(M2)는 제2 게이트, 제1 트랜지스터(M1)의 제1 드레인에 연결되는 제2 드레인, 및 제1 노드(N1)에 연결되는 제2 소스를 포함하며, 제2 게이트에는 바이어스부(132)의 제1 출력(Von)이 입력된다.
제2 전류 제공부(131b)는 제1 노드(N1)와 제2 전원(VSS) 사이에 연결되는 제3 및 제4 트랜지스터들(M3, M4)를 포함할 수 있다.
제3 트랜지스터(M3)는 제3 게이트(gate), 제3 드레인(drain), 및 제1 노드(N1)에 연결되는 제3 소스를 포함하며, 제3 게이트에는 바이어스부(132)의 제2 출력(Vop)이 입력된다.
제4 트랜지스터(M4)는 제4 게이트, 제3 트랜지스터(M1)의 제3 드레인에 연결되는 제4 드레인, 및 제2 전원(VSS)에 연결되는 제4 소스를 포함하며, 제4 게이트와 제4 드레인은 서로 연결된다. 예컨대, 제4 게이트와 제4 드레인은 서로 연결될 수 있다.
예컨대, 제4 게이트는 제2 전류 미러링부(144)의 트랜지스터의 게이트에 연결될 수 있다.
바이어스부(132)는 제1 전원(VDD)과 제1 노드(N1) 사이에 제1 전류(I1)가 흐르도록 제1 전류 제공부(131a)를 제어하거나 또는 바이어스할 수 있고, 제1 노드(N2)와 제2 전원(VSS) 사이에 제2 전류(I2)가 흐르도록 제2 전류 제공부(131b)를 바이어스하거나 제어할 수 있다.
바이어스부(132)는 제1 및 제2 입력 단자들(132-1, 132-2), 및 제1 및 제2 차동 전압들(Von, Vop)을 출력하는 제1 및 제2 출력 노드들(ON1, ON2)을 포함한다.
예컨대, 바이어스부(132)의 제1 및 제2 입력 단자들(132-1, 132-2)은 차동 입력 단자일 수 있다. 바이어스부(132)의 제1 입력 단자(132-1)는 비반전 입력 단자일 수 있고, 바이어스부(132)의 제2 입력 단자(132-2)는 반전 입력 단자일 수 있으나, 이에 한정되는 것은 아니다.
바이어스부(132)는 차동 전압들을 출력하는 연산 증폭기로 구현될 수 있으나, 이에 한정되는 것은 아니다.
바이어스부(132)의 제1 입력 단자(132-1)에는 기준 전압, 예컨대, 공통 전압(Vcm)이 제공된다.
바이어스부(132)의 제2 입력 단자(132-2)는 바이어스부(132)의 제2 노드(N2)에 연결된다. 바이어스부(132)의 제2 노드(N2)는 바이어스부(132)의 제1 출력 노드(ON1)와 제2 출력 노드(ON2)를 연결하는 노드일 수 있다.
바이어스부(132)는 바이어스부(132)의 제1 입력 단자(Vcm)에 제공되는 기준 전압(Vcm)을 제1 노드(N1)에 제공할 수 있다.
도 4는 도 3에 도시된 바이어스부(132)의 일 실시 예를 나타낸다.
도 4를 참조하면, 바이어스부(132)는 차동 증폭기(210), 전류원(220), 전류 미러(M7 내지 M12), 및 제1 및 제2 출력 트랜지스터들(M13, M14)을 포함할 수 있다. 차동 증폭기(210) 및 전류원(220)은 차동 증폭부를 구성할 수 있다.
차동 증폭기(210)는 소스들이 공통 접속되는 제5 및 제6 트랜지스터들(M5,M6)을 포함하며, 제5 및 제6 트랜지스터들(M5, M6)의 게이트들은 바이어스부(132)의 제1 및 제2 입력 단자들(132-1,132-2)일 수 있고, 제5 트랜지스터(M5)의 게이트는 제2 노드(N2)에 직접 연결되고, 제6 트랜지스터(M6)의 게이트에는 기준 전압(Vcm)이 제공될 수 있다.
전류원(220)은 제1 전원(VDD)과 차동 증폭기(210)의 공통 접속되는 노드들 사이에 연결되며, 차동 증폭기(210)의 서로 연결되는 소스들에 일정한 전류를 제공한다. 예컨대, 전류원(220)은 정전류원일 수 있다.
전류 미러(M7 내지 M12)는 차동 증폭기(210)의 출력 단자들(M5, M6의 드레인)과 제2 전원(VSS) 사이에 흐르는 전류들을 미러링하고, 미러링된 전류들은 제1 전원(VDD)와 바이어스부(132)의 제1 출력 노드(ON1) 사이, 및 바이어스부(132)의 제2 출력 노드(ON2)와 제2 전원(VSS) 사이에 흐르도록 한다.
예컨대, 전류 미러(M7 내지 M12)는 제1 전류 미러(M7,M9,M10,M11) 및 제2 전류 미러(M8,M12)를 포함할 수 있다.
제1 전류 미러(M7,M9,M10,M11)는 차동 증폭기(210)의 제2 출력 단자(예컨대, M5의 드레인)와 제2 전원(VSS) 사이에 흐르는 전류를 미러링하고, 미러링된 전류가 제1 전원(VDD)와 바이어부(132)의 제1 출력 노드(ON1) 사이에 흐르도록 할 수 있다.
예컨대, 제1 전류 미러(M7,M9,M10,M11)는 차동 증폭기(210)의 제2 출력 단자(예컨대, M5의 드레인)와 제2 전원(VSS) 사이에 연결되는 제7 트랜지스터, 제1 전원과 제2 전원 사이에 연결되는 제9 및 제10 트랜지스터들, 및 제1 전원(VDD)과 제1 출력 트랜지스터 사이에 연결되는 제11 트랜지스터를 포함할 수 있다.
제7 트랜지스터의 게이트와 드레인은 서로 연결되고, 제7 트랜지스터의 게이트와 제9 트랜지스터의 게이트는 서로 연결되고, 제10 트랜지스터의 게이트와 드레인은 서로 연결되고, 제10 트랜지스터의 게이트와 제11 트랜지스터의 게이트는 서로 연결될 수 있다.
또한 제2 전류 미러(M8, M12)는 차동 증폭기(210)의 제1 출력 단자(예컨대, M6 드레인)와 제2 전원(VSS) 사이에 흐르는 전류를 미러링하고, 미러링된 전류가 바이어부(132)의 제2 출력 노드(ON2)와 제2 전원(VSS) 사이에 흐르도록 할 수 있다.
예컨대, 제2 전류 미러(M8, M12)는 차동 증폭기(210)의 제1 출력 단자와 제2 전원(VSS) 사이에 연결되는 제8 트랜지스터, 및 제2 출력 노드(NO2)와 제2 전원(VSS) 사이에 연결되는 제12 트랜지스터를 포함할 수 있다. 제8 트랜지스터의 게이트와 드레인은 서로 연결되고, 제8 트랜지스터의 게이트와 제12 트랜지스터의 게이트는 서로 연결될 수 있다.
제1 출력 트랜지스터(M13)는 제1 출력 노드(ON1)에 서로 연결되는 드레인과 게이트, 및 제2 노드(N)에 연결되는 소스를 포함한다.
제2 출력 트랜지스터(14)는 제2 출력 노드(On2)에 서로 연결되는 드레인과 게이트, 및 제2 노드(N2)에 연결되는 소스를 포함한다.
제2 노드(N2)는 제1 출력 트랜지스터(M13)와 제2 출력 트랜지스터(M14)의 접속 노드일 수 있다. 예컨대, 제2 노드(N2)는 제1 출력 트랜지스터(M13)의 소스 및 제2 출력 트랜지스터(M14)의 소스의 접속 노드일 수 있다.
제1 출력 트랜지스터(M13)의 게이트와 드레인의 접속 노드는 바이어스부(132)의 제1 출력 노드(ON1)일 수 있고, 제2 출력 트랜지스터(M14)의 게이트와 드레인의 접속 노드는 바이어스부(132)의 제2 출력 노드(ON2)일 수 있다.
도 5는 도 4에 도시된 바이어스부(132)가 제1 노드(N1)에 제공하는 전압을 설명하기 위한 회로도이다.
도 5를 참조하면, 바이어스부(132)는 입력 임피던스가 매우 크고, 출력 임피던스는 작은 증폭기(예컨대, 연산 증폭기)의 특성을 갖기 때문에, 제2 입력 단자(132-2)의 전압은 제1 입력 단자(132-1)에 제공되는 기준 전압(Vcm)과 거의 동일 또는 실질적으로 동일할 수 있다. 그리고 제2 입력 단자(132-2)는 바이어스부(132)의 제2 노드(N2)에 직접 연결되기 때문에, 바이어스부(132)의 제2 노드(N2)의 전압은 바이어스부(132)의 제1 입력 단자(131-1)의 전압(Vcm)과 거의 동일하거나 또는 실질적으로 동일할 수 있다.
바이어스부(132)의 제1 출력 노드(ON1)와 연결되는 제1 전류 제공부(131a)의 제2 트랜지스터(M2)의 게이트의 전압(V1)은 바이어스부(132)의 제2 노드(N2)의 전압(VN2)과 제1 출력 트랜지스터(M13)의 소스 및 게이트 간의 전압(Vgs13)의 합일 수 있다(예컨대, V1=VN2+Vgs13). VN2가 Vcm과 동일하다고 할 때, V1=Vcm + Vgs13.
전류 센싱부(130)의 제1 노드(N1)의 전압(VN1)은 제1 전류 제공부(131a)의 제2 트랜지스터(M2)의 게이트의 전압(V1)에서 전류 제공부(131a)의 제2 트랜지스터(M2)의 소스 및 게이트 간의 전압(Vgs2)를 뺀 전압일 수 있다(VN1=V1-Vgs2=Vcm+Vgs13-Vgs2). Vgs13=Vgs2일 때, VN1= Vcm.
또한 제2 전류 제공부(131b)의 제3 트랜지스터(M3)의 게이트의 전압(V2)은 바이어스부(132)의 제2 노드(N2)의 전압(VN2)에서 제2 출력 트랜지스터(M14)의 소스 및 게이트 간의 전압(Vgs14)을 뺀 값일 수 있다(예컨대, V2=VN2-Vgs14). VN2가 Vcm과 동일하다고 할 때, V2=Vcm -Vgs14.
도 10은 도 4에 도시된 바이어스부(132)의 제1 출력(Von=V1), 및 제2 출력(Vop=V2)의 일 실시 예에 따른 파형도를 나타낸다.
도 10을 참조하면, 제1 출력(Von)과 제2 출력(Vop)은 동상의 서로 다른 레벨을 갖는 전압일 수 있다. 예컨대, 제1 출력(Von)은 기준 전압(Vcm)보다 높고, 제2 출력(Vop)은 기준 전압(Vcm)보다 낮을 수 있다.
예컨대, 제1 출력(Von) 및 제2 출력(Vop) 각각은 기준 전압(Vcm)과 동상일 수 있으며, 제1 출력(Von)은 기준 전압(Vcm)보다 제13 트랜지스터(M13)의 게이트-소스 전압(Vgs13) 만큼 높을 수 있으며, 제2 출력(Vop)은 기준 전압(Vcm)보다 제14 트랜지스터(M14)의 게이트-소스 전압(Vgs14) 만큼 낮을 수 있다.
Vgs13=Vgs14일 때, 제1 출력(Von)과 기준 전압(Vcm) 사이의 차이는 기준 전압(Vcm)과 제2 출력(Vop) 사이의 차이와 동일할 수 있다.
전류 센싱부(130)의 제1 노드(N1)의 전압(VN1)은 제2 전류 제공부(131b)의 제3 트랜지스터(M3)의 게이트의 전압(V2)과 제3 트랜지스터(M3)의 소스 및 게이트 간의 전압(Vgs3)의 합일 수 있다(VN1=V2+Vgs3=Vcm-Vgs14+Vgs3). Vgs14=Vgs3일 때, VN1= Vcm.
센싱 라인(예컨대, Y1)에 흐르는 센싱 전류(Isen)는 센싱 커패시턴스(Csen) 양단의 전압의 시간적 변화율에 기초하여 발생하는데, 센싱 커패시터(Csen)와 연결되는 제1 노드(N1)의 전압(VN1)의 변동이 발생하면, 센싱 전류(Isen)가 영향을 받게 되고, 이러한 영향에 의하여 터치 센싱의 오류가 발생할 수 있다.
바이어스부(132)는 전류 센싱부(130)의 제1 노드(N1)에 기준 전압(Vcm)을 안정적으로 제공할 수 있다.
바이어스부(132)에 의하여 제1 노드(N1)에 흔들림이 억제된 안정적인 전압이 제공됨에 따라 센싱 라인(Y1)으로부터 제1 노드(N1)에 제공되는 센싱 전류를 안정적으로 제공받을 수 있다. 즉 제1 노드(N1) 전압의 흔들림, 또는 변동에 의하여 센싱 전류가 영향을 받는 것을 억제함으로써, 실시 예는 터치 패널의 센싱 커패시터의 정전 용량을 안정적이고 정확하게 측정할 수 있고, 센싱 동작의 오류를 방지할 수 있고, 터치 센싱의 정확도를 향상시킬 수 있다.
또한 바이어스부(132)에 의하여 제1 노드(N1)에 흔들림이 억제된 안정적인 전압이 제공됨에 따라, 공정 오차에 기인한 센싱 전압의 오차, 온도와 같은 요인에 의한 센싱 전압의 오차, 및 터치 패널(10)의 복수의 채널들(예컨대, 센싱 라인들)의 공정 오차에 기인하는 센싱 커패시터의 양단 전압 오차를 줄일 수 있다.
또한 센싱 커패시터와 피드백 커패시터 간의 비에 의하여 증폭 이득에 결정되는 전압 입력-전압 출력 증폭기를 사용하는 센싱 회로에 비하여, 실시 예는 센싱 커패시터 양단에 일정한 전압의 차이를 발생시켜 그 전압 차이에 해당하는 전류량을 센싱하기 때문에, 적은 면적으로 구현될 수 있다.
또한 피드백 커패시터를 이용한 증폭기를 사용하여 센싱 커패시터의 정전 용량을 감지하는 센싱 회로에서는 센싱 커패시터와 피드백 커패시터 사이의 커패시턴스의 비율이 센싱된 신호의 안정도에 영향을 주며, 안정도가 낮으면 센싱된 신호가 발진할 수 있다. 그러나 실시 예는 센싱 전류의 변화에 의하여 센싱 커패시터의 정전 용량의 변화를 측정하기 때문에, 센싱 커패시터에 의하여 발진이 일어나는 것을 억제할 수 있고, 이로 인하여 넓은 범위의 센싱 커패시터의 정전 용량을 감지할 수 있다.
전류-전압 변환부(140)는 제1 전류(I1), 및 제2 전류(I2)를 미러링하고, 미러링된 제1 전류(I11) 및 제2 전류(I12)에 기초하여, 센싱 전압(Vsen)을 출력한다.
전류-전압 변환부(140)는 제1 전류 미러링부(142), 제2 전류 미러링부(144), 및 커패시터(CINT)를 포함한다.
제1 전류 미러링부(142)는 제1 전원(VDD)와 제3 노드(N3) 사이에 연결되고, 제1 전류(I1)를 미러링한 결과에 따른 제1 미러링 전류(I11)를 제1 전원(VDD)과 제3 노드(N3) 사이에 흐르게 한다. 제2 전류 미러링부(142)는 제3 노드(N3)와 제2 전원(VSS) 사이에 연결되고, 제2 전류(I2)를 미러링한 결과에 따른 제2 미러링 전류(I12)를 제3 노드(N3)와 제2 전원(VSS) 사이에 흐르도록 한다.
예컨대, 제1 전류 미러링부(142)는 제1 트랜지스터(M1)의 제1 게이트(gate)에 연결되는 게이트, 제1 전원(VDD)에 연결되는 소스, 및 제3 노드(N3)에 연결되는 드레인을 포함할 수 있다. 제1 전류 미러링부(142)의 게이트 및 드레인은 서로 연결될 수 있다.
제2 전류 미러링부(142)는 제4 트랜지스터(M4)의 제4 게이트에 연결되는 게이트, 제2 전원(VSS)에 연결되는 소스, 및 제3 노드(N3)에 연결되는 드레인을 포함할 수 있다. 제2 전류 미러링부(144)의 게이트 및 드레인은 서로 연결될 수 있다.
제1 미러링 전류(I11)는 제1 전원(VDD)와 제3 노드(N3) 사이에 흐르는 전류이고, 제2 미러링 전류(I12)는 제3 노드(N3)와 제2 전원(VSS) 사이에 흐르는 전류이다. 예컨대, 제1 및 제2 전류 미러링부(142,144) 각각의 전류 미러비(I1:I11 또는 I2:I12)=1:M(>1)일 수 있다.
커패시터(CINT)는 제3 노드(N3)와 그라운드(GND) 사이에 연결된다.
제3 노드(N3)는 제1 전류 미러링부(142), 제2 전류 미러링부(144), 및 커패시터(CINT)가 공통 접속되는 노드이며, 제3 노드(N3)는 센싱 전압(Vsen)을 출력할 수 있다. 제3 노드(N3)의 전압은 커패시터(CINT)의 전압일 수 있고, 커패시터(CINT)의 전압은 제1 미러링 전류(I11) 및 제2 미러링 전류(I12)에 기초하여 충전 또는 방전될 수 있다.
예컨대, 터치 유무에 따라서 센싱 전류(Isen)가 증가 또는 감소할 수 있고, 이로 인하여 커패시터(CINT)의 전압, 즉 센싱 전압(Vsen)이 증가 또는 감소할 수 있다.
예컨대, 센싱 전류(Isen)가 증가하면 제2 전류(I2)가 증가하고, 제2 전류(I2)가 증가하면 제2 미러링 전류(I12)도 함께 증가한다. 제2 미러링 전류(I12)가 증가하면 커패시터(CINT)는 방전하게 되고, 센싱 전압(Vsen)은 감소한다.
반면에, 예컨대, 센싱 전류(Isen)가 감소하면 제1 전류(I1)가 증가하고, 제1 전류(I1)가 증가하면 제1 미러링 전류(I1)도 함께 증가한다. 제1 미러링 전류(I11)가 증가하면, 커패시터(CINT)는 충전되고, 센싱 전압(Vsen)은 증가한다.
센싱 회로(32)는 센싱 전류(Isen)의 증가 또는 감소에 기초하여 변화하는 제1 전류 및 제2 전류를 미러링하고, 미러링된 결과에 따른 제1 미러링 전류 및 제2 미러링 전류에 기초하여 센싱 전압(Vsen)을 출력할 수 있다.
터치 유무에 따라서 센싱 커패시터(Csen)의 정전 용량은 증가 또는 감소할 수 있으며, 센싱 전류(Isen)는 센싱 커패시터(Csen)의 정전 용량, 및 센싱 커패시터(Csen)의 양단 전압의 시간적 변화율에 기초하여 발생할 수 있다.
제1 노드(N1)의 전압(VN1)이 흔들리거나 변동되는 경우에는, 터치 유무에 따른 센싱 커패시터(Csen)의 정전 용량의 변화와 상관없이 센싱 전류(Isen)가 변동될 수 있기 때문에, 터치 센싱의 오류가 발생할 수 있다.
바이어스부(132)는 제1 노드(N1)에 원하는 기준 전압(Vcm)을 안정적으로 제공할 수 있기 때문에, 실시 예는 정확한 터치 센싱을 구현할 수 있다.
도 6은 다른 실시 예에 따른 센싱 회로(32a)를 포함하는 터치 센서를 나타내고, 도 7은 도 6에 도시된 센싱 회로(32a)를 나타낸다.
도 1과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 6 및 도 7을 참조하면, 센싱 회로(32a)는 센싱 라인(Y1)의 센싱 커패시터(Csen)에 연결되는 전류 센싱부(130a), 및 전류 센싱부(130a)에 의하여 센싱된 전류를 전압으로 변화하는 전류-전압 변환부(140)를 포함한다.
전류 센싱부(130a)는 제1 및 제2 전류 제공부들(131a, 131b)을 포함하는 전류 제공부(131), 및 바이어스부(132a)를 포함한다.
도 6의 바이어스부(132a)가 도 1의 바이어스부(132)와 다른 점은 다음과 같다.
도 1의 실시 예에서는 바이어스부(132)의 제2 노드(N2)가 전류 센싱부(130a)의 제1 노드(N1)에 연결되지만, 도 6의 실시 예에서는 바이어스부(132a)의 제2 노드는 전류 센싱부(130a)의 제1 노드(N1)에 연결되지 않으며, 바이어스부(132a)의 제2 입력 단자(132-2), 예컨대, 차동 증폭기(210)의 제5 트랜지스터(M5)의 게이트가 전류 센싱부(130a)의 제1 노드(N1)에 직접 연결된다. 상술한 점을 제외하고는 도 6의 바이어스부(132a)는 도 1의 바이어스부(132)와 동일할 수 있다.
바이어스부(132a)는 연산 증폭기의 특성을 갖기 때문에, 제2 입력 단자(132-2)의 전압은 제1 입력 단자(132-1)에 제공되는 기준 전압(Vcm)과 거의 동일 또는 실질적으로 동일할 수 있다. 그리고 바이어스부(132a)의 제2 입력 단자(132-2)가 제1 노드(N1)에 직접 연결되기 때문에, 실시 예는 제1 노드(N1)에는 기준 전압(Vcm)이 안정적으로 제공되어 제1 노드(N1)의 전압(VN1)이 흔들리는 것을 방지할 수 있고, 이로 인하여 정확한 터치 센싱을 구현할 수 있다.
도 8은 도 4에 도시된 바이어스부(132)의 변형 예(132b)를 나타낸다. 도 4와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 8을 참조하면, 바이어스부(132b)는 도 4에 도시된 바이어스부(132)에 트랜지스터들(M15, M16)을 더 포함할 수 있다.
트랜지스터(M15)는 차동 증폭기(210)의 제1 출력 단자(M6의 드레인)와 제2 전원(VSS) 사이에 연결될 수 있고, 트랜지스터(M16)는 차동 증폭기(210)의 제2 출력 단자(M5의 드레인)와 제2 전원(VSS) 사이에 연결될 수 있다. 그리고 트랜지스터들(M15, M16)의 게이트들은 서로 연결될 수 있다.
도 8에 도시된 바이어스부(132b)의 추가된 트랜지스터들(M15, M16)에 의하여 차동 증폭기(210)의 이득은 증가될 수 있으며, 이로 인하여 도 4에 도시된 실시 예와 비교할 때, 도 8의 바이어스부(132b)의 제2 노드(N2)의 전압이 기준 전압(Vcm)에 더 근사화될 수 있다. 따라서 도 4의 실시 예와 비교할 때, 도 8의 실시 예는 제1 노드(N1)의 전압(VN1)을 원하는 기준 전압(Vcm)으로 더 근사화시킬 수 있다.
도 9는 도 7에 도시된 바이어스부(132)의 다른 변형 예(132a1)를 나타낸다. 도 7과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 9를 참조하면, 바이어스부(132a1)는 도 7에 도시된 바이어스부(132a)에 트랜지스터들(M17, M18)을 더 포함할 수 있다.
트랜지스터(M17)는 차동 증폭기(210)의 제1 출력 단자(M6의 드레인)와 제2 전원(VSS) 사이에 연결될 수 있고, 트랜지스터(M18)는 차동 증폭기(210)의 제2 출력 단자(M5의 드레인)와 제2 전원(VSS) 사이에 연결될 수 있다. 그리고 트랜지스터들(M17, M18)의 게이트들은 서로 연결될 수 있다.
도 9에 도시된 바이어스부(132a1)의 추가된 트랜지스터들(M17, M18)에 의하여 차동 증폭기(210)의 이득은 증가될 수 있으며, 이로 인하여 도 7에 도시된 실시 예와 비교할 때, 도 9의 바이어스부(132a1)의 제2 노드(N2)의 전압이 기준 전압(Vcm)에 더 근사화될 수 있다. 따라서 도 7의 실시 예와 비교할 때, 도 9의 실시 예는 제1 노드(N1)의 전압(VN1)을 원하는 기준 전압(Vcm)으로 더 근사화시킬 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 터치 패널 20: 드라이빙부
30: 센싱부 32: 센싱 회로
34: 아날로그-디지털 변환부 36: 디지털 신호 처리부
130: 전류 센싱부 140: 전류-전압 변환부.

Claims (20)

  1. 센싱 커패시터에 의하여 센싱 전류가 유입되는 제1 노드를 포함하고, 제1 전원과 상기 제1 노드 사이에 흐르는 제1 전류 및 상기 제1 노드와 제2 전원 사이에 흐르는 제2 전류를 상기 제1 노드에 제공하는 전류 제공부;
    제1 및 제2 출력들을 제1 및 제2 출력 노드들로 출력하는 바이어스부;
    상기 제1 및 제2 전류들을 미러링하고, 미러링된 제1 및 제2 미러링 전류들에 기초하여 센싱 전압을 출력하는 전류-전압 변환부를 포함하며,
    상기 바이어스부는,
    제1 및 제2 입력 단자들 및 제1 및 제2 출력 단자들을 포함하는 차동 증폭부;
    상기 제1 전원과 제2 전원 사이에 연결되는 제1 및 제2 출력 트랜지스터들; 및
    상기 제1 및 제2 출력 단자들에 흐르는 전류들을 미러링하고, 미러링된 전류들을 상기 제1 및 제2 출력 트랜지스터들에 흐르도록 하는 전류 미러를 포함하며,
    상기 차동 증폭부의 제1 입력 단자에는 기준 전압이 제공되고, 상기 차동 증폭부의 제2 입력 단자는 상기 제1 및 제2 출력 트랜지스터들의 접속 노드인 제2 노드에 접속되고,
    상기 차동 증폭부는 소스들이 공통 접속되는 제5 및 제6 트랜지스터들을 포함하며,
    상기 제5 및 제6 트랜지스터들의 게이트들은 상기 바이어스부의 상기 제1 및 제2 입력 단자들이고, 상기 제5 트랜지스터의 게이트는 상기 제2 노드에 직접 연결되고, 상기 제6 트랜지스터의 게이트에는 상기 기준 전압이 제공되는 센싱 회로.
  2. 제1항에 있어서, 상기 전류 제공부는,
    제1 게이트, 상기 제1 게이트에 연결되는 제1 드레인, 및 상기 제1 전원에 연결되는 제1 소스를 포함하는 제1 트랜지스터;
    상기 제1 출력이 입력되는 제2 게이트, 상기 제1 드레인에 연결되는 제2 드레인, 및 상기 제1 노드에 연결되는 제2 소스를 포함하는 제2 트랜지스터;
    상기 제2 출력이 입력되는 제3 게이트, 상기 제3 게이트에 연결되는 제3 드레인, 및 상기 제1 노드에 연결되는 제3 소스를 포함하는 제3 트랜지스터; 및
    제4 게이트, 상기 제3 드레인과 상기 제4 게이트에 연결되는 제4 드레인, 및 상기 제2 전원에 연결되는 제4 소스를 포함하는 제4 트랜지스터를 포함하는 센싱 회로.
  3. 제1항에 있어서,
    상기 제1 및 제2 출력들 각각은 상기 기준 전압과 동상이고,
    상기 제1 출력은 상기 기준 전압보다 높고,
    상기 제2 출력은 상기 기준 전압보다 낮은 센싱 회로.
  4. 제1항에 있어서, 상기 차동 증폭부는,
    상기 제1 전원과 상기 제5 및 제6 트랜지스터들의 공통 접속되는 소스들 사이에 연결되는 전류원을 더 포함하는 센싱 회로.
  5. 제1항에 있어서, 상기 전류 미러는,
    상기 차동 증폭부의 제2 출력 단자와 상기 제2 전원 사이에 흐르는 전류를 미러링한 결과에 따른 전류가 상기 제1 전원과 상기 제1 출력 노드 사이에 흐르도록 하는 제1 전류 미러; 및
    상기 차동 증폭부의 제1 출력 단자와 상기 제2 전원 사이에 흐르는 전류를 미러링한 결과에 따른 전류가 상기 제2 출력 노드와 상기 제2 전원 사이에 흐르도록 하는 제2 전류 미러를 포함하는 센싱 회로.
  6. 제5항에 있어서, 상기 제1 전류 미러는,
    상기 차동 증폭부의 제2 출력 단자와 상기 제2 전원 사이에 연결되는 제7 트랜지스터;
    상기 제1 전원과 상기 제2 전원 사이에 연결되는 제9 및 제10 트랜지스터들; 및
    상기 제1 전원과 상기 제1 출력 트랜지스터 사이에 연결되는 제11 트랜지스터를 포함하는 센싱 회로.
  7. 제5항에 있어서, 상기 제2 전류 미러는,
    상기 차동 증폭부의 제1 출력 단자와 상기 제2 전원 사이에 연결되는 제8 트랜지스터; 및
    상기 제2 출력 노드와 상기 제2 전원 사이에 연결되는 제12 트랜지스터를 포함하는 센싱 회로.
  8. 제1항에 있어서, 상기 바이어스부는,
    상기 차동 증폭부의 제1 출력 단자와 상기 제2 전원 사이에 연결되는 제15 트랜지스터; 및
    상기 차동 증폭부의 제2 출력 단자와 상기 제2 전원 사이에 연결되는 제16 트랜지스터를 포함하며,
    상기 제15 및 제16 트랜지스터들의 게이트들은 서로 접속하는 센싱 회로.
  9. 제1항에 있어서, 상기 전류-전압 변환부는,
    상기 제1 전원과 제3 노드 사이에 연결되고, 상기 제1 전류를 미러링한 결과에 따른 제1 미러링 전류를 상기 제1 전원과 상기 제3 노드 사이에 흐르도록 하는 제1 전류 미러링부;
    상기 제3 노드와 상기 제2 전원 사이에 연결되고, 상기 제2 전류를 미러링한 결과에 따른 제2 미러링 전류를 상기 제3 노드와 상기 제2 전원 사이에 흐르도록 하는 제2 전류 미러링부; 및
    상기 제3 노드와 그라운드 사이에 연결되는 커패시터를 포함하며,
    상기 제3 노드는 상기 제1 및 제2 전류 미러링부들과 상기 커패시터가 접속하는 노드인 센싱 회로.
  10. 센싱 커패시터에 의하여 센싱 전류가 유입되는 제1 노드를 포함하고, 제1 전원과 상기 제1 노드 사이에 흐르는 제1 전류 및 상기 제1 노드와 제2 전원 사이에 흐르는 제2 전류를 상기 제1 노드에 제공하는 전류 제공부;
    제1 및 제2 출력들을 제1 및 제2 출력 노드들로 출력하는 바이어스부;
    상기 제1 및 제2 전류들을 미러링하고, 미러링된 제1 및 제2 미러링 전류들에 기초하여 센싱 전압을 출력하는 전류-전압 변환부를 포함하며,
    상기 바이어스부는,
    제1 및 제2 입력 단자들 및 제1 및 제2 출력 단자들을 포함하는 차동 증폭부;
    상기 제1 전원과 제2 전원 사이에 연결되는 제1 및 제2 출력 트랜지스터들; 및
    상기 제1 및 제2 출력 단자들에 흐르는 전류들을 미러링하고, 미러링된 전류들을 상기 제1 및 제2 출력 트랜지스터들에 흐르도록 하는 전류 미러를 포함하며,
    상기 차동 증폭부의 제1 입력 단자에는 기준 전압이 제공되고, 상기 차동 증폭부의 제2 입력 단자는 상기 제1 노드에 접속되고,
    상기 차동 증폭부는 소스들이 공통 접속되는 제5 및 제6 트랜지스터들을 포함하며,
    상기 제5 및 제6 트랜지스터들의 게이트들은 상기 바이어스부의 상기 제1 및 제2 입력 단자들이고, 상기 제5 트랜지스터의 게이트는 상기 제1 노드에 직접 연결되고, 상기 제6 트랜지스터의 게이트에는 상기 기준 전압이 제공되는 센싱 회로.
  11. 제10항에 있어서, 상기 전류 제공부는,
    제1 게이트, 상기 제1 게이트에 연결되는 제1 드레인, 및 상기 제1 전원에 연결되는 제1 소스를 포함하는 제1 트랜지스터;
    상기 제1 출력이 입력되는 제2 게이트, 상기 제1 드레인에 연결되는 제2 드레인, 및 상기 제1 노드에 연결되는 제2 소스를 포함하는 제2 트랜지스터;
    상기 제2 출력이 입력되는 제3 게이트, 상기 제3 게이트에 연결되는 제3 드레인, 및 상기 제1 노드에 연결되는 제3 소스를 포함하는 제3 트랜지스터; 및
    제4 게이트, 상기 제3 드레인과 상기 제4 게이트에 연결되는 제4 드레인, 및 상기 제2 전원에 연결되는 제4 소스를 포함하는 제4 트랜지스터를 포함하는 센싱 회로.
  12. 삭제
  13. 제10항에 있어서, 상기 차동 증폭부는,
    상기 제1 전원과 상기 제5 및 제6 트랜지스터들의 공통 접속되는 소스들 사이에 연결되는 전류원을 더 포함하는 센싱 회로.
  14. 제10항에 있어서, 상기 전류 미러는,
    상기 차동 증폭부의 제2 출력 단자와 상기 제2 전원 사이에 흐르는 전류를 미러링한 결과에 따른 전류가 상기 제1 전원과 상기 제1 출력 노드 사이에 흐르도록 하는 제1 전류 미러; 및
    상기 차동 증폭부의 제1 출력 단자와 상기 제2 전원 사이에 흐르는 전류를 미러링한 결과에 따른 전류가 상기 제2 출력 노드와 상기 제2 전원 사이에 흐르도록 하는 제2 전류 미러를 포함하는 센싱 회로.
  15. 제14항에 있어서,
    상기 제1 전류 미러는 상기 차동 증폭부의 제2 출력 단자와 상기 제2 전원 사이에 연결되는 제7 트랜지스터, 상기 제1 전원과 상기 제2 전원 사이에 연결되는 제9 및 제10 트랜지스터들, 및 상기 제1 전원과 상기 제1 출력 트랜지스터 사이에 연결되는 제11 트랜지스터를 포함하고,
    상기 제2 전류 미러는 상기 차동 증폭부의 제1 출력 단자와 상기 제2 전원 사이에 연결되는 제8 트랜지스터, 및 상기 제2 출력 노드와 상기 제2 전원 사이에 연결되는 제12 트랜지스터를 포함하는 센싱 회로.
  16. 제10항에 있어서, 상기 바이어스부는,
    상기 차동 증폭부의 제1 출력 단자와 상기 제2 전원 사이에 연결되는 제17 트랜지스터; 및
    상기 차동 증폭부의 제2 출력 단자와 상기 제2 전원 사이에 연결되는 제18 트랜지스터를 포함하며,
    상기 제17 및 제18 트랜지스터들의 게이트들은 서로 접속하는 센싱 회로.
  17. 제10항에 있어서, 상기 전류-전압 변환부는,
    상기 제1 전원과 제3 노드 사이에 연결되고, 상기 제1 전류를 미러링한 결과에 따른 제1 미러링 전류를 상기 제1 전원과 상기 제3 노드 사이에 흐르도록 하는 제1 전류 미러링부;
    상기 제3 노드와 상기 제2 전원 사이에 연결되고, 상기 제2 전류를 미러링한 결과에 따른 제2 미러링 전류를 상기 제3 노드와 상기 제2 전원 사이에 흐르도록 하는 제2 전류 미러링부; 및
    상기 제3 노드와 그라운드 사이에 연결되는 커패시터를 포함하며,
    상기 제3 노드는 상기 제1 및 제2 전류 미러링부들과 상기 커패시터가 접속하는 노드인 센싱 회로.
  18. 제10항에 있어서,
    상기 제1 및 제2 출력들 각각은 상기 기준 전압과 동상이고,
    상기 제1 출력은 상기 기준 전압보다 높고,
    상기 제2 출력은 상기 기준 전압보다 낮은 센싱 회로.
  19. 드라이빙 라인, 및 센싱 라인을 포함하고, 상기 드라이빙 라인과 상기 센싱 라인 사이에 센싱 커패시터가 형성되는 터치 패널(touch panel);
    상기 드라이빙 라인에 드라이빙 신호를 제공하는 드라이빙부; 및
    상기 센싱 커패시터의 정전 용량을 감지하는 센싱부를 포함하며,
    상기 센싱부는 제1항 내지 제11항 및 제13항 내지 제18항 중 어느 한 항에 기재된 센싱 회로를 포함하는 터치 센서.
  20. 제19항에 있어서,
    상기 제1 노드는 상기 센싱 라인에 연결되고, 상기 센싱 전류는 상기 센싱 라인을 통하여 상기 제1 노드에 유입되는 터치 센서.
KR1020160016133A 2016-02-12 2016-02-12 센싱 회로 및 이를 포함하는 터치 센서 KR102496317B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160016133A KR102496317B1 (ko) 2016-02-12 2016-02-12 센싱 회로 및 이를 포함하는 터치 센서
US15/296,583 US10528187B2 (en) 2016-02-12 2016-10-18 Sensing circuit and touch sensor including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160016133A KR102496317B1 (ko) 2016-02-12 2016-02-12 센싱 회로 및 이를 포함하는 터치 센서

Publications (2)

Publication Number Publication Date
KR20170094874A KR20170094874A (ko) 2017-08-22
KR102496317B1 true KR102496317B1 (ko) 2023-02-06

Family

ID=59562615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160016133A KR102496317B1 (ko) 2016-02-12 2016-02-12 센싱 회로 및 이를 포함하는 터치 센서

Country Status (2)

Country Link
US (1) US10528187B2 (ko)
KR (1) KR102496317B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9983749B2 (en) * 2016-05-19 2018-05-29 Atmel Corporation Touch detection
JP6782614B2 (ja) * 2016-11-21 2020-11-11 ラピスセミコンダクタ株式会社 出力回路及び液晶表示装置のデータドライバ
US10503319B2 (en) * 2017-12-27 2019-12-10 Novatek Microelectronics Corp. Signal processing circuit for processing sensing signal from touch panel
KR20200080830A (ko) * 2018-12-27 2020-07-07 주식회사 실리콘웍스 터치센싱장치 및 이를 포함하는 디스플레이 장치
CN112230707B (zh) * 2019-07-15 2022-12-20 瑞昱半导体股份有限公司 输出电路
KR102262795B1 (ko) * 2020-11-27 2021-06-09 주식회사 에이코닉 공통 모드 노이즈 제거 회로 및 이를 포함하는 터치 센서
KR20230083399A (ko) * 2021-12-02 2023-06-12 삼성디스플레이 주식회사 센서 장치 및 그 구동 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140333348A1 (en) * 2013-05-13 2014-11-13 Ili Technology Corp. Current-to-voltage converter and electronic apparatus thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429735B1 (en) * 2001-08-29 2002-08-06 National Semiconductor Corporation High speed output buffer
JP2005303664A (ja) * 2004-04-12 2005-10-27 Ricoh Co Ltd 差動増幅回路
US7692638B2 (en) * 2007-01-03 2010-04-06 Apple Inc. Error compensation for multi-touch surfaces
EP2811453B1 (en) * 2012-01-27 2019-05-01 Korea Advanced Institute Of Science And Technology Visual cortical circuit apparatus
US8648623B2 (en) * 2012-04-16 2014-02-11 Hengsheng Liu High side current sense amplifier
US9634629B2 (en) * 2014-07-31 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor amplifier circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140333348A1 (en) * 2013-05-13 2014-11-13 Ili Technology Corp. Current-to-voltage converter and electronic apparatus thereof

Also Published As

Publication number Publication date
US10528187B2 (en) 2020-01-07
US20170235423A1 (en) 2017-08-17
KR20170094874A (ko) 2017-08-22

Similar Documents

Publication Publication Date Title
KR102496317B1 (ko) 센싱 회로 및 이를 포함하는 터치 센서
US10191588B2 (en) Coordinate input device and display device with the same
US10282044B2 (en) Touch sensing device and display device with a switching unit configured to receive noise from an electrode
KR101710559B1 (ko) 능동 스타일러스
US9690435B2 (en) Touch display panel and method for manufacturing and driving the same and touch display device
US7602383B2 (en) Touch sensing apparatus with differential signal source
CN107078738B (zh) 输入装置
US10345947B2 (en) Apparatus and method for detecting hovering object, switching matrix, apparatus for determining compensation capacitance, method of compensating for force sensing capacitance, and apparatus for detecting force input
JP2017152033A (ja) タッチ検出方法及びこれを遂行するタッチ検出器
US20120182254A1 (en) Touch screen system
US20120206154A1 (en) Input device interference determination
KR20130136378A (ko) 기생 정전용량을 조정하는 터치 검출 장치 및 방법
US20170160833A1 (en) Capacitive touch panel and capacitive touch apparatus having the same
WO2016176001A1 (en) Electrostatic device having spaced electrodes
TWI503725B (zh) 自互容檢測電路及具有自互容檢測電路的電容式觸控面板
US9103858B2 (en) Capacitance sensing apparatus and touch screen apparatus
JP2010002949A (ja) タッチパネル
JP5797908B2 (ja) タッチパネルの制御回路およびそれを用いたタッチパネル入力装置、電子機器
KR20170024664A (ko) 접촉 감지 장치
CN106200737B (zh) 具有与绝对温度成比例的电流和零温度系数电流生成的电流模式带隙基准
JPWO2013153609A1 (ja) 位置検出装置及びその制御方法、並びにそのシステム
US9098157B2 (en) Touch sensing apparatus
CN109597534B (zh) 触控电路
US9483140B2 (en) Touch sensor
US20120194468A1 (en) Method for detecting a touch point on a touch sensing device and device thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant