JPWO2007108348A1 - 電圧制御発振回路 - Google Patents
電圧制御発振回路 Download PDFInfo
- Publication number
- JPWO2007108348A1 JPWO2007108348A1 JP2007524114A JP2007524114A JPWO2007108348A1 JP WO2007108348 A1 JPWO2007108348 A1 JP WO2007108348A1 JP 2007524114 A JP2007524114 A JP 2007524114A JP 2007524114 A JP2007524114 A JP 2007524114A JP WO2007108348 A1 JPWO2007108348 A1 JP WO2007108348A1
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- mos transistor
- current
- voltage
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 230
- 238000006243 chemical reaction Methods 0.000 claims abstract description 165
- 239000003990 capacitor Substances 0.000 description 33
- 238000010586 diagram Methods 0.000 description 27
- 230000004048 modification Effects 0.000 description 18
- 238000012986 modification Methods 0.000 description 18
- 230000007423 decrease Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
Description
Io=(Vin−Vth)/R413
上記電流と等しい電流が、NチャネルMOSトランジスタ411、および入力電圧変換電流源を構成するPチャネルMOSトランジスタ412にも流れる。したがって、入力電圧VinからVth電圧シフトし、入力電圧Vinに線形な電流が、入力電圧変換電流源(PチャネルMOSトランジスタ412)に流れる。
Tsw=Co×Vsw/Io
と表される。図6にも示しているように7段の遅延セルの場合、1周期は7×Tswとなる。同様にn段の遅延セルの場合、1周期はn×Tswなので、n段遅延セルの出力信号Voutの発振周波数は、
fout=1/(n×Tsw)
=Io/(n×Co×Vsw)
と表すことができる。
fout=(Vin−Vth)/(n×Co×Vsw×R413)
となる。したがって、入力電圧VinからVth電圧シフトして、入力電圧Vinに線形な出力信号Voutの発振周波数foutとなる。
I421b=Io
I421c=β/2×(Vsw−Vth)^2
で表される。なお、記号^は、べき乗を意味している。
Io=β/2×(Vsw−Vth)^2
と表される。Ioを用いてVswを表すと、
Vsw=Vth+(2×Io/β)^0.5
と表される。上式は、遅延セル内のPチャネルMOSトランジスタ421bが流す電流とNチャネルMOSトランジスタ421cが流す電流が等しくなる時の、PチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのゲートに印加される電圧Vswが、電流源(PチャネルMOSトランジスタ421a)の入力電圧変換電流値Ioによりが変化することを表している。このとき入力電圧変換電流値Ioと出力信号Voutの発振周波数foutの関係は、コンデンサ421dの容量をCoとした場合、
fout=Io/(n×Co×(Vth+(2×Io/β)^0.5))
となる。
入力電圧に応じた電流である入力電圧変換電流を生成する電圧電流変換回路と、前記入力電圧変換電流に応じて発振周波数が変化する電流制御発振回路とが縦続接続された電圧制御発振回路であって、
前記電圧電流変換回路は、前記入力電圧に比例する電流を出力する第1の電流源と、前記入力電圧をシフトさせた電圧に比例する電流を出力する複数の第2の電流源とを有し、前記第1の電流源が出力した電流と前記複数の第2の電流源が出力した電流とを加算した電流を、前記入力電圧変換電流として前記電流制御発振回路に出力することを特徴とする。
110 電圧電流変換回路
111 NチャネルMOSトランジスタ
112 PチャネルMOSトランジスタ
113 抵抗
114 NチャネルMOSトランジスタ
115 NチャネルMOSトランジスタ
116 PチャネルMOSトランジスタ
120 電流制御発振回路
121〜127 遅延セル
121a PチャネルMOSトランジスタ
121b PチャネルMOSトランジスタ
121c NチャネルMOSトランジスタ
121d コンデンサ
200 電圧制御発振回路
210 電圧電流変換回路
211 抵抗
211a〜211b 抵抗
212 NチャネルMOSトランジスタ
300 電圧制御発振回路
310 電圧電流変換回路
311〜31p 電流源
311a NチャネルMOSトランジスタ
311b 抵抗
図1は、本発明の実施形態1に係る電圧制御発振回路300の構成を示すブロック図である。電圧制御発振回路300は、入力された電圧(入力電圧Vin)に応じた周波数の信号(出力信号Vout)を出力する回路である。電圧制御発振回路300は、図1に示すように、電圧電流変換回路310と電流制御発振回路120とが縦続接続されて構成されている。電圧電流変換回路310は、入力電圧Vinに応じた電流(入力電圧変換電流)を生成する回路である。また、電流制御発振回路120は、電圧電流変換回路310が生成した入力電圧変換電流に応じて発振周波数が変化する回路である。
I8=(Vc−Vth)/R311b
で表すことができる。上式は、NチャネルMOSトランジスタ311aのゲートに印加される電圧VcからVthだけ電圧シフトして、NチャネルMOSトランジスタ311aのゲートに印加される電圧Vcに対して、線形な電流が流れることを意味している。
I311=β311×(Vin−(Vth+Vth/β311))/R311
I31p=β31p×(Vin−(Vth+Vth/β31p))/R31p
と表すことができる。
Io=(Vin−Vth)/R211+β311×(Vin−(Vth+Vth/β311))/R311+−・・・+β31p×(Vin−(Vth+Vth/β31p))/R31p
で決定される。
図2は、参考例1に係る電圧制御発振回路100の構成を示すブロック図である。電圧制御発振回路100は、入力された電圧(入力電圧Vin)に応じた周波数の信号(出力信号Vout)を出力する回路である。電圧制御発振回路100は、図2に示すように、電圧電流変換回路110と電流制御発振回路120とが縦続接続されて構成されている。電圧電流変換回路110は、入力電圧Vinに応じた電流(入力電圧変換電流)を生成する回路である。また、電流制御発振回路120は、電圧電流変換回路110が生成した入力電圧変換電流に応じて発振周波数が変化する回路である。
I1=(Vin−Vth)/R113
によって決定される。すなわち、抵抗113には、入力電圧VinからVth電圧シフトし、入力電圧に対して線形な電流が流れることがわかる。
I2=β/2×(Vin−Vth)^2
によって決定される。すなわち、NチャネルMOSトランジスタ114には入力電圧VinからVth電圧シフトし、入力電圧に対して傾きの増加率が正となる特性を持つ電流が流れることがわかる。なお、記号^は、べき乗を意味している。
Io=(Vin−Vth)/R113+β/2×(Vin−Vth)^2
によって決定される。上式におけるβは、β=u×Cox×W/L(uは電子移動度、Coxはゲート容量、Wはトランジスタのチャネル幅、Lはトランジスタのチャネル長)を意味している。また、Vthはトランジスタの閾値電圧を意味している。
また、電圧電流変換回路110においては、NチャネルMOSトランジスタ114の代わりに、図3に示すように、NチャネルMOSトランジスタ115を設けてもよい。
I3=(Vin−Vth)/R113
によって決定される。すなわち、抵抗113には、入力電圧VinからVth電圧シフトし、入力電圧に対して線形な電流が流れることがわかる。
I4=β/2×(Vin−2×Vth)^2
によって決定される。すなわち、NチャネルMOSトランジスタ115には入力電圧Vinから2×Vth電圧シフトし、入力電圧に対して傾きの増加率が正となる特性を持つ電流が流れることがわかる。
Io=(Vin−Vth)/R113+β/2×(Vin−2×Vth)^2
によって決定される。
図4は、参考例2に係る電圧制御発振回路200の構成を示すブロック図である。電圧制御発振回路200は、図4に示すように、電圧電流変換回路210と電流制御発振回路120を備えている。
I6=(Vin−Vth)/R211
によって決定される。したがって、抵抗211には、入力電圧VinからVth電圧シフトし、入力電圧に対して線形な電流が流れることがわかる。
Vb=α×(Vin−Vth)
と表される。上式のαは0〜1の定数である。
I7=β/2×(Vb−Vth)^2
によって決定される。ゲート電位Vbを代入すると、
I7=β/2×α^2×(Vin−(Vth+Vth/α))^2
と表される。したがって、NチャネルMOSトランジスタ212には入力電圧Vinから(Vth+Vth/α)電圧シフトし、入力電圧に対して傾きの増加率が正となる特性を持つ電流が流れることがわかる。
Io=(Vin−Vth)/R105+β/2×α^2×(Vin−(Vth+Vth/α))^2
によって決定される。
【発明の名称】電圧制御発振回路
【技術分野】
本発明は、PLL(Phase Locked Loop)回路に適用され、入力電圧に応じて発振周波数が制御される電圧制御発振回路に関するものである。
【背景技術】
PLL回路には、入力電圧に応じて発振周波数が制御される電圧制御発振回路が適用されている(例えば、特許文献1を参照)。
従来の電圧制御発振回路には、例えば、図5に示すように構成されているものがある。同図に示す電圧制御発振回路400は、電圧電流変換回路410と電流制御発振回路420とが縦続接続されて構成されている。電圧電流変換回路410は、入力電圧(入力電圧Vin)に応じた電流(入力電圧変換電流)を生成する回路である。また、電流制御発振回路420は、電圧電流変換回路410が生成した入力電圧変換電流に応じて発振周波数が変化する回路である。
電圧電流変換回路410は、NチャネルMOSトランジスタ411、PチャネルMOSトランジスタ412および抵抗413を備えている。
NチャネルMOSトランジスタ411は、入力電圧Vinがゲートに接続され、ドレインがPチャネルMOSトランジスタ412のゲートおよびドレインに接続されている。また、NチャネルMOSトランジスタ411のソースは、抵抗413を介して接地されている。PチャネルMOSトランジスタ412は、入力電圧変換電流源を構成するトランジスタであり、ソースが電源VDDに接続されている。
電流制御発振回路420は、複数段の遅延セルを備えている。遅延セルの段数は、2以上の奇数段であればよいが、以下の説明では、7段の遅延セル421〜427を備えている例を説明する。なお、図5の例では、遅延セル421・427の2つを図示しているが、421と427の間には、さらに遅延セル422〜426が設けられている。すなわち、421が初段の遅延セルであり、427が最終段の遅延セルである。遅延セルは、全て同じ構成であるので、代表で遅延セル421について説明する。
遅延セル421は、図5に示すように、PチャネルMOSトランジスタ421a、PチャネルMOSトランジスタ421b、NチャネルMOSトランジスタ421cおよびコンデンサ421dを備えている。
PチャネルMOSトランジスタ421aは、電流源を構成している。PチャネルMOSトランジスタ421aのソースは、電源VDDに接続され、ドレインはPチャネルMOSトランジスタ421bのソースに接続されている。また、PチャネルMOSトランジスタ421aのゲートは、PチャネルMOSトランジスタ412のゲート、ドレイン、およびNチャネルMOSトランジスタ411のドレインの接続点の電位が接続されている。
PチャネルMOSトランジスタ421bは、ドレインがNチャネルMOSトランジスタ421cのドレインに接続されるとともに、コンデンサ421dを介して接地されている。NチャネルMOSトランジスタ421cのソースは、接地されている。
各遅延セルを構成するPチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのドレインは、次段の遅延セルを構成するPチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのゲートに接続されている。また、最終段の遅延セルを構成するPチャネルMOSトランジスタ421bとNチャネルMOSトランジスタ421cの各ドレイン(出力端と呼ぶことにする)は、初段の遅延セルを構成するPチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのゲートに接続されている。
次に、電圧制御発振回路400の動作を説明する。
まず、NチャネルMOSトランジスタ411は、ソースフォロア接続されている。NチャネルMOSトランジスタ411と抵抗413の接続点(接続点A)の電位は、入力電圧VinがVthよりも大きいとき、およそ(Vin−Vth)になる。Vthは、トランジスタのしきい値電圧である。したがって、入力電圧Vinが変化した場合は、この変化に従って接続点Aの電位も変化し、抵抗413に流れる電流(入力電圧変換電流値Io)は、抵抗413の抵抗値をR413とすると、次の式によって決定される。
Io=(Vin−Vth)/R413
上記電流と等しい電流が、NチャネルMOSトランジスタ411、および入力電圧変換電流源を構成するPチャネルMOSトランジスタ412にも流れる。したがって、入力電圧VinからVth電圧シフトし、入力電圧Vinに線形な電流が、入力電圧変換電流源(PチャネルMOSトランジスタ412)に流れる。
一方、入力電圧変換電流源(PチャネルMOSトランジスタ412)の電流を決定する、PチャネルMOSトランジスタ412のゲート、ドレインおよびNチャネルMOSトランジスタ411のドレインの接続点の電位は、電流制御発振回路420内の各遅延セル内の電流源(PチャネルMOSトランジスタ421a)の電流値を決定している。このため、これらの電流源の電流値は等しくなる。
続いて、遅延セルの動作を説明する。遅延セル内のPチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのゲートに印加される電圧がLowレベルのとき、PチャネルMOSトランジスタ421bは、電流を流し、NチャネルMOSトランジスタ421cは、電流を流さない。このときPチャネルMOSトランジスタ421bが流す電流値は、遅延セル内の電流源(PチャネルMOSトランジスタ421a)により決定され、入力電圧変換電流値Ioとなる。この電流によって、コンデンサ421dに電荷が充電され、PチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cの接続点の電位が上昇する。
次に、PチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのゲートに印加される電圧がLowレベルから上昇し、NチャネルMOSトランジスタ421cのしきい値電圧Vthを超えるとNチャネルMOSトランジスタ421cが電流を流すようになる。NチャネルMOSトランジスタ421cが流す電流は、PチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのゲートに印加される電圧によって決まる。さらにPチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのゲートに印加される電圧が上昇し、PチャネルMOSトランジスタ421bが流す電流よりもNチャネルMOSトランジスタ421cが流す電流量が多くなると、コンデンサ421dの電荷は、放電することになりPチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cの接続点の電位は降下する。遅延セルは、以上の遷移を繰り返すことになる。
次に、入力電圧変換電流値Ioと、出力信号Vout(最終段の遅延セルのPチャネルMOSトランジスタ421b、NチャネルMOSトランジスタ421cのドレインから出力される信号)の発振周波数(発振周波数fout)の関係を説明する。
入力電圧変換電流値Ioと、出力信号Voutの発振周波数foutの関係は、遅延セルの段数により決まる。ここでは、7段の遅延セルを例に用いて説明する。
図6は、遅延セル421〜427それぞれのPチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのゲートに印加される電圧を示している。遅延セル421のPチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのゲートに印加される電圧がLowレベルのとき、遅延セル422のPチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのゲートに印加される電圧が上昇する。遅延セル421のPチャネルMOSトランジスタ421bが流す電流は、遅延セル421の電流源(PチャネルMOSトランジスタ421a)の電流によって決定されるので、図6に示すように一定の傾きで上昇する。
遅延セル422のPチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのゲートに印加される電圧が上昇し、遅延セル422のPチャネルMOSトランジスタ421bが流す電流よりもNチャネルMOSトランジスタ421cが流す電流が多くなると、遅延セル423のPチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのゲートに印加される電圧は、降下する。このとき、NチャネルMOSトランジスタ421cが流す電流は、遅延セル422のPチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのゲートに印加される電圧によって決定されるので、急激にLowレベルまで降下することになる。以上の動作を遅延セルが繰り返すことによって、所定の発振周期の信号が出力される。発振周期は、以下のようになる。
遅延セル内のPチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのゲートに印加される電圧が上昇し、PチャネルMOSトランジスタ421bが流す電流とNチャネルMOSトランジスタ421cが流す電流が等しくなる時の、PチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのゲートに印加される電圧をVswとし、LowレベルからVswまで上昇するまでの時間をTsw、コンデンサ421dの容量値をCoとすると、
Tsw=Co×Vsw/Io
と表される。図6にも示しているように7段の遅延セルの場合、1周期は7×Tswとなる。同様にn段の遅延セルの場合、1周期はn×Tswなので、n段遅延セルの出力信号Voutの発振周波数は、
fout=1/(n×Tsw)
=Io/(n×Co×Vsw)
と表すことができる。
そのため、入力電圧Vinと出力電圧Voutの発振周波数foutの関係は、
fout=(Vin−Vth)/(n×Co×Vsw×R413)
となる。したがって、入力電圧VinからVth電圧シフトして、入力電圧Vinに線形な出力信号Voutの発振周波数foutとなる。
【特許文献1】特開平5−145412号公報
【発明の開示】
【発明が解決しようとする課題】
ところで、電圧制御発振回路は、PLL回路の安定性に影響を与えるので入力電圧に対する出力周波数が線形であるという性能が要求される。
しかしながら、上記従来の電圧制御発振回路では、所定の周波数よりも低い領域では、入力電圧Vinに対する出力信号Voutの発振周波数foutの線形性は良いものの、それよりも周波数の高い高周波領域では、入力電圧Vinに対する出力信号Voutの発振周波数foutの線形性が悪化するという問題があった。
これは、従来の電圧制御発振回路は、所定の周波数よりも低い低周波領域では、電圧Vswが入力電圧変換電流値Ioに関わらず一定であるとみなしても差し支えないが、それよりも周波数の高い高周波領域では、以下に説明するようにIoへの依存性が大きくなるためである。
PチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのゲートに印加される電圧がVswの時、PチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cに流れる電流をそれぞれI421b、I421cとすると、
I421b=Io
I421c=β/2×(Vsw−Vth)^2
で表される。なお、記号^は、べき乗を意味している。
上式におけるβは、β=u×Cox×W/L(uは電子移動度、Coxはゲート容量、Wはトランジスタのチャネル幅、Lはトランジスタのチャネル長)を意味している。また、Vthはトランジスタの閾値電圧を意味している。
上記のI421bとI421cが等しくなるので、
Io=β/2×(Vsw−Vth)^2
と表される。Ioを用いてVswを表すと、
Vsw=Vth+(2×Io/β)^0.5
と表される。上式は、遅延セル内のPチャネルMOSトランジスタ421bが流す電流とNチャネルMOSトランジスタ421cが流す電流が等しくなる時の、PチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのゲートに印加される電圧Vswが、電流源(PチャネルMOSトランジスタ421a)の入力電圧変換電流値Ioによりが変化することを表している。このとき入力電圧変換電流値Ioと出力信号Voutの発振周波数foutの関係は、コンデンサ421dの容量をCoとした場合、
fout=Io/(n×Co×(Vth+(2×Io/β)^0.5))
となる。
上式は、高周波領域つまりPチャネルMOSトランジスタ421aの入力電圧変換電流値Ioが大きな時に出力信号Voutの発振周波数foutが低下して、線形性を悪化させることを意味している。
本発明は、上記の問題に着目してなされたものであり、高周波領域においても入力電圧に対する出力周波数を線形にすることができ、広い周波数範囲でPLL回路の安定性を向上することができる電圧制御発振回路を提供することを目的としている。
【課題を解決するための手段】
前記の課題を解決するため、本発明の一態様は、
入力電圧に応じた電流である入力電圧変換電流を生成する電圧電流変換回路と、前記入力電圧変換電流に応じて発振周波数が変化する電流制御発振回路とが縦続接続された電圧制御発振回路であって、
前記電圧電流変換回路は、前記入力電圧に比例する電流を出力する第1の電流源と、前記入力電圧をシフトさせた電圧に比例する電流を出力する複数の第2の電流源とを有し、前記第1の電流源が出力した電流と前記複数の第2の電流源が出力した電流とを加算した電流を、前記入力電圧変換電流として前記電流制御発振回路に出力することを特徴とする。
【発明の効果】
本発明によれば、電圧制御発振回路において、広い周波数範囲で、入力電圧に対する出力周波数を線形にすることができる。それゆえ、本発明に係る電圧制御発振回路適用されたPLL回路では、広い周波数範囲でPLL回路の安定性を向上することができる。
【発明を実施するための最良の形態】
以下、本発明の実施形態及び参考例について図面を参照しながら説明する。
《発明の実施形態1》
図1は、本発明の実施形態1に係る電圧制御発振回路300の構成を示すブロック図である。電圧制御発振回路300は、入力された電圧(入力電圧Vin)に応じた周波数の信号(出力信号Vout)を出力する回路である。電圧制御発振回路300は、図1に示すように、電圧電流変換回路310と電流制御発振回路120とが縦続接続されて構成されている。電圧電流変換回路310は、入力電圧Vinに応じた電流(入力電圧変換電流)を生成する回路である。また、電流制御発振回路120は、電圧電流変換回路310が生成した入力電圧変換電流に応じて発振周波数が変化する回路である。
電圧電流変換回路310は、NチャネルMOSトランジスタ111、PチャネルMOSトランジスタ112、抵抗211、および複数の電流源(電流源311〜31p)を備えている。
NチャネルMOSトランジスタ111は、ゲートが入力電圧Vinに接続され、ドレインがPチャネルMOSトランジスタ112のゲートおよびドレインに接続されている。また、NチャネルMOSトランジスタ111のソースは、抵抗113を介して接地されている。
PチャネルMOSトランジスタ112は、入力電圧変換電流源を構成するトランジスタである。PチャネルMOSトランジスタ112のソースは、電源VDDに接続されている。
抵抗211は、図1に示すように、複数の抵抗が直列に接続されて構成されている。図1には抵抗211aと抵抗211bの2つのみを図示しているが、さらに多くの抵抗を直列に接続してもよい。
各電流源は、入力された電圧に対して線形な電流を作成する回路である。図1の例では、311と31pの2つを図示しているが、311と31pの間には、さらに複数の電流源を設けてもよい。各電流源は、全て同じ構成であるので、代表で電流源311について説明する。
電流源311は、図1に示すように、NチャネルMOSトランジスタ311aと抵抗311bを備えている。
NチャネルMOSトランジスタ311aは、ソースが抵抗311bを介して接地され、ドレインが、NチャネルMOSトランジスタ111とPチャネルMOSトランジスタ112の接続点に接続され、ゲートがNチャネルMOSトランジスタ111と抵抗211の接続点(接続点A)あるいは抵抗同士(この例では抵抗211a〜211b)の接続点の何れかに接続されている。すなわち、NチャネルMOSトランジスタ311aのゲートには、接続点Aの電位、あるいは接続点Aと接地間の電位を抵抗分割した電位が入力されている。
電流制御発振回路120は、複数段の遅延セルを備えている。遅延セルの段数は、2以上の奇数段であればよいが、以下の説明では、7段の遅延セル121〜127を備えている例を説明する。なお、図1の例では、遅延セル121・127の2つを図示しているが、121と127の間には、さらに複数の遅延セル122〜126が設けられている。すなわち、121が初段の遅延セルであり、127が最終段の遅延セルである。遅延セルは、全て同じ構成であるので、代表で遅延セル121について説明する。
遅延セル121は、図1に示すように、PチャネルMOSトランジスタ121a・121b、NチャネルMOSトランジスタ121cおよびコンデンサ121dを備えている。
PチャネルMOSトランジスタ121aは、電流源を構成している。PチャネルMOSトランジスタ121aのソースは、電源VDDに接続され、ドレインはPチャネルMOSトランジスタ121bのソースに接続されている。また、PチャネルMOSトランジスタ121aのゲートは、PチャネルMOSトランジスタ112のゲート、ドレインおよびNチャネルMOSトランジスタ111のドレインの接続点の電位が接続されている。
PチャネルMOSトランジスタ121bは、ドレインがNチャネルMOSトランジスタ121cのドレインに接続されるとともに、コンデンサ121dを介して接地されている。NチャネルMOSトランジスタ121cのソースは、接地されている。
各遅延セルを構成するPチャネルMOSトランジスタ121bおよびNチャネルMOSトランジスタ121cのドレインは、次段の遅延セルを構成するPチャネルMOSトランジスタ121bおよびNチャネルMOSトランジスタ121cのゲートに接続されている。また、最終段の遅延セルを構成するPチャネルMOSトランジスタ121bとNチャネルMOSトランジスタ121cのドレイン(出力端と呼ぶことにする)は、初段の遅延セルを構成するPチャネルMOSトランジスタ121bおよびNチャネルMOSトランジスタ121cのゲートに接続されている。
次に、電圧制御発振回路300の動作を説明する。
電圧制御発振回路300において、NチャネルMOSトランジスタ311aはソースフォロア接続されている。NチャネルMOSトランジスタ311aのゲートに印加される電圧をVcとすると、NチャネルMOSトランジスタ311aと抵抗311bの接続点の電圧は、NチャネルMOSトランジスタ311aのゲートに印加される電圧VcがVthよりも大きいとき、およそ(Vc−Vth)となる。
したがって、NチャネルMOSトランジスタ311aと抵抗311bに流れる電流値I8は、抵抗311bの抵抗値をR311bとすると、
I8=(Vc−Vth)/R311b
で表すことができる。上式は、NチャネルMOSトランジスタ311aのゲートに印加される電圧VcからVthだけ電圧シフトして、NチャネルMOSトランジスタ311aのゲートに印加される電圧Vcに対して、線形な電流が流れることを意味している。
具体的に入力電圧変換電流値Ioについて、電流源311〜31pを用いて説明する。電流源311〜31pのそれぞれにおけるNチャネルMOSトランジスタ311aのゲートには、抵抗211a・211bによって、NチャネルMOSトランジスタ111と抵抗211の接続点Aの電圧を抵抗分割した電圧が印加される。
ここで、電流源311〜31pのそれぞれにおけるNチャネルMOSトランジスタ311aのゲートに印加される電圧をβ311×(Vin−Vth)〜β31p×(Vin−Vth)とする。ただし、β311〜β31pは、0〜1の定数である。また、電流源311〜31pのそれぞれの抵抗311bの抵抗値をR311〜R31pとし、電流源311〜31pのそれぞれのNチャネルMOSトランジスタ311aに流れる電流値をI311〜I31pとすると、
I311=β311×(Vin−(Vth+Vth/β311))/R311
I31p=β31p×(Vin−(Vth+Vth/β31p))/R31p
と表すことができる。
抵抗211に流れる電流I6と電流源311〜31pのそれぞれのNチャネルMOSトランジスタ311aに流れる電流I311〜I31pが、PチャネルMOSトランジスタ112に流れるので、入力電圧変換電流源(PチャネルMOSトランジスタ112)に流れる入力電圧変換電流値Ioは、
Io=(Vin−Vth)/R211+β311×(Vin−(Vth+Vth/β311))/R311+・・・+β31p×(Vin−(Vth+Vth/β31p))/R31p
で決定される。
すなわち、入力電圧に対して線形特性を持つ電流I6だけだと高周波領域において発振周波数が低下するのを、電圧制御発振回路300では、入力電圧に対して線形特性を持つ複数の電流I311〜I31pによって補正することができる。
なお、抵抗211を構成する抵抗211a〜211bの抵抗値を変化させることで、電流源311〜31pのそれぞれのNチャネルMOSトランジスタ311aのゲートに印加する電圧を変更すれば、補正を開始する電圧を任意に設定することができる。すなわち、本実施形態では、補正したい領域を任意に選ぶことができ、また抵抗値R311〜R31pを変更することで補正量を任意に選ぶことができる。
さらに、各電流源が出力する電流(線形な特性を持つ電流)は抵抗により決定されるので、以下に示す参考例やその変形例のように、傾きの増加率が正となる特性を持つ電流がトランジスタのコンダクタンスgmで決定されるのに比べ、製造プロセスや周辺温度の影響による電流値の変動を抑えることが可能になる。
《参考例1》
図2は、参考例1に係る電圧制御発振回路100の構成を示すブロック図である。電圧制御発振回路100は、入力された電圧(入力電圧Vin)に応じた周波数の信号(出力信号Vout)を出力する回路である。電圧制御発振回路100は、図2に示すように、電圧電流変換回路110と電流制御発振回路120とが縦続接続されて構成されている。電圧電流変換回路110は、入力電圧Vinに応じた電流(入力電圧変換電流)を生成する回路である。また、電流制御発振回路120は、電圧電流変換回路110が生成した入力電圧変換電流に応じて発振周波数が変化する回路である。
電圧電流変換回路110は、NチャネルMOSトランジスタ111、PチャネルMOSトランジスタ112、抵抗113、およびNチャネルMOSトランジスタ114を備えている。
NチャネルMOSトランジスタ111は、ゲートが入力電圧Vinに接続され、ドレインがPチャネルMOSトランジスタ112のゲートおよびドレインに接続されている。また、NチャネルMOSトランジスタ111のソースは、抵抗113を介して接地されている。
PチャネルMOSトランジスタ112は、入力電圧変換電流源を構成するトランジスタである。PチャネルMOSトランジスタ112のソースは、電源VDDに接続されている。
NチャネルMOSトランジスタ114は、ゲートが電圧電流変換回路110の入力電圧Vinに接続されている。また、NチャネルMOSトランジスタ114のソースは接地され、ドレインはNチャネルMOSトランジスタ111とPチャネルMOSトランジスタ112の接続点に接続されている。
電流制御発振回路120は、複数段の遅延セルを備えている。遅延セルの段数は、2以上の奇数段であればよいが、以下の説明では、7段の遅延セル121〜127を備えている例を説明する。なお、図2の例では、遅延セル121・127の2つを図示しているが、121と127の間には、さらに複数の遅延セル122〜126が設けられている。すなわち、121が初段の遅延セルであり、127が最終段の遅延セルである。遅延セルは、全て同じ構成であるので、代表で遅延セル121について説明する。
遅延セル121は、図2に示すように、PチャネルMOSトランジスタ121a・121b、NチャネルMOSトランジスタ121cおよびコンデンサ121dを備えている。
PチャネルMOSトランジスタ121aは、電流源を構成している。PチャネルMOSトランジスタ121aのソースは、電源VDDに接続され、ドレインはPチャネルMOSトランジスタ121bのソースに接続されている。また、PチャネルMOSトランジスタ121aのゲートは、PチャネルMOSトランジスタ112のゲート、ドレインおよびNチャネルMOSトランジスタ111のドレインの接続点の電位が接続されている。
PチャネルMOSトランジスタ121bは、ドレインがNチャネルMOSトランジスタ121cのドレインに接続されるとともに、コンデンサ121dを介して接地されている。NチャネルMOSトランジスタ121cのソースは、接地されている。
各遅延セルを構成するPチャネルMOSトランジスタ121bおよびNチャネルMOSトランジスタ121cのドレインは、次段の遅延セルを構成するPチャネルMOSトランジスタ121bおよびNチャネルMOSトランジスタ121cのゲートに接続されている。また、最終段の遅延セルを構成するPチャネルMOSトランジスタ121bとNチャネルMOSトランジスタ121cのドレイン(出力端と呼ぶことにする)は、初段の遅延セルを構成するPチャネルMOSトランジスタ121bおよびNチャネルMOSトランジスタ121cのゲートに接続されている。
次に、電圧制御発振回路100の動作を説明する。
まず、図2に示す、NチャネルMOSトランジスタ111と抵抗113の接続点(接続点A)の電位は、入力電圧VinがVth(Vthは、トランジスタのしきい値電圧)よりも大きいときは、およそ(Vin−Vth)となる。
したがって、NチャネルMOSトランジスタ111および抵抗113に流れる電流I1は、抵抗113の抵抗値をR113とすると、
I1=(Vin−Vth)/R113
によって決定される。すなわち、抵抗113には、入力電圧VinからVth電圧シフトし、入力電圧に対して線形な電流が流れることがわかる。
また、NチャネルMOSトランジスタ114のゲートには、入力電圧Vinが接続されているので、NチャネルMOSトランジスタ114に流れる電流I2は、
I2=β/2×(Vin−Vth)^2
によって決定される。すなわち、NチャネルMOSトランジスタ114には入力電圧VinからVth電圧シフトし、入力電圧に対して傾きの増加率が正となる特性を持つ電流が流れることがわかる。なお、記号^は、べき乗を意味している。
NチャネルMOSトランジスタ111および抵抗113に流れる電流I1と、NチャネルMOSトランジスタ114に流れる電流I2がPチャネルMOSトランジスタ112に流れるので、入力電圧変換電流源(PチャネルMOSトランジスタ112)に流れる電流値Ioは、
Io=(Vin−Vth)/R113+β/2×(Vin−Vth)^2
によって決定される。上式におけるβは、β=u×Cox×W/L(uは電子移動度、Coxはゲート容量、Wはトランジスタのチャネル幅、Lはトランジスタのチャネル長)を意味している。また、Vthはトランジスタの閾値電圧を意味している。
遅延セル内のPチャネルMOSトランジスタ121bおよびNチャネルMOSトランジスタ121cのゲートに印加される電圧がLowレベルのときに、PチャネルMOSトランジスタ121bが流す電流値は、遅延セル内の電流源(PチャネルMOSトランジスタ121a)により決定され、入力電圧変換電流値Io(=I1+I2)となる。
出力信号Voutの発振周波数foutは、入力電圧に対して線形な電流I1と、入力電圧に対して傾きの増加率が正となる特性を持つ電流I2とが加算された電流に応じて決定される。
すなわち、本参考例によれば、入力電圧に対して線形特性を持つ電流I1だけだと高周波領域において発振周波数が低下するのを、傾きの増加率が正となる特性を持つI2によって、補正することができる。
なお、NチャネルMOSトランジスタ114の代わりに、入力電圧に対し傾きの増加率が正となる特性を持つ素子であるダイオードでも実現できる。
《参考例1の変形例》
また、電圧電流変換回路110においては、NチャネルMOSトランジスタ114の代わりに、図3に示すように、NチャネルMOSトランジスタ115を設けてもよい。
NチャネルMOSトランジスタ115は、ゲートがNチャネルMOSトランジスタ111と抵抗113の接続点(接続点A)に接続され、ドレインがNチャネルMOSトランジスタ111とPチャネルMOSトランジスタ112の接続点と接続され、ソースが接地されている。
この変形例において、接続点Aの電位は、入力電圧Vinがしきい値電圧Vthよりも大きいときは、およそ(Vin−Vth)となる。したがって、抵抗113に流れる電流I3は、抵抗113の抵抗値をR113とすると、
I3=(Vin−Vth)/R113
によって決定される。すなわち、抵抗113には、入力電圧VinからVth電圧シフトし、入力電圧に対して線形な電流が流れることがわかる。
さらに接続点Aの電圧がNチャネルMOSトランジスタ115のゲートに接続されるので、NチャネルMOSトランジスタ115に流れる電流I4は、
I4=β/2×(Vin−2×Vth)^2
によって決定される。すなわち、NチャネルMOSトランジスタ115には入力電圧Vinから2×Vth電圧シフトし、入力電圧に対して傾きの増加率が正となる特性を持つ電流が流れることがわかる。
抵抗113に流れる電流I3とNチャネルMOSトランジスタ115に流れる電流I4が、それぞれPチャネルMOSトランジスタ112に流れるので、入力電圧変換電流源(PチャネルMOSトランジスタ112)に流れる電流値Ioは、
Io=(Vin−Vth)/R113+β/2×(Vin−2×Vth)^2
によって決定される。
したがって、本変形例においても、高周波領域において発振周波数が低下するのを、入力電圧に対して、傾きの増加率が正となる特性を持つ電流I4によって補正することができる。
なお、本変形例においても、NチャネルMOSトランジスタ115の代わりに、入力電圧に対し、傾きの増加率が正となる特性を持つ素子であるダイオードでも実現できる。
《参考例2》
図4は、参考例2に係る電圧制御発振回路200の構成を示すブロック図である。電圧制御発振回路200は、図4に示すように、電圧電流変換回路210と電流制御発振回路120を備えている。
電圧電流変換回路210は、NチャネルMOSトランジスタ111、PチャネルMOSトランジスタ112、抵抗211、およびNチャネルMOSトランジスタ212を備えている。
抵抗211は、抵抗211aと抵抗211bが直列に接続されて構成されている。抵抗211の一端はNチャネルMOSトランジスタ111のソースと接続され、他端は接地されている。
NチャネルMOSトランジスタ212のゲートは、NチャネルMOSトランジスタ111と抵抗211の接続点あるいは、抵抗211aと211bの接続点の何れかに接続される。図4に示す例では、抵抗211aと211bの接続点に接続されている。
また、NチャネルMOSトランジスタ212のドレインは、NチャネルMOSトランジスタ111とPチャネルMOSトランジスタ112の接続点に接続され、ソースは接地されている。
次に、電圧制御発振回路200の動作を説明する。
電圧制御発振回路200においてNチャネルMOSトランジスタ111と抵抗211の接続点Aの電圧は、入力電圧がVthより大きいときには、およそ(Vin−Vth)となる。それゆえ、抵抗211およびNチャネルMOSトランジスタ111に流れる電流I6は、抵抗211の抵抗値をR211とすると、
I6=(Vin−Vth)/R211
によって決定される。したがって、抵抗211には、入力電圧VinからVth電圧シフトし、入力電圧に対して線形な電流が流れることがわかる。
また、NチャネルMOSトランジスタ212のゲートには、接続点Aの電圧を抵抗分割した電圧が印加される。NチャネルMOSトランジスタ212のゲートの電位をVbとすると、
Vb=α×(Vin−Vth)
と表される。上式のαは0〜1の定数である。
したがって、NチャネルMOSトランジスタ212に流れる電流I7は、NチャネルMOSトランジスタ212のゲートの電位をVbとすると、
I7=β/2×(Vb−Vth)^2
によって決定される。ゲート電位Vbを代入すると、
I7=β/2×α^2×(Vin−(Vth+Vth/α))^2
と表される。したがって、NチャネルMOSトランジスタ212には入力電圧Vinから(Vth+Vth/α)電圧シフトし、入力電圧に対して傾きの増加率が正となる特性を持つ電流が流れることがわかる。
抵抗211および、NチャネルMOSトランジスタ111に流れる電流I6とNチャネルMOSトランジスタ212に流れる電流I7がPチャネルMOSトランジスタ112に流れるので、入力電圧変換電流源(PチャネルMOSトランジスタ112)に流れる入力電圧変換電流値Ioは、
Io=(Vin−Vth)/R105+β/2×α^2×(Vin−(Vth+Vth/α))^2
によって決定される。
以上のように、電圧制御発振回路200では、高周波領域において発振周波数が低下するのを、入力電圧に対して、傾きの増加率が正となる特性を持つI7によって補正することができる。
また、抵抗211を構成する抵抗211a〜211bの抵抗値を変化させることで、NチャネルMOSトランジスタ212のゲートに印加する電圧を変更すれば、出力周波数の補正を開始する電圧を任意に設定することができる。
なお、本参考例においても、NチャネルMOSトランジスタ212の代わりに、入力電圧に対し、傾きの増加率が正となる特性を持つ素子であるダイオードでも実現できる。
【産業上の利用可能性】
本発明に係る電圧制御発振回路は、広い周波数範囲で、入力電圧に対する出力周波数を線形にすることができるという効果を有する。そのため、PLL回路に適用されて、入力電圧に応じて発振周波数が制御される電圧制御発振回路等として有用である。
【図面の簡単な説明】
【図1】図1は、実施形態1に係る電圧制御発振回路の構成を示すブロック図である。
【図2】図2は、参考例1に係る電圧制御発振回路の構成を示すブロック図である。
【図3】図3は、参考例1の変形例に係る電圧制御発振回路の構成を示すブロック図である。
【図4】図4は、参考例2に係る電圧制御発振回路の構成を示すブロック図である。
【図5】図5は、従来例の電圧制御発振回路の構成を示すブロック図である。
【図6】図6は、遅延セルの出力信号を示す図である。
【符号の説明】
100 電圧制御発振回路
110 電圧電流変換回路
111 NチャネルMOSトランジスタ
112 PチャネルMOSトランジスタ
113 抵抗
114 NチャネルMOSトランジスタ
115 NチャネルMOSトランジスタ
116 PチャネルMOSトランジスタ
120 電流制御発振回路
121〜127 遅延セル
121a PチャネルMOSトランジスタ
121b PチャネルMOSトランジスタ
121c NチャネルMOSトランジスタ
121d コンデンサ
200 電圧制御発振回路
210 電圧電流変換回路
211 抵抗
211a〜211b 抵抗
212 NチャネルMOSトランジスタ
300 電圧制御発振回路
310 電圧電流変換回路
311〜31p 電流源
311a NチャネルMOSトランジスタ
311b 抵抗
Io=(Vin−Vth)/R413
上記電流と等しい電流が、NチャネルMOSトランジスタ411、および入力電圧変換電流源を構成するPチャネルMOSトランジスタ412にも流れる。したがって、入力電圧VinからVth電圧シフトし、入力電圧Vinに線形な電流が、入力電圧変換電流源(PチャネルMOSトランジスタ412)に流れる。
Tsw=Co×Vsw/Io
と表される。図6にも示しているように7段の遅延セルの場合、1周期は7×Tswとなる。同様にn段の遅延セルの場合、1周期はn×Tswなので、n段遅延セルの出力信号Voutの発振周波数は、
fout=1/(n×Tsw)
=Io/(n×Co×Vsw)
と表すことができる。
fout=(Vin−Vth)/(n×Co×Vsw×R413)
となる。したがって、入力電圧VinからVth電圧シフトして、入力電圧Vinに線形な出力信号Voutの発振周波数foutとなる。
I421b=Io
I421c=β/2×(Vsw−Vth)^2
で表される。なお、記号^は、べき乗を意味している。
Io=β/2×(Vsw−Vth)^2
と表される。Ioを用いてVswを表すと、
Vsw=Vth+(2×Io/β)^0.5
と表される。上式は、遅延セル内のPチャネルMOSトランジスタ421bが流す電流とNチャネルMOSトランジスタ421cが流す電流が等しくなる時の、PチャネルMOSトランジスタ421bおよびNチャネルMOSトランジスタ421cのゲートに印加される電圧Vswが、電流源(PチャネルMOSトランジスタ421a)の入力電圧変換電流値Ioによりが変化することを表している。このとき入力電圧変換電流値Ioと出力信号Voutの発振周波数foutの関係は、コンデンサ421dの容量をCoとした場合、
fout=Io/(n×Co×(Vth+(2×Io/β)^0.5))
となる。
入力電圧に応じた電流である入力電圧変換電流を生成する電圧電流変換回路と、前記入力電圧変換電流に応じて発振周波数が変化する電流制御発振回路とが縦続接続された電圧制御発振回路であって、
前記電圧電流変換回路は、前記入力電圧に比例する電流を出力する第1の電流源と、前記入力電圧をシフトさせた電圧に比例する電流を出力する複数の第2の電流源とを有し、前記第1の電流源が出力した電流と前記複数の第2の電流源が出力した電流とを加算した電流を、前記入力電圧変換電流として前記電流制御発振回路に出力することを特徴とする。
図1は、本発明の実施形態1に係る電圧制御発振回路300の構成を示すブロック図である。電圧制御発振回路300は、入力された電圧(入力電圧Vin)に応じた周波数の信号(出力信号Vout)を出力する回路である。電圧制御発振回路300は、図1に示すように、電圧電流変換回路310と電流制御発振回路120とが縦続接続されて構成されている。電圧電流変換回路310は、入力電圧Vinに応じた電流(入力電圧変換電流)を生成する回路である。また、電流制御発振回路120は、電圧電流変換回路310が生成した入力電圧変換電流に応じて発振周波数が変化する回路である。
I8=(Vc−Vth)/R311b
で表すことができる。上式は、NチャネルMOSトランジスタ311aのゲートに印加される電圧VcからVthだけ電圧シフトして、NチャネルMOSトランジスタ311aのゲートに印加される電圧Vcに対して、線形な電流が流れることを意味している。
I311=β311×(Vin−(Vth+Vth/β311))/R311
I31p=β31p×(Vin−(Vth+Vth/β31p))/R31p
と表すことができる。
Io=(Vin−Vth)/R211+β311×(Vin−(Vth+Vth/β311))/R311+・・・+β31p×(Vin−(Vth+Vth/β31p))/R31p
で決定される。
図2は、参考例1に係る電圧制御発振回路100の構成を示すブロック図である。電圧制御発振回路100は、入力された電圧(入力電圧Vin)に応じた周波数の信号(出力信号Vout)を出力する回路である。電圧制御発振回路100は、図2に示すように、電圧電流変換回路110と電流制御発振回路120とが縦続接続されて構成されている。電圧電流変換回路110は、入力電圧Vinに応じた電流(入力電圧変換電流)を生成する回路である。また、電流制御発振回路120は、電圧電流変換回路110が生成した入力電圧変換電流に応じて発振周波数が変化する回路である。
I1=(Vin−Vth)/R113
によって決定される。すなわち、抵抗113には、入力電圧VinからVth電圧シフトし、入力電圧に対して線形な電流が流れることがわかる。
I2=β/2×(Vin−Vth)^2
によって決定される。すなわち、NチャネルMOSトランジスタ114には入力電圧VinからVth電圧シフトし、入力電圧に対して傾きの増加率が正となる特性を持つ電流が流れることがわかる。なお、記号^は、べき乗を意味している。
Io=(Vin−Vth)/R113+β/2×(Vin−Vth)^2
によって決定される。上式におけるβは、β=u×Cox×W/L(uは電子移動度、Coxはゲート容量、Wはトランジスタのチャネル幅、Lはトランジスタのチャネル長)を意味している。また、Vthはトランジスタの閾値電圧を意味している。
また、電圧電流変換回路110においては、NチャネルMOSトランジスタ114の代わりに、図3に示すように、NチャネルMOSトランジスタ115を設けてもよい。
I3=(Vin−Vth)/R113
によって決定される。すなわち、抵抗113には、入力電圧VinからVth電圧シフトし、入力電圧に対して線形な電流が流れることがわかる。
I4=β/2×(Vin−2×Vth)^2
によって決定される。すなわち、NチャネルMOSトランジスタ115には入力電圧Vinから2×Vth電圧シフトし、入力電圧に対して傾きの増加率が正となる特性を持つ電流が流れることがわかる。
Io=(Vin−Vth)/R113+β/2×(Vin−2×Vth)^2
によって決定される。
図4は、参考例2に係る電圧制御発振回路200の構成を示すブロック図である。電圧制御発振回路200は、図4に示すように、電圧電流変換回路210と電流制御発振回路120を備えている。
I6=(Vin−Vth)/R211
によって決定される。したがって、抵抗211には、入力電圧VinからVth電圧シフトし、入力電圧に対して線形な電流が流れることがわかる。
Vb=α×(Vin−Vth)
と表される。上式のαは0〜1の定数である。
I7=β/2×(Vb−Vth)^2
によって決定される。ゲート電位Vbを代入すると、
I7=β/2×α^2×(Vin−(Vth+Vth/α))^2
と表される。したがって、NチャネルMOSトランジスタ212には入力電圧Vinから(Vth+Vth/α)電圧シフトし、入力電圧に対して傾きの増加率が正となる特性を持つ電流が流れることがわかる。
Io=(Vin−Vth)/R105+β/2×α^2×(Vin−(Vth+Vth/α))^2
によって決定される。
110 電圧電流変換回路
111 NチャネルMOSトランジスタ
112 PチャネルMOSトランジスタ
113 抵抗
114 NチャネルMOSトランジスタ
115 NチャネルMOSトランジスタ
116 PチャネルMOSトランジスタ
120 電流制御発振回路
121〜127 遅延セル
121a PチャネルMOSトランジスタ
121b PチャネルMOSトランジスタ
121c NチャネルMOSトランジスタ
121d コンデンサ
200 電圧制御発振回路
210 電圧電流変換回路
211 抵抗
211a〜211b 抵抗
212 NチャネルMOSトランジスタ
300 電圧制御発振回路
310 電圧電流変換回路
311〜31p 電流源
311a NチャネルMOSトランジスタ
311b 抵抗
Claims (1)
- 入力電圧に応じた電流である入力電圧変換電流を生成する電圧電流変換回路と、前記入力電圧変換電流に応じて発振周波数が変化する電流制御発振回路とが縦続接続された電圧制御発振回路であって、
前記電圧電流変換回路は、前記入力電圧に比例する電流を出力する第1の電流源と、前記入力電圧をシフトさせた電圧に比例する電流を出力する複数の第2の電流源とを有し、前記第1の電流源が出力した電流と前記複数の第2の電流源が出力した電流とを加算した電流を、前記入力電圧変換電流として前記電流制御発振回路に出力することを特徴とする電圧制御発振回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006080199 | 2006-03-23 | ||
JP2006080199 | 2006-03-23 | ||
PCT/JP2007/054821 WO2007108348A1 (ja) | 2006-03-23 | 2007-03-12 | 電圧制御発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007108348A1 true JPWO2007108348A1 (ja) | 2009-08-06 |
JP4469894B2 JP4469894B2 (ja) | 2010-06-02 |
Family
ID=38522380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007524114A Expired - Fee Related JP4469894B2 (ja) | 2006-03-23 | 2007-03-12 | 電圧制御発振回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7893777B2 (ja) |
EP (1) | EP1998449A1 (ja) |
JP (1) | JP4469894B2 (ja) |
CN (1) | CN101313467A (ja) |
WO (1) | WO2007108348A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7839224B2 (en) * | 2007-09-28 | 2010-11-23 | Rohm Co., Ltd. | Oscillator with a stable oscillating frequency |
TWI355804B (en) | 2008-09-22 | 2012-01-01 | Etron Technology Inc | A voltage control oscillator without being affecte |
JP6083503B2 (ja) * | 2012-10-05 | 2017-02-22 | セイコーNpc株式会社 | 温度周波数変換回路及び温度補償型発振回路 |
JP6371581B2 (ja) * | 2014-05-12 | 2018-08-08 | ラピスセミコンダクタ株式会社 | 発振回路、電流生成回路および発振方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05145412A (ja) | 1991-11-21 | 1993-06-11 | Toshiba Corp | 電圧制御発振回路 |
US5459653A (en) * | 1993-06-23 | 1995-10-17 | Ati Technologies Inc. | Voltage to current converter with independent loop gain and frequency control |
US5748048A (en) | 1996-12-12 | 1998-05-05 | Cypress Semiconductor Corporation | Voltage controlled oscillator (VCO) frequency gain compensation circuit |
JP3586059B2 (ja) * | 1997-02-26 | 2004-11-10 | 株式会社東芝 | 半導体回路 |
US6166592A (en) * | 1998-07-31 | 2000-12-26 | Lucent Technologies Inc. | Linear CMOS transconductor with rail-to-rail compliance |
JP4083894B2 (ja) | 1998-10-23 | 2008-04-30 | 株式会社ルネサステクノロジ | 位相同期ループ回路および電圧制御型発振器 |
US6404294B1 (en) * | 2000-07-18 | 2002-06-11 | Cypress Semiconductor Corp. | Voltage control oscillator (VCO) with automatic gain control |
JP2002050961A (ja) * | 2000-08-02 | 2002-02-15 | Mitsubishi Electric Corp | フェイズロックループ回路 |
JP3808338B2 (ja) * | 2001-08-30 | 2006-08-09 | 株式会社ルネサステクノロジ | 位相同期回路 |
JP2003152507A (ja) * | 2001-11-15 | 2003-05-23 | Mitsubishi Electric Corp | 電圧制御型発振回路 |
JP2003198333A (ja) | 2001-12-28 | 2003-07-11 | Asahi Kasei Microsystems Kk | 発振器 |
JP2003229764A (ja) | 2002-02-01 | 2003-08-15 | Hitachi Ltd | 半導体集積回路 |
KR100510487B1 (ko) | 2002-05-28 | 2005-08-26 | 삼성전자주식회사 | 넓은 동기 범위를 갖는 위상동기루프 회로 및 이를 구비한반도체 집적회로 장치 |
JP4083077B2 (ja) * | 2002-08-02 | 2008-04-30 | 三洋電機株式会社 | 電圧制御発振器 |
TWI232023B (en) * | 2004-05-21 | 2005-05-01 | Sunplus Technology Co Ltd | Voltage control oscillator |
US7498885B2 (en) * | 2006-11-03 | 2009-03-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Voltage controlled oscillator with gain compensation |
-
2007
- 2007-03-12 US US11/885,410 patent/US7893777B2/en active Active
- 2007-03-12 CN CNA2007800002397A patent/CN101313467A/zh active Pending
- 2007-03-12 JP JP2007524114A patent/JP4469894B2/ja not_active Expired - Fee Related
- 2007-03-12 EP EP07738293A patent/EP1998449A1/en not_active Withdrawn
- 2007-03-12 WO PCT/JP2007/054821 patent/WO2007108348A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP4469894B2 (ja) | 2010-06-02 |
US7893777B2 (en) | 2011-02-22 |
WO2007108348A1 (ja) | 2007-09-27 |
US20080136539A1 (en) | 2008-06-12 |
EP1998449A1 (en) | 2008-12-03 |
CN101313467A (zh) | 2008-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8154352B2 (en) | Oscillating circuit | |
US7560998B2 (en) | Clock signal output circuit | |
US11171602B2 (en) | RC oscillating circuit | |
JP4495695B2 (ja) | 発振回路 | |
US10530297B2 (en) | Semiconductor device and control method of semiconductor device | |
US8248130B2 (en) | Duty cycle correction circuit | |
JP4469894B2 (ja) | 電圧制御発振回路 | |
JP6902951B2 (ja) | タイミング発生器および半導体集積回路 | |
JP2003309462A (ja) | レベルシフト回路 | |
CN109286369B (zh) | 一种压控振荡器、集成芯片及电子设备 | |
JP6902952B2 (ja) | 位相補間器およびタイミング発生器、半導体集積回路 | |
US20080129356A1 (en) | Cml delay cell with linear rail-to-rail tuning range and constant output swing | |
US10483956B2 (en) | Phase interpolator, timing generator, and semiconductor integrated circuit | |
US20160336955A1 (en) | Voltage-Controlled Oscillator And Analog-Digital Converter | |
JPH0766693A (ja) | リングオシレータ型vco | |
JP2006340096A (ja) | 電圧電流変換回路 | |
JP2001094418A (ja) | 電圧制御発振器 | |
JP2011130518A (ja) | チャージポンプ回路 | |
JPH1098356A (ja) | 電圧制御発振器 | |
US20080238517A1 (en) | Oscillator Circuit and Semiconductor Device | |
JP3512137B2 (ja) | 電圧制御発振器及びpll回路 | |
US20040155714A1 (en) | Oscillation circuit | |
CN114079424A (zh) | 可控制工作周期的倍频电路及其方法 | |
JP2870464B2 (ja) | 可変遅延回路 | |
US8519799B2 (en) | Voltage controlled oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070524 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4469894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |