CN102326332A - 对称负载延迟单元振荡器 - Google Patents

对称负载延迟单元振荡器 Download PDF

Info

Publication number
CN102326332A
CN102326332A CN201080008726XA CN201080008726A CN102326332A CN 102326332 A CN102326332 A CN 102326332A CN 201080008726X A CN201080008726X A CN 201080008726XA CN 201080008726 A CN201080008726 A CN 201080008726A CN 102326332 A CN102326332 A CN 102326332A
Authority
CN
China
Prior art keywords
transistor
interconnection system
balanced load
coupled
transistorized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201080008726XA
Other languages
English (en)
Other versions
CN102326332B (zh
Inventor
杰弗里·M·欣里希斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102326332A publication Critical patent/CN102326332A/zh
Application granted granted Critical
Publication of CN102326332B publication Critical patent/CN102326332B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45636—Indexing scheme relating to differential amplifiers the LC comprising clamping means, e.g. diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45668—Indexing scheme relating to differential amplifiers the LC comprising a level shifter circuit, which does not comprise diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45671—Indexing scheme relating to differential amplifiers the LC comprising one or more diodes as level shifter

Abstract

一种振荡器包括控制电路及对称负载延迟单元环。每一延迟单元包括两个新颖的对称负载。每一负载包括一电平移位电路及一二极管连接式晶体管，所述二极管连接式晶体管与电流源连接式晶体管并联耦合。所述控制电路将振荡器输入信号转换成偏压控制信号，所述偏压控制信号又控制所述对称负载的有效电阻，使得经由所述延迟单元的延迟依据所述输入信号而变。所述控制电路在控制环路中使用对称负载复制品来控制所述延迟单元的所述电平移位电路，使得振荡延迟单元输出信号具有恒定幅值。在第一有利方面中，由于所述恒定幅值的缘故，所述振荡器可在较宽的频率范围内操作。在第二有利方面中，所述振荡器输入信号与输出信号振荡频率具有大体上线性的关系。

Description

对称负载延迟单元振荡器
技术领域
所揭示的实施例涉及例如在压控振荡器(VCO)及电流控制振荡器(ICO)中发现的对称负载延迟单元。
背景技术
电流控制振荡器(ICO)用于许多电路，例如在将时钟信号供应到数字处理器的时钟信号产生器内的锁相环路(PLL)。ICO有时还用于无线电接收器及无线电发射器的本机振荡器，且用于其它电路。图1(现有技术)为简单PLL 1的一个实例的简图。PLL 1包括压控振荡器(VCO)2，所述VCO 2又包括电压-电流转换器3及ICO 4。通过环路分频器5对由ICO 4输出的本机振荡器(LO)信号进行分频。通过相位检测器7将所得经分频反馈信号6相对于参考时钟信号XO进行相位比较。相位检测器7输出误差信号，所述误差信号由电荷泵8及环路滤波器9处理，以产生控制VCO 2的信号10。反馈控制环路操作以将反馈信号6锁相到参考时钟信号XO。通过设定环路分频器5藉以进行分频的频率控制值，可将本机振荡器信号LO的频率设定成具有在频率调谐范围内的所要频率。
图2(现有技术)为图1的ICO 4的简图。ICO 4实际上包括两个电流控制振荡器ICO#1 11及ICO#2 12，因为这种类型的单个电流控制振荡器将不会具有足够广泛的调谐范围。ICO 4还包括两个VCO缓冲器电路13及40以及二对一数字逻辑多路复用器41。每一VCO缓冲器电路将差分ICO输出信号转换成单端数字信号。在图1及图2的实例中，整个ICO 4可调谐以产生在大约400MHz到1.3GHz的范围内的输出信号LO。当LO信号将具有在400MHz到800MHz的范围内的频率时，使用ICO#1 11及VCO缓冲器电路40，而当LO信号将具有在800MHz到1.3GHz的范围内的频率时，使用ICO#2 12及VCO缓冲器电路13。视所要输出信号LO的频率而定，启用ICO 11或12中的一者，且停用另一者。多路复用器41经控制以将适当的VCO缓冲器电路的输出信号输出为单端本机输出信号LO。
图3(现有技术)为图2的ICO#1 11的更详细的图。此特定ICO电路为环形振荡器，且包括偏压控制电路14及多个延迟单元15到19。所述延迟单元具有差分信号输入及差分信号输出。ICTL信号37为经由图2的晶体管38从图1的电压-电流转换器3接收到的输入控制信号ICTL 20。
图4(现有技术)为更详细地说明偏压控制电路14及延迟单元15的图。图3的所有延迟单元具有类似的拓扑。延迟单元15包括被称为“对称负载”的一对电路21及22。第一对称负载21包括电流源连接式晶体管(CSCT)23及二极管连接式晶体管(DCT)24。第二对称负载22包括电流源连接式晶体管(CSCT)25及二极管连接式晶体管(DCT)26。延迟单元15还包括尾电流源晶体管28以及两个电流导引开关晶体管29及30。尾电流晶体管28从节点N3拉动大体上固定的控制电流ICTL。当输入节点31与32之间的差分输入信号(VIP减去VIN)切换时，电流ICTL被导引流经第一对称负载，且接着流经第二对称负载，且再次流回。经由引线36及35将存在于节点N234与N133之间的差分输出信号VOP减去VON输出到延迟单元环中的下一延迟单元。
图5(现有技术)说明延迟单元15在切换循环的第一部分期间的操作。开关晶体管29相对导电，且开关晶体管30相对不导电。节点N1上的电压经下拉而低于节点N2上的电压。输出信号的电压因此随着电容器39充电而增加。电阻器符号R1表示第一对称负载21的并联等效电阻。电阻器符号R2表示第二对称负载22的并联等效电阻。
图6(现有技术)说明延迟单元15在切换循环的第二部分期间的操作。开关晶体管29相对不导电，且开关晶体管30相对导电。节点N2上的电压因此经下拉而低于节点N1上的电压。输出信号的电压因此随着电容器39放电而减小。
图7(现有技术)为说明当开关晶体管29及30经控制以从循环到循环接通及断开时，节点N2与N1之间的差分输出信号如何上下振荡的简化波形图。输出信号的摆动下限(lower swing limit)被称为摆动下限电压(LSLV)。输出信号的摆动上限大致为电路的高供电电压VDD。关于包括对称负载的这种类型的延迟单元的额外信息，参见约翰·G·马尼提斯(John G.Maneatis)在1996年11月发表的论文“基于自偏压技术的与低抖动过程无关的DLL及PLL(Low-Jitter Process-Independent DLL and PLL Based onSelf-Biased Techniques)”(IEEE固态电路杂志(IEEE Journal of Solid-State Circuits)，第11期，第31卷)。
通过改变输入控制电流ICTL来改变环形振荡器的振荡频率。因此，所述电路被称为电流控制振荡器。如果增加供应到偏压控制电路14的控制电流ICTL，那么被拉动穿过尾晶体管28的电流ICTL增加。并且，PBIAS控制电压减小。PBIAS控制信号的减小降低了第一对称负载21及第二对称负载22的有效电阻REFF。有效电阻REFF的降低减少了穿过延迟单元的RC延迟，进而增加振荡频率FOSC。类似地，减小供应到偏压控制电路14的控制电流ICTL引起振荡频率FOSC的减小。
尽管这种类型的环形振荡器在某些应用中很有用，但其可能具有不合需要的狭窄频率调谐范围。当输入控制电流ICTL增加时，节点N2与N1之间的输出信号的电压摆动增加。摆动下限电压LSLV随着ICTL不断增加而越降越低。因为输出信号的电压下限具有较低电压限制，所以有效地限制了所述环形振荡器电路的频率调谐范围。
图8(现有技术)为说明ICO#1如何仅在至多达800MHz的有限频率调谐范围内可用(因为在输入控制电流上限ICTLMAX处，ICO#1的输出信号的电压摆动已达到其最大容许电压摆动)的图表。注意，在图8中，表示电压摆动的虚线已达到最大容许电压摆动(MAX ALLOWABLE VOLTAGE SWING)值。因此，如果图1的整个ICO 4的频率调谐范围将延伸超过800MHz，那么必须提供第二ICO#1。因此，图2的电路包括ICO#2。另外，如图8所说明，振荡频率FOSC的变化相对于输入控制电流ICTL的变化在相当大程度上为非线性的。注意，表示FOSC与ICTL的关系的实线并非直线，而是弯曲的。在这种类型的ICO的频率操作的上端处，必须使输入控制电流ICTL增加相对较大的量，以便使振荡频率FOSC增加相对较小的量。需要改进的电路。
发明内容
一种新颖的电流控制振荡器(ICO)包括新颖的偏压控制电路及若干个新颖的对称负载延迟单元。所述新颖的对称负载延迟单元以环的形式耦合在一起，以形成环形振荡器。供应到所述偏压控制电路的振荡器输入控制电流(ICTL)控制由所述延迟单元环输出的振荡器输出信号的振荡频率(FOSC)。
每一延迟单元包括一对新颖的对称负载电路。每一新颖的对称负载电路包括电流源连接式晶体管、二极管连接式晶体管及新颖的电平移位电路。所述新颖的电平移位电路可响应于称为“摆动下限控制信号”(LSLCS)的控制信号而调整所述二极管连接式晶体管的栅极到源极电压(VGS)。所述延迟单元内的第一及第二开关晶体管导引控制电流从电压供应节点(VDD节点)流经所述对称负载中的一者或另一者，接着流经所述开关晶体管中的导电开关晶体管，且接着流经尾电流源晶体管，到达接地节点(GND节点)。所述对称负载的有效电阻至少部分地由以下各项决定：供应到所述电流源连接式晶体管的控制信号PBIAS、供应到所述尾电流源的控制信号NBIAS，以及供应到所述延迟单元的所述电平移位电路的LSLCS控制信号。通过使用控制信号PBIAS、NBIAS及LSLCS来控制延迟单元的延迟且因此控制延迟单元环的振荡频率，以控制对称负载的有效电阻。所述新颖的偏压控制电路产生PBIAS、NBIAS及LSLCS控制信号，使得延迟单元中的对称负载的有效电阻改变，从而依据输入控制电流ICTL而改变环形振荡器频率。
所述新颖的偏压控制电路还包括复制品电路(replica circuit)。所述复制品电路包括所述新颖的对称负载的复制品、开关晶体管的复制品及尾电流源晶体管的复制品，上述各项耦合在一起，就像这些电路在所述延迟单元中的一者中耦合在一起一样。当切换延迟单元中的开关晶体管以使得全部尾电流均流经所述对称负载中的一者时，跨越此复制品电路中的复制品对称负载而降落的电压与跨越所述延迟单元中的对称负载中的一者而降落的电压相同。在此条件下，所述延迟单元中的所述对称负载的节点上的电压为所述延迟单元的输出信号的电压的下限(“摆动下限电压”)。此下限是作为来自延迟单元的输出的振荡信号的摆动下限电压。在反馈控制环路中使用所述新颖偏压控制电路中的运算放大器来设定所述环路的延迟单元的摆动下限。所述运算放大器将所述复制品对称负载的节点上的电压与所要参考电压(VREF)进行比较。所述运算放大器输出误差控制电压，所述误差控制电压被供应到所述复制品电平移位电路，使得所述复制品对称负载的有效电阻使所述节点上的电压具有所要参考电压值VREF。因为偏压控制电路中的复制品电平移位电路具有与延迟单元中的电平移位电路相同的构造，所以从运算放大器供应控制电压到延迟单元中的电平移位电路致使延迟单元的输出信号的摆动下限电压固定为VREF。设定延迟单元的摆动下限电压防止延迟单元的振荡输出信号的振幅依据增加的振荡频率而增加。在第一有利方面中，以此方式固定输出信号振幅使所述ICO的频率调谐范围增加。在第二有利方面中，与包括常规对称负载的常规ICO相比，固定输出信号振幅致使所述ICO的输入控制电流(ICTL)与输出信号频率(FOSC)的关系大体上为线性的。
前述内容是概述，且因而必然含有对细节的简化、一般化及省略；因此，所属领域的技术人员将了解，所述概述仅为说明性的，且并不意味着以任何方式具有限制性。如仅由所附权利要求书界定的本文中所描述的装置及/或过程的其它方面、发明性特征及优点将在本文所陈述的非限制性详细描述中变得明显。
附图说明
图1(现有技术)是一种类型的常规锁相环路(PLL)的简图。
图2(现有技术)是图1的PLL内的电流控制振荡器(ICO)的简图。
图3(现有技术)是图2的ICO的更详细的图。
图4(现有技术)是更详细地说明图3的偏压控制电路以及延迟单元中的一者的简图。
图5及图6(现有技术)是说明图3的延迟单元在延迟单元的开关晶体管的切换循环的第一部分及第二部分期间的操作的图。
图7(现有技术)是说明来自延迟单元的输出信号在延迟单元循环时的振荡的简化波形图。
图8(现有技术)是说明图2的ICO中的延迟单元的输出信号的电压摆动如何依据输入控制电流(ICTL)而增加及ICO的振荡频率如何依据ICTL而以非线性方式改变的图表。
图9是根据一个新颖方面的新颖的电流控制振荡器(ICO)的一个实例的简图。
图10是图9的新颖ICO的延迟单元中的一者的更详细的图。
图11是图9的新颖ICO的新颖偏压控制电路的电路图。
图12是延迟单元的常规对称负载的简图。
图13是说明图12的常规对称负载的二极管连接式装置及电流源连接式装置两者的电流与电压关系(称为I-V曲线)的图。
图14是说明图12的常规对称负载的复合I-V曲线的图。
图15是图10的新颖延迟单元中的新颖对称负载的简图。
图16是说明图15的新颖对称负载的二极管连接式装置及电流源连接式装置两者的电流与电压关系(称为I-V曲线)的图表。
图17是说明图15的新颖对称负载的复合I-V曲线的图表。
图18是可实现图15的新颖对称负载的一种方式的更详细的图。
图19是描述常规对称负载的有效电阻REFF的等式。
图20是说明使用常规对称负载的常规ICO的输入控制电流(ICTL)信号与振荡频率(FOSC)的关系的图。
图21是界定图15及图18的新颖对称负载的有效电阻REFF的等式。
图22是说明图9的新颖的电流控制振荡器ICO中的输入控制电流ICTL与振荡频率FOSC的关系的图，所述ICO包括新颖的对称负载及新颖的偏压控制电路。
图23是根据一个新颖方面的方法200的简化流程图。
图24是根据一个新颖方面的方法300的简化流程图。
具体实施方式
图9是根据一个新颖方面的电流控制振荡器(ICO)50的一个实例的简图。ICO 50可(例如)用于无线电接收器或无线电发射器的本机振荡器内的锁相环路(PLL)。ICO50包括一偏压控制电路51、以环的形式耦合在一起的五个延迟单元级52到56，以及一VCO缓冲器57。增加在输入引线58上接收到的输入控制电流ICTL导致输出引线59上的输出信号LO的振荡频率(FOSC)的对应增加。与图3的常规电路不同，输入控制电流与输出频率的关系在相对较宽的频率调谐范围内大体上为线性的。
图10是图9的延迟单元52的更详细的图。所有延迟单元52到56具有相同的构造。延迟单元52包括第一对称负载60、第二对称负载61、尾电流源晶体管62、第一开关晶体管63、第二开关晶体管64、输出电容器65、新颖的第一电平移位电路66，及新颖的第二电平移位电路67。每一对称负载包括一个二极管连接式晶体管及一电流源连接式晶体管。当用于本申请案中时，术语二极管连接式晶体管包括栅极与漏极连接在一起的晶体管及电平移位器连接在栅极与漏极之间的晶体管两者。所述两个晶体管在供电电压(VDD)节点与另一节点之间并联耦合在一起，使得对称负载在两个节点之间提供有效电阻REFF。第一对称负载60包括二极管连接式晶体管68、电流源连接式晶体管69，及新颖的电平移位电路66。第二对称负载包括二极管连接式晶体管70、电流源连接式晶体管71，及新颖的电平移位电路67。通过偏压NBIAS加偏压于尾电流源晶体管62，使得尾电流源晶体管62从节点72拉动控制电流ICTL。第一开关晶体管63及第二开关晶体管64经控制以导引控制电流ICTL从供电电压VDD节点流经第一对称负载60、流经第一开关晶体管63且到达节点72，或导引所述控制电流ICTL从供电电压VDD节点流经第二对称负载61、流经第二开关晶体管64且到达节点72。当延迟单元切换时，在第二开关晶体管64断开时，第一开关晶体管63接通，且接着，在第一开关晶体管63断开时，第二开关晶体管64接通，依此类推。开关晶体管63及64的切换由输入节点73及74上的差分信号(VIP-VIN)来控制。来自延迟单元的输出信号存在于节点76与75之间、跨越电容器65。输出信号VOP-VON存在于输出引线78与77之间。
如在图4的常规延迟单元中一样，经由延迟单元52的信号延迟主要由对称负载60及61的有效电阻REFF及流经尾电流源晶体管62的控制电流ICTL的量值来控制。为减少经由延迟单元52的信号延迟，偏压PBIAS随着控制电流ICTL增加而减小。减小PBIAS增加了晶体管69及71上的栅极到源极电压(VGS)的量值，进而减小对称负载60及61的有效电阻，进而减小延迟单元的RC时间常数，且进而减小经由延迟单元的信号传播延迟。
新颖的电平移位电路66包括电平移位晶体管79及电平移位电流源晶体管80。晶体管80为源极跟随器。类似地，新颖的电平移位电路67包括电平移位晶体管81及电平移位电流源晶体管82。晶体管82为源极跟随器。下文更详细地阐释这两个电平移位电路66及67的操作。
图11是图9的偏压控制电路51的电路图。偏压控制电路51在输入引线58上接收输入控制电流ICTL，且在导体83上输出PBIAS控制信号，在导体84上输出NBIAS控制信号，且在导体85上输出新颖的摆动下限控制信号(LSLCS)。电流控制电流源86、N沟道晶体管87及88的电流镜以及N沟道晶体管89及P沟道晶体管90对应于图4的常规电路的偏压控制电路14中所说明的装置。然而，图9的新颖的偏压控制电路51包括复制品电路91。复制品电路91包括延迟单元的对称负载的复制品92及93、延迟单元的开关晶体管的复制品94、延迟单元的尾电流源晶体管的复制品95，以及延迟单元的电平移位电路的晶体管的复制品96及97。另外，新颖的偏压控制电路51包括如所说明以操作方式耦合的运算放大器98。在此情况下，运算放大器98为具有N沟道输入的单级电流镜射运算放大器。图11的新颖的偏压控制电路51在导体83及84上产生PBIAS及NBIAS控制电压信号，其产生方式类似于图4的常规偏压控制电路14产生PBIAS及NBIAS控制电压信号的方式。
运算放大器98在反馈环路中与复制品电路91连接。复制品电路91的复制品开关晶体管94始终接通，因此来自N沟道晶体管87及95的电流镜的电流始终被拉动经过复制品对称负载。这意味着：当振荡器振荡时，晶体管92及93的漏极处的电压等于延迟单元52的输出信号上的较低摆动电压。此电压存在于运算放大器98的反相输入引线上。运算放大器98在其非反相输入引线上接收参考电压(VREF)，且将反相输入引线上的电压与VREF进行比较。如果VREF不同于运算放大器98的反相输入引线上的电压，那么运算放大器98经由反馈环路调整经过复制品对称负载的电流，直到复制品对称负载处(晶体管92及93的漏极上)的电压等于VREF为止。引线85将此电流调整信号作为“摆动下限控制信号”提供给振荡器的每一延迟单元，包括提供给如图10中所说明的延迟单元52。
图12是常规对称负载的简图。常规对称负载包括：第一晶体管，其以此处称为二极管连接式配置的配置来连接；及第二晶体管，其以此处称为电流源连接式配置的配置来连接。
图13是说明图12的常规对称负载的电流源连接式装置及二极管连接式装置两者的电流与电压关系(称为I-V曲线)的图。线中的每一者对应于在不同漏极电流量下的晶体管操作。举例来说，线99描述针对50μa的漏极电流的晶体管操作；线100描述针对100μa的漏极电流的晶体管操作；线101描述针对150μa的漏极电流的晶体管操作；且线102描述针对200μa的漏极电流的晶体管操作。图13还包括描述二极管连接式晶体管的操作的线103。当栅极到源极电压量值增加且达到阈值电压时，晶体管快速接通，从而导致类似于二极管的I-V曲线的I-V曲线。因为两个晶体管并联耦合在一起，所以一个晶体管的源极与漏极之间的电压等于另一晶体管的源极与漏极之间的电压。如果ICTL在电流源连接式装置与二极管连接式装置之间平分，那么摆动下限电压对应于I-V曲线的交叉点。图13的图表中确定四个此类交叉点104、105、106及107。
图14是说明图13的常规对称负载的复合I-V曲线的图。组合给定ICTL的两个晶体管的I-V曲线，使得图14中有四条复合曲线108、109、110及111。箭头112表示跨越对称负载的电压降，其中ΔVCTL表示当ICTL改变时控制电压VCTL的变化。供电电压(VDD)减摆动下限电压所得的差与ICTL的比率被认为是对称负载的有效电阻的指示。注意，在图13及图14中，跨越对称负载(在两个晶体管的源极与漏极之间)的电压降随着流经对称负载的电流量增加而增加。在图14的水平维度中，举例来说，交叉点113、114、115及116在不断减小的电压下出现。因为延迟单元中的对称负载的晶体管的源极耦合到供电电压(VDD)节点，所以跨越对称负载的随对称负载电流而增加的电压降导致图4的节点33及34上的摆动下限电压因为ICTL的不断增加的量而减小。当所有ICTL电流均被导引通过两个对称负载中的一者，且对称负载的晶体管的漏极上的电压已达到其最小值时，此低电压为摆动下限电压。对摆动下限电压在影响延迟单元操作之前可变得多低有实际限制。摆动下限电压可变得多低决定延迟单元的调谐范围限制。希望延迟单元具有较宽的调谐范围。
图15为根据一个新颖方面的新颖对称负载117的图。图15的新颖对称负载117并非仅具有一个控制输入引线及信号(例如，图12的常规对称负载)，而是具有两个控制输入引线118及119以及两个控制输入信号120及121。电平移位电路123调整且控制二极管连接式晶体管的栅极电压，使得二极管连接式晶体管的栅极到源极电压量值增加了VCTL的变化量(或相当于ΔVDSAT)，所述变化量是控制电压VCTL随着ICTL增加而从其最大设定值减小的量(如图14的I-V曲线所指示)。
图16是说明图15的新颖对称负载117的操作的图表。现在，针对电流源连接式晶体管的每一I-V曲线，存在二极管连接式晶体管的不同I-V曲线。增加ICTL有效地使二极管连接式装置的I-V曲线向左移位。注意，在图16中，现在存在二极管连接式晶体管的四条I-V曲线124、125、126及127。归因于电平移位电路的操作，不管控制电流ICTL的增加或减小量如何，跨越新颖对称负载的电压降均保持在恒定电压。恒定电压降由垂直虚线128表示。
图17是说明图15的新颖对称负载的复合I-V曲线的图表。
图18是图15的新颖对称负载117的更详细的图。电平移位电路123包括第一零阈值电压晶体管(ZVT)129及第二电平移位电流源晶体管130。电平移位电路123调整二极管连接式晶体管131的栅极电压的多少由摆动下限控制信号(LSLCS)控制。图10的延迟单元的对称负载60及61以及图11的控制电路的复制品对称负载与图18中所说明的新颖对称负载具有相同的构造。
图19是界定图12的现有技术对称负载的晶体管的有效电阻REFF的等式。有效电阻REFF为输入控制电流ICTL的函数。VT为对称负载晶体管中的任一者的反转阈值电压。VDSAT为在ICTL的给定值下电流源对称负载晶体管的饱和电压。VDSAT加上VT界定在其内负载I-V曲线为对称(如图13中所展示)的电压范围。对于给定ICTL，复合对称负载的电流摆动为ICTL，且电压摆动为VDSAT加上VT。
可见，有效电阻REFF并不随控制电流ICTL的增加而成比例地减小。取而代之，有效电阻REFF与ICTL的平方根的倒数大致成比例。为实现延迟单元的振荡频率FOSC的增加，需要逐渐增大的ICTL值来降低有效电阻REFF。另外，电压摆动随控制电流ICTL而增加，从而使延迟单元更接近于其调谐范围限制。
图20是说明如图19的等式所界定的控制电流ICTL与振荡频率FOSC的关系的图。描述在现有技术延迟单元中振荡频率FOSC依据控制电流ICTL而变的线132因为增加的控制电流ICTL值而变得逐渐平坦。在ICTLMAX处，对应的摆动下限电压达到其实际限制，从而限制可由延迟单元实现的振荡频率FOSC。
图21是描述新颖对称负载的有效电阻REFF的等式。因为图15的电平移位电路123使摆动下限电压保持恒定，所以电压摆动针对所有ICTL值保持恒定。因此，由图19中的VDSAT加VT界定的电压摆动变量由图21的等式中的恒定电压摆动代替。新颖对称负载的有效电阻REFF因此与ICTL大致成反比。
图22是说明使用新颖对称负载的电流控制振荡器ICO中的控制电流ICTL与振荡频率FOSC的关系的图。如图21中所展示，新颖对称负载的有效电阻REFF随控制电流的增加成比例地减小。因此，如线133所展示，振荡频率FOSC相对于控制电流ICTL线性地且成比例地增加。线134所展示的电压摆动保持大体上恒定。图9的新颖电流控制振荡器(ICO)50的调谐范围因此不受电压摆动限制。在一个实例中：1)在超过百分之三百的FOSC范围内，摆动下限电压改变不超过百分之五，且2)在超过百分之三百的FOSC范围内，FOSC由于振荡频率与频率控制输入信号(ICTL)的完全线性的关系而变化不超过百分之十。
图23是根据一个新颖方面的方法200的简化流程图。在方法200中，控制对称负载的二极管连接式晶体管的栅极到源极电压(步骤201)，使得所述对称负载的节点上的振荡信号的摆动限制电压经控制而具有大体上恒定的值。在方法200的一个实例中，所述摆动限制电压为存在于图10的节点75上的振荡信号的摆动下限电压。
图24是根据一个新颖方面的方法300的简化流程图。在方法300中，控制对称负载的二极管连接式晶体管的栅极到源极电压(步骤301)，使得所述对称负载的节点上的振荡信号的振荡频率(FOSC)相对于振荡器输入频率控制信号具有大体上线性的关系。在方法300的一个实例中，振荡信号存在于图10的节点75上，而振荡器频率控制信号为存在于图9的ICO 50的输入引线58上的输入信号ICTL。ICTL与FOSC之间的大体上线性的关系说明于图22中。
本文中所描述的技术可通过各种手段来实施。举例来说，上文所揭示的用于控制对称负载的二极管连接式晶体管的栅极电压的控制技术可实施于硬件、固件、软件或其组合中。对于硬件实施方案，用以执行所述技术的处理单元可实施于一个或一个以上专用电路、专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理装置(DSPD)、可编程逻辑装置(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器、电子装置、经设计以执行本文所描述的功能的其它电子单元、计算机或其组合内。对于固件及/或软件实施方案，可用执行本文中所描述的功能的代码(例如，程序、例程、规程、模块、函数、指令等)来实施所述技术。一般来说，有形地包含固件及/或软件代码的任何计算机/处理器可读媒体均可用来实施本文中所描述的技术。举例来说，固件及/或软件代码可存储在存储器中且可由处理器执行。存储器可实施于处理器内，或可在处理器外部。固件及/或软件代码还可存储在计算机/处理器可读媒体中，计算机/处理器可读媒体例如是随机存取存储器(RAM)、只读存储器(ROM)、非易失性随机存取存储器(NVRAM)、可编程只读存储器(PROM)、电可擦除PROM(EEPROM)、快闪存储器、软盘、压缩光盘(CD)、数字多功能光盘(DVD)、磁性或光学数据存储装置等。代码可由一个或一个以上计算机/处理器执行，且可致使所述计算机/处理器实施本文中所描述的功能性的特定方面。
尽管上文出于指导的目的描述了某些具体实施例，但本专利文件的教示具有一般适用性，且不限于上文所描述的具体实施例。举例来说，受图11的控制电路控制的图10的延迟单元具有作为延迟单元的一般效用，且可用于除振荡器以外的应用。并且，除图10及图11中所说明的具体实施例以外的控制且调整对称负载的二极管连接式晶体管的栅极到源极电压的各种方式是可能的。举例来说，可设定ZVT(零阈值电压)晶体管的大小，使得当控制电流ICTL改变时，ZVT晶体管的栅极到源极电压与负载P沟道晶体管改变相同的量。除上文在图10及图18中所说明的具体电路以外的实施可控电平移位装置的方式是可能的。上文陈述图10及图18的特定电平移位电路作为合适电路的一个实例。因此，可在不脱离下文陈述的所附权利要求书的范围的情况下实践所描述的具体实施例的各种特征的各种修改、适应及组合。

Claims (27)

1.一种振荡器，其包含：
延迟单元，其包含：
第一对称负载，其包含电流源连接式晶体管、二极管连接式晶体管及电平移位电路，其中所述电流源连接式晶体管的漏极耦合到所述二极管连接式晶体管的漏极；以及
控制电路，其控制所述电平移位电路，使得所述电平移位电路调整所述二极管连接式晶体管的栅极电压，其中所述栅极电压的所述调整致使所述延迟单元的输出信号的摆动下限在所述振荡器的振荡频率改变时大体上恒定。
2.根据权利要求1所述的振荡器，其中在超过百分之三百的振荡频率范围内，所述摆动下限改变不超过百分之五。
3.根据权利要求1所述的振荡器，其中所述控制电路接收频率控制输入信号，其中所述频率控制输入信号的变化相对于所述振荡器的所述振荡频率的对应变化具有大体上线性的关系，且其中在超过百分之三百的振荡频率范围内，所述振荡频率由于振荡频率与频率控制输入信号的完全线性的关系而改变不超过百分之十。
4.根据权利要求1所述的振荡器，其中所述延迟单元进一步包含第二对称负载，所述第二对称负载包括电流源连接式晶体管、二极管连接式晶体管及电平移位电路，其中所述第二对称负载的所述电流源连接式晶体管的漏极耦合到所述第二对称负载的所述二极管连接式晶体管的漏极，且其中所述控制电路控制所述第二对称负载的所述电平移位电路。
5.根据权利要求4所述的振荡器，其中所述延迟单元进一步包含尾电流源晶体管，其中所述控制电路将第一偏压信号供应到所述第一对称负载的所述电流源连接式晶体管的栅极上，且供应到所述第二对称负载的所述电流源连接式晶体管的栅极上，且其中所述控制电路将第二偏压信号供应到所述尾电流源晶体管的栅极上。
6.根据权利要求5所述的振荡器，其中所述延迟单元进一步包含第一开关晶体管及第二开关晶体管，所述第一开关晶体管具有耦合到所述第一对称负载的漏极，且具有耦合到所述尾电流源晶体管的源极，所述第二开关晶体管具有耦合到所述第二对称负载的漏极，且具有耦合到所述尾电流源晶体管的源极，其中所述第一开关晶体管的栅极是所述延迟单元的第一输入节点，且所述第一开关晶体管的所述漏极是所述延迟单元的第一输出节点，且其中所述第二开关晶体管的栅极是所述延迟单元的第二输入节点，且所述第二开关晶体管的所述漏极是所述延迟单元的第二输出节点。
7.根据权利要求1所述的振荡器，其中所述电平移位电路包含：
第一晶体管，其具有栅极、源极及漏极，其中所述第一晶体管的所述栅极耦合到所述电流源连接式晶体管的所述漏极，且耦合到所述二极管连接式晶体管的所述漏极，其中所述第一晶体管的所述漏极耦合到供电电压节点，且其中所述第一晶体管的所述源极耦合到所述二极管连接式晶体管的栅极。
8.根据权利要求7所述的振荡器，其中所述第一晶体管具有大致零伏的阈值电压。
9.根据权利要求7所述的振荡器，其中所述电平移位电路进一步包含：
第二晶体管，其具有栅极、源极及漏极，其中所述第二晶体管的所述漏极耦合到所述电平移位电路的所述第一晶体管的所述源极，其中所述电平移位电路的所述第二晶体管的所述源极耦合到接地节点，且其中所述第二晶体管的所述栅极经耦合以接收来自所述控制电路的摆动下限控制信号(LSLCS)。
10.根据权利要求1所述的振荡器，其中所述控制电路包含：
复制品对称负载，其中所述复制品对称负载包括电流源连接式晶体管、二极管连接式晶体管及电平移位电路，其中所述复制品对称负载的所述电流源连接式晶体管的漏极耦合到所述复制品对称负载的所述二极管连接式晶体管的漏极；以及
反馈控制电路，其具有第一输入节点、第二输入节点及输出节点，其中所述第一输入节点耦合到所述复制品对称负载的所述电流源连接式晶体管的所述漏极，且耦合到所述复制品对称负载的所述二极管连接式晶体管的所述漏极，且其中所述输出节点耦合到所述复制品对称负载的所述电平移位电路，且耦合到所述延迟单元的所述第一对称负载的所述电平移位电路。
11.根据权利要求10所述的振荡器，其中所述反馈控制电路为差分放大器，且其中所述反馈控制电路的所述第二输入节点经耦合以接收参考电压。
12.根据权利要求1所述的振荡器，其中所述延迟单元是多个大体上相同的延迟单元中的一者，且其中所述多个大体上相同的延迟单元中的所述延迟单元耦合在一起成为环。
13.一种对称负载电路，其包含：
供电电压节点；
电流源连接式晶体管，其具有栅极、源极及漏极，其中所述电流源连接式晶体管的所述源极耦合到所述供电电压节点；
二极管连接式晶体管，其具有栅极、耦合到所述电流源连接式晶体管的所述源极的源极及耦合到所述电流源连接式晶体管的所述漏极的漏极；以及
电平移位电路，其调整所述二极管连接式晶体管的栅极到源极电压(VGS)。
14.根据权利要求13所述的对称负载电路，其中所述电平移位电路包括晶体管，所述晶体管具有栅极、源极及漏极，其中所述电平移位电路的所述晶体管的所述栅极耦合到所述电流源连接式晶体管的所述漏极，且耦合到所述二极管连接式晶体管的所述漏极，且其中所述电平移位电路的所述晶体管的所述源极耦合到所述二极管连接式晶体管的所述栅极。
15.根据权利要求13所述的对称负载电路，其中所述对称负载电路为具有多个级的振荡器的一部分，且其中耦合到所述二极管连接式晶体管的所述漏极且耦合到所述电流源连接式晶体管的所述漏极的节点是所述级中的一者的输出节点。
16.根据权利要求13所述的对称负载电路，其中所述对称负载电路在所述供电电压节点与所述电流源连接式晶体管的所述漏极之间具有有效电阻，且其中所述电流源连接式晶体管的所述栅极上的控制信号经改变以改变所述有效电阻。
17.一种振荡器，其包含：
对称负载的电流源连接式晶体管；
所述对称负载的二极管连接式晶体管，其中所述电流源连接式晶体管的漏极耦合到所述二极管连接式晶体管的漏极；以及
用于调整所述二极管连接式晶体管的栅极电压的装置，使得当所述振荡器的振荡频率改变时，所述振荡器的振荡信号的摆动下限保持大体上恒定。
18.根据权利要求17所述的振荡器，其中所述装置除了调整所述二极管连接式晶体管的所述栅极电压之外，还用于输出第一控制信号及第二控制信号，其中所述第一控制信号供应到所述对称负载的所述电流源连接式晶体管的栅极，且其中所述第二控制信号供应到尾电流源晶体管，其中所述对称负载及所述尾电流源晶体管是所述振荡器的延迟单元的部分。
19.根据权利要求17所述的振荡器，其中所述装置包括晶体管，所述晶体管具有耦合到所述电流源连接式晶体管的所述漏极且耦合到所述二极管连接式晶体管的所述漏极的栅极，且还具有耦合到所述对称负载的所述二极管连接式晶体管的栅极的源极。
20.根据权利要求17所述的振荡器，其中所述装置是所述对称负载的一部分。
21.根据权利要求17所述的振荡器，其中所述装置包括并非所述对称负载的一部分的反馈控制环路。
22.一种方法，其包含：
(a)控制第一对称负载的二极管连接式晶体管的栅极到源极电压，使得所述第一对称负载的节点上的振荡信号的摆动限制电压经控制而具有大体上恒定的值，其中所述第一对称负载包括电流源连接式晶体管，其中所述二极管连接式晶体管的源极耦合到所述电流源连接式晶体管的源极，且其中所述二极管连接式晶体管的漏极耦合到所述电流源连接式晶体管的漏极。
23.根据权利要求22所述的方法，其中在所述振荡信号的超过百分之三百的振荡频率范围内，所述摆动限制电压改变不超过百分之五。
24.根据权利要求22所述的方法，其进一步包含：
(b)使用反馈控制环路产生控制信号；以及
(c)将所述控制信号供应到电平移位电路，使得所述电平移位电路在(a)中控制所述栅极到源极电压。
25.根据权利要求22所述的方法，其中所述第一对称负载、第二对称负载、第一开关晶体管、第二开关晶体管及尾电流源晶体管是延迟单元的部分，其中所述第一开关晶体管的漏极耦合到所述第一对称负载，其中所述第一开关晶体管的源极耦合到所述尾电流源晶体管，其中所述第二开关晶体管的漏极耦合到所述第二对称负载，且其中所述第二开关晶体管的源极耦合到所述尾电流源晶体管。
26.根据权利要求25所述的方法，其进一步包含：
(b)控制所述第二对称负载的二极管连接式晶体管的栅极到源极电压，使得所述第二对称负载的节点上的振荡信号的摆动限制电压经控制而具有大体上恒定的值。
27.一种方法，其包含：
将频率控制输入信号接收到振荡器上，其中所述频率控制输入信号的变化引起所述振荡器中的振荡信号的振荡频率上的对应变化，其中所述振荡信号存在于所述振荡器中的延迟单元的对称负载的节点上；以及
控制所述对称负载的二极管连接式晶体管的栅极到源极电压，使得在超过百分之三百的振荡频率范围内，所述振荡信号的所述振荡频率由于振荡频率与频率控制输入信号的完全线性的关系而改变不超过百分之十。
CN201080008726.XA 2009-02-23 2010-02-23 对称负载延迟单元振荡器 Expired - Fee Related CN102326332B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/390,648 US7924102B2 (en) 2009-02-23 2009-02-23 Symmetric load delay cell oscillator
US12/390,648 2009-02-23
PCT/US2010/025107 WO2010096832A2 (en) 2009-02-23 2010-02-23 Symmetric load delay cell oscillator

Publications (2)

Publication Number Publication Date
CN102326332A true CN102326332A (zh) 2012-01-18
CN102326332B CN102326332B (zh) 2015-11-25

Family

ID=42015493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080008726.XA Expired - Fee Related CN102326332B (zh) 2009-02-23 2010-02-23 对称负载延迟单元振荡器

Country Status (7)

Country Link
US (1) US7924102B2 (zh)
EP (1) EP2399339B1 (zh)
JP (1) JP5461587B2 (zh)
KR (1) KR101342466B1 (zh)
CN (1) CN102326332B (zh)
TW (1) TW201101689A (zh)
WO (1) WO2010096832A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102811055A (zh) * 2012-08-24 2012-12-05 中国电子科技集团公司第二十四研究所 恒定振幅压控环形振荡器的偏置电路
CN112003612A (zh) * 2020-08-08 2020-11-27 重庆百瑞互联电子技术有限公司 一种延迟模块和环形振荡器
CN112420090A (zh) * 2019-08-20 2021-02-26 美光科技公司 用于电压依赖性延迟的设备和方法
CN112466844A (zh) * 2015-06-03 2021-03-09 华为技术有限公司 用于高隔离开关的设备和方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135189A (ja) * 2009-12-22 2011-07-07 Renesas Electronics Corp 遅延回路及び電圧制御発振回路
WO2012072726A1 (en) * 2010-12-01 2012-06-07 Stmicroelectronics S.R.L. Integrated driver and related method
TWI505640B (zh) * 2011-11-04 2015-10-21 Sitronix Technology Corp Oscillating device
US8975974B2 (en) 2012-03-01 2015-03-10 Qualcomm Incorporated Low voltage, wide frequency range oscillator
WO2013157915A1 (en) * 2012-04-16 2013-10-24 Intel Corporation Voltage level shift with charge pump assist
US8912853B2 (en) * 2012-06-14 2014-12-16 Apple Inc. Dynamic level shifter circuit and ring oscillator using the same
KR101585202B1 (ko) * 2013-12-04 2016-01-25 이화여자대학교 산학협력단 링 전압 제어 발진기
US9698760B1 (en) * 2014-01-31 2017-07-04 Marvell International Ltd. Continuous-time analog delay device
CN106464133B (zh) * 2014-05-23 2019-04-26 高通股份有限公司 前馈偏置电路
KR20160082447A (ko) * 2014-12-30 2016-07-08 에스케이하이닉스 주식회사 전압 제어 지연 회로 및 이를 포함하는 전압 제어 오실레이터
CN106100613B (zh) * 2016-06-07 2019-07-26 上海兆芯集成电路有限公司 电流控制振荡器及环形振荡器
KR102067904B1 (ko) * 2018-07-29 2020-01-17 주식회사 에프램 감지 설정 저항 신호 제어 증폭 회로 장치
CN209248374U (zh) * 2018-12-05 2019-08-13 北京矽成半导体有限公司 不受温度电压影响的固定延迟电路
US10812056B1 (en) * 2019-12-20 2020-10-20 Qualcomm Incorporated Method of generating precise and PVT-stable time delay or frequency using CMOS circuits
US11757431B2 (en) 2021-12-29 2023-09-12 International Business Machines Corporation Current-mode signal path of an integrated radio frequency pulse generator
US11641188B1 (en) * 2021-12-29 2023-05-02 International Business Machines Corporation Current-mode signal path of an integrated radio frequency pulse generator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1463487A (zh) * 2001-05-28 2003-12-24 皇家菲利浦电子有限公司 调谐器振荡器级中的电源纹波抑制
CN1815888A (zh) * 2005-02-02 2006-08-09 三洋电机株式会社 延迟电路和采用该延迟电路的环形振荡器
US20080197932A1 (en) * 2007-02-20 2008-08-21 Elpida Memory, Inc. Voltage controlled oscillator

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206609A (en) 1992-05-15 1993-04-27 Motorola, Inc. Current controlled oscillator with linear output frequency
DE69411217T2 (de) * 1993-04-05 1999-02-04 Philips Electronics Nv Verzögerungsschaltung zum Verzögern von differentiellen Signalen
JP3260615B2 (ja) * 1996-02-08 2002-02-25 株式会社東芝 電圧制御発振器
TW388807B (en) * 1998-10-21 2000-05-01 Via Tech Inc Low voltage and low jitter voltage controlled oscillator
US6320444B1 (en) 1999-07-15 2001-11-20 Lsi Logic Corporation Initial phase control of an oscillator
JP2001094418A (ja) * 1999-09-21 2001-04-06 Toshiba Corp 電圧制御発振器
US7295079B2 (en) * 2002-11-29 2007-11-13 Infineon Technologies Ag Current-controlled oscillator
US6900703B2 (en) * 2003-08-20 2005-05-31 International Business Machines Corporation Method and system for adjusting a frequency range of a delay cell of a VCO
US7567140B2 (en) * 2005-10-24 2009-07-28 Lsi Corporation Voltage controlled oscillator having a bandwidth adjusted amplitude control loop
US7310020B2 (en) * 2005-12-29 2007-12-18 Intel Corporation Self-biased phased-locked loop
ATE547840T1 (de) * 2006-07-26 2012-03-15 Austriamicrosystems Ag Verstärkeranordnung und verstärkungsverfahren

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1463487A (zh) * 2001-05-28 2003-12-24 皇家菲利浦电子有限公司 调谐器振荡器级中的电源纹波抑制
CN1815888A (zh) * 2005-02-02 2006-08-09 三洋电机株式会社 延迟电路和采用该延迟电路的环形振荡器
US20080197932A1 (en) * 2007-02-20 2008-08-21 Elpida Memory, Inc. Voltage controlled oscillator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102811055A (zh) * 2012-08-24 2012-12-05 中国电子科技集团公司第二十四研究所 恒定振幅压控环形振荡器的偏置电路
CN112466844A (zh) * 2015-06-03 2021-03-09 华为技术有限公司 用于高隔离开关的设备和方法
CN112420090A (zh) * 2019-08-20 2021-02-26 美光科技公司 用于电压依赖性延迟的设备和方法
CN112003612A (zh) * 2020-08-08 2020-11-27 重庆百瑞互联电子技术有限公司 一种延迟模块和环形振荡器

Also Published As

Publication number Publication date
US7924102B2 (en) 2011-04-12
JP2012518956A (ja) 2012-08-16
EP2399339B1 (en) 2018-03-21
CN102326332B (zh) 2015-11-25
WO2010096832A2 (en) 2010-08-26
KR20110128892A (ko) 2011-11-30
TW201101689A (en) 2011-01-01
EP2399339A2 (en) 2011-12-28
WO2010096832A3 (en) 2011-04-14
US20100214032A1 (en) 2010-08-26
JP5461587B2 (ja) 2014-04-02
KR101342466B1 (ko) 2013-12-17

Similar Documents

Publication Publication Date Title
CN102326332B (zh) 对称负载延迟单元振荡器
US8238508B2 (en) Clock extraction device with digital phase lock, requiring no external control
US5767748A (en) Voltage controlled oscillator and voltage controlled delay circuit
KR100418009B1 (ko) 위상 동기 루프, 및 이것에 이용하는 차지펌프 회로와 전압 제어 발진기
US7705640B2 (en) Common-mode feedback method using a current starved replica biasing
JP2007097140A (ja) デジタルとアナログ制御を用いた電圧制御遅延ラインの遅延セル
US20080284529A1 (en) Method and apparatus of a ring oscillator for phase locked loop (pll)
US8054139B2 (en) Voltage-controlled oscillator topology
KR20080097528A (ko) 미세적으로 조절가능하면서도 넓은 범위의 주파수를 가지는출력신호를 생성하는 전압제어 발진기 및 이에 포함되는가변지연회로
US7573339B2 (en) Ring oscillator with ultra-wide frequency tuning range
US10623005B2 (en) PLL circuit and CDR apparatus
US20020063605A1 (en) High-frequency low-voltage multiphase voltage-controlled oscillator
CN1234925A (zh) 电压控制振荡器的控制
US8604885B2 (en) Differential ring oscillator-type voltage control oscillator
US8786334B2 (en) Lock detection circuit and phase-locked loop circuit including the same
US6353369B1 (en) Multiphase voltage controlled oscillator with variable gain and range
US6529084B1 (en) Interleaved feedforward VCO and PLL
US9401720B2 (en) Circuit arrangement and method for clock and/or data recovery
KR20120012386A (ko) 락 검출 회로 및 이를 포함하는 위상 동기 루프
US9742413B2 (en) Electronic device and information processing apparatus
US7283602B2 (en) Half-rate clock and data recovery circuit
US8081040B1 (en) Method and apparatus for oscillating
JP4469894B2 (ja) 電圧制御発振回路
US6842082B2 (en) Programmable voltage-controlled oscillator with self-calibration feature
US6509803B2 (en) Voltage-controlled oscillator having short synchronous pull-in time

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151125

CF01 Termination of patent right due to non-payment of annual fee