TWI521323B - Voltage regulator - Google Patents

Description

電壓調整器

本發明是有關電壓調整器的相位補償電路。

說明有關以往的電壓調整器。圖4是表示以往的電壓調整器的電路圖。

以往的電壓調整器是以基準電壓電路101、差動放大電路102、PMOS電晶體106、相位補償電路460、電阻108、109、接地端子100、輸出端子121、及電源端子150所構成。相位補償電路460是以定電流電路405、NMOS電晶體401、406、403、408、電容402、407、及電阻404所構成。差動放大電路102是以圖5所示那樣的1段放大器所構成。

就連接而言，差動放大電路102是反轉輸入端子被連接至基準電壓電路101，非反轉輸入端子被連接至電阻108及109的連接點，輸出端子是被連接至PMOS電晶體106的閘極及NMOS電晶體401的汲極。基準電壓電路101的另一方是被連接至接地端子100。NMOS電晶體401是源極被連接至NMOS電晶體403的汲極及電容402，閘極被連接至NMOS電晶體406的閘極及汲極。NMOS電晶體403是源極被連接至接地端子100，閘極被連接至電阻404及NMOS電晶體408的汲極。NMOS電晶體408是源極被連接至接地端子100，閘極被連接至電阻404的另一方及電容402與407的連接點，汲極被連接至NMOS電晶體406的源極。NMOS電晶體406是汲極被連接至定電流電路405，定電流電路405的另一方是被連接至電源端子150。PMOS電晶體106是源極被連接至電源端子150，汲極被連接至輸出端子121及電容407的另一方及電阻108的另一方。電阻109的另一方是被連接至接地端子100。(例如，參照非專利文獻1)。

[先行技術文獻] [非專利文獻]

[非專利文獻1]IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-I: REGULAR PAPERS,VOL.54,NO.9,SEPTEMBER 2007(Fig.13.)

然而，以往的技術是形成相位補償電路460會將差動放大電路102的輸出端子的電流的一部分流放至接地的構成。因此，電流會從差動放大電路102的電晶體503往輸出流動，造成流至輸入電晶體501、504的電流失去平衡而產生偏移(offset)，有難以取得正確的輸出電壓之課題。

本發明是有鑑於上述課題，提供一種具有可取得正確的輸出電壓的相位補償電路之電壓調整器。

本發明係具備輸出電晶體、相位補償電路及1段構成的差動放大電路之電壓調整器，該1段構成的差動放大電路係將分壓電壓與基準電壓電路的基準電壓的差放大而輸出，控制輸出電晶體的閘極，該分壓電壓係將輸出電晶體所輸出的電壓予以分壓者，其特徵為：相位補償電路係具備：第一定電流電路，其係被連接至輸出電晶體的閘極；第一電晶體，其係汲極被連接至上述輸出電晶體的閘極；第二電晶體，其係汲極被連接至第一電晶體的閘極及第二定電流電路及電阻，閘極被連接至上述電阻及第一電容；及第一電容，其係另一方的連接為連接至電壓調整器的輸出端子。

本發明之具備相位補償電路的電壓調整器，不會有流至差動放大電路的輸入電晶體的電流失去平衡而產生偏移的情形，可取得正確的輸出電壓。而且，可不拘輸出電容或輸出電阻，來使安定且高速地動作。

圖1是第一實施形態的電壓調整器的電路圖。

第一實施形態的電壓調整器是以基準電壓電路101、差動放大電路102、相位補償電路160、PMOS電晶體106、電阻108、109、接地端子100、輸出端子121、電源端子150所構成。相位補償電路160是以NMOS電晶體112、114、電容115、電阻113、及定電流電路104、105所構成。差動放大電路102是圖5所示那樣的1段放大器的構成。

其次，說明有關第一實施形態的電壓調整器的要素電路的連接。

差動放大電路102是反轉輸入端子被連接至基準電壓電路101，非反轉輸入端子被連接至電阻108及109的連接點，輸出端子是被連接至PMOS電晶體106的閘極及NMOS電晶體112的汲極及定電流電路104。基準電壓電路101的另一方是被連接至接地端子100。NMOS電晶體112是源極被連接至接地端子100，閘極被連接至電阻113及NMOS電晶體114的汲極。NMOS電晶體114是閘極被連接至電阻113的另一方及電容115，汲極被連接至定電流電路105，源極被連接至接地端子100。定電流電路104及105的另一方是被連接至電源端子150。PMOS電晶體106是源極被連接至電源端子150，汲極被連接至輸出端子121及電容115的另一方及電阻108的另一方。電阻109的另一方是被連接至接地端子100。

其次，說明有關第一實施形態的電壓調整器的動作。

電阻108及109是將輸出端子121的電壓之輸出電壓Vout分壓，輸出分壓電壓Vfb。差動放大電路102是形成1段放大器的構成，比較基準電壓電路101的輸出電壓Vref與分壓電壓Vfb，以輸出電壓Vout能夠形成一定的方式控制輸出電晶體106的閘極電壓。一旦輸出電壓Vout比預定電壓更高，則分壓電壓Vfb會形成比基準電壓Vref更高。然後，差動放大電路102的輸出訊號(輸出電晶體106的閘極電壓)會變高，輸出電晶體106關閉，輸出電壓Vout變低。如此，將輸出電壓Vout控制成一定。又，一旦輸出電壓Vout比預定電壓更低，則執行與上述相反的動作，輸出電壓Vout變高。如此一來，第一實施形態的電壓調整器是以輸出電壓Vout能夠形成一定的方式控制。

在此，第一實施形態的電壓調整器是具有相位補償電路160，在以下式(1)及(2)所示的頻率產生極點(pole)。

R1是差動放大電路102的輸出阻抗的寄生電阻成分。Rout是被連接至輸出端子121負荷電阻。GmP106是PMOS電晶體106的跨導(transconductance)。GmN114是NMOS電晶體114的跨導。R113是電阻113的電阻值。C115是電容115的電容值。Cout是被連接的輸出電容。CG是PMOS電晶體106的閘極電容值。

由式(1)及(2)可知，第一極點及第二極點的位置是可以電阻113、電容115及NMOS電晶體114的跨導來調節，可不拘輸出電阻Rout、輸出電容Cout的值，來調整成安定動作。

差動放大電路102的輸出端子是被連接至NMOS電晶體112的汲極與定電流電路104，因此往NMOS電晶體112流動的電流可從定電流電路104流放。然後，不會有電流從差動放大電路102的輸出端子往NMOS電晶體112流動，因此在差動放大電路102的輸入段的電晶體不會發生偏移。如此一來，偏移所造成輸出電壓的偏差會變無，可正確地設定輸出電壓。

另外，定電流電路104、105亦可形成從別的定電流源利用電流鏡電路來流動電流的構成。

藉由以上，可減少發生於差動放大電路102的偏移，抑制輸出電壓的偏差。而且，可不拘輸出電阻及輸出電容，來使安定地動作。

圖2是第二實施形態的電壓調整器的電路圖。第二實施形態的電壓調整器的相位補償電路260是更具備電容201。電容201是被連接至NMOS電晶體112的汲極與輸出端子121之間。

電容201是可將藉由NMOS電晶體114的跨導所產生的極點更移動至高頻區域。因此，可不拘輸出電阻Rout或輸出電容Cout的值，來調整電壓調整器的相位。

因此，第二實施形態的電壓調整器是藉由具備電容201，可更安定動作。

圖3是第三實施形態的電壓調整器的電路圖。第三實施形態的電壓調整器的相位補償電路360是將作為疊接電晶體(cascode transistor)的NMOS電晶體111追加於定電流電路104與NMOS電晶體112的汲極之間。定電流電路103與NMOS電晶體107是對NMOS電晶體111的閘極給予偏壓電壓的電路。

定電流電路103是一方的端子被連接至電源端子150，他方的端子被連接至NMOS電晶體107的汲極。NMOS電晶體107是源極被連接至接地端子100，閘極及汲極被連接至NMOS電晶體111的閘極。NMOS電晶體111是源極被連接至NMOS電晶體112的汲極及電容201的連接點，汲極被連接至差動放大電路102的輸出端子。

NMOS電晶體111是作為疊接電晶體動作，可降低在NMOS電晶體112所發生的通道長調變的區域響。另外，作為疊接電晶體動作的NMOS電晶體111亦可連接至NMOS電晶體114的汲極。

如以上說明，若根據第一實施形態的電壓調整器，則可減少發生於差動放大電路102的偏移，抑制輸出電壓的偏差。而且，若根據第二實施形態的電壓調整器，則在將藉由NMOS電晶體114的跨導而產生的極點移動至高頻區域下，可調整相位成更安定動作。並且，若根據第三實施形態的電壓調整器，則可降低在NMOS電晶體112所發生的通道長調變的影響。

另外，定電流源104及105亦可以連接閘極及源極的Nch減壓電晶體(Depression transistor)所形成。或者，以Pch減壓電晶體所構成。

又，定電流電路103及NMOS電晶體107亦可不特別設置作為偏壓電路，可由其他的電路來供給偏壓電壓。此情況，疊接電晶體的NMOS電晶體111是只要設計成適當的大小即可。

100．．．接地端子

101．．．基準電壓電路

102．．．差動放大電路

103、104、105、405、505．．．定電流電路

121．．．輸出端子

150．．．電源端子

160、260、360、460．．．相位補償電路

圖1是表示第一實施形態的電壓調整器的電路圖。

圖2是表示第二實施形態的電壓調整器的電路圖。

圖3是表示第三實施形態的電壓調整器的電路圖。

圖4是表示以往的電壓調整器的電路圖。

圖5是表示以1段放大器所構成的差動放大電路的電路圖。

100．．．接地端子

101．．．基準電壓電路

102．．．差動放大電路

160．．．相位補償電路

104、105．．．定電流電路

150．．．電源端子

106．．．PMOS電晶體

121．．．輸出端子

108、109．．．電阻

113．．．電阻

114、112．．．NMOS電晶體

115．．．電容

Claims (4)

1. 一種電壓調整器，係具備：1段構成的差動放大電路，其係將基準電壓與分壓電壓的差放大而輸出，控制輸出電晶體的閘極，該分壓電壓係將上述輸出電晶體所輸出的電壓予以分壓者；及相位補償電路，其特徵為：上述相位補償電路係具備：第一定電流電路，其係被連接至上述差動放大電路的輸出端子；第一電晶體，其係汲極被連接至上述差動放大電路的輸出端子；第二電晶體，其係汲極被連接至上述第一電晶體的閘極，閘極經由電阻來連接至上述第一電晶體的閘極；第二定電流電路，其係被連接至上述第二電晶體的汲極；及第一電容，其係被連接至上述第二電晶體的閘極與上述輸出電晶體的汲極之間，流往上述第一電晶體的電流，係上述第一定電流電路所流放。
2. 如申請專利範圍第1項之電壓調整器，其中，上述相位補償電路係具備被連接於上述第一電晶體的汲極與上述輸出電晶體的汲極之間的第二電容。
3. 如申請專利範圍第1項之電壓調整器，其中，上述 相位補償電路係於上述第一電晶體或上述第二電晶體的汲極具備疊接電晶體。
4. 如申請專利範圍第2項之電壓調整器，其中，上述相位補償電路係於上述第一電晶體或上述第二電晶體的汲極具備疊接電晶體。