KR20070046783A - 평형 출력 회로 및 그것을 이용한 전자 기기 - Google Patents

평형 출력 회로 및 그것을 이용한 전자 기기

Info

Publication number
KR20070046783A
KR20070046783A KR1020067016035A KR20067016035A KR20070046783A KR 20070046783 A KR20070046783 A KR 20070046783A KR 1020067016035 A KR1020067016035 A KR 1020067016035A KR 20067016035 A KR20067016035 A KR 20067016035A KR 20070046783 A KR20070046783 A KR 20070046783A
Authority
KR
South Korea
Prior art keywords
voltage
circuit
output signal
signal
output
Prior art date
Application number
KR1020067016035A
Other languages
English (en)
Inventor
다이스께 지다
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20070046783A publication Critical patent/KR20070046783A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/421—Multiple switches coupled in the output circuit of an amplifier are controlled by a circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45146—At least one op amp being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

입력 신호를 제1 출력 신호로 함과 함께, 입력 신호와 비교 전압이 입력되는 반전 증폭 회로에서 입력 신호에 따른 전압을 반전 증폭하여 제2 출력 신호로 한다. 그리고, 제1 출력 신호와 제2 출력 신호를 비교하여, 제2 출력 신호의 직류 전압이, 제1 출력 신호의 직류 전압과 동일하게 되도록, 컨덴서를 충전하여 비교 전압을 제어한다. 이것에 의해, 제1 출력 신호(비반전 출력 신호)와 제2 출력 신호(반전 출력 신호) 사이의 직류 오프셋 전압을, 간이한 회로에 의해 확실하게 캔슬한다.
전단 회로, 송신 회로, 컨덴서, 입력 신호

Description

평형 출력 회로 및 그것을 이용한 전자 기기{BALANCED OUTPUT CIRCUIT AND ELECTRONIC DEVICE USING THE SAME}
본 발명은, 비반전 출력과 반전 출력을 평형하여 출력하는 평형 출력 회로 및 그것을 이용한 휴대 전화기 등의 전자 기기에 관한 것이다.
휴대 전화기 등의 베이스 밴드 신호 송신 출력부나 BTL(Balanced Transformer Less) 스피커 드라이버 등에서는, 입력 신호와 동상의 비반전 출력과 역상의 반전 출력을 평형하여 출력하는 평형 출력 회로가 이용된다.
종래의 오디오용 전력 증폭 회로에서는, 전단 회로로부터 결합용 컨덴서를 통한 음성 신호와, 반전 귀환 신호가 BTL 방식의 증폭기에 입력된다. 그 BTL 방식 증폭기에서는, 그 음성 신호와 반전 귀환 신호의 차분에 기준 전압을 인가한 증폭 신호를, 각각 2개의 BTL 출력 단자로부터 스피커에 출력한다. 이 BTL 방식 증폭기에서의 2개의 BTL 출력 단자로부터 각각 출력된 증폭 신호의 전압차를, 차동 증폭 회로에서 검출한다. 미러 적분 회로에 의해, 그 증폭 신호의 전압차에 포함되는 직류 성분 전압을 추출함과 함께, 기준 전압을 중심으로 하여 상기 직류 성분 전압에 반비례한 반전 귀환 신호를 BTL 방식 증폭기에 귀환 입력시킨다. 이에 의해, BTL 방식 증폭기의 BTL 출력 단자에 발생하는 직류 오프셋 전압을 억제하도록 하고 있다(특허 문헌1 ; 일본 특개평10-93365호 공보).
이 종래의 것에서는, 전단 회로로부터의 음성 신호를 입력하기 위해 결합용 컨덴서를 필요로 하고 있고, 또한 반전 및 비반전의 2 출력을 갖는 BTL 방식 증폭기를 필요로 하고 있고, 또한, 이 BTL 방식 증폭기에서 발생하는 직류 오프셋 전압을 억제하기 위한 차동 증폭 회로나 에러 적분 회로 등을 필요로 하고 있다. 따라서, 직류 오프셋 전압은 억제할 수 있지만, 그로 인한 회로 구성이 복잡하게 되고, 또한, 이 BTL 방식 증폭기가 내장되는 IC의 비용 상승을 초래한다고 하는 문제가 있다.
음성 신호 등의 입력 신호의 반전 출력 신호와 비반전 출력 신호를 발생함과 함께, 반전 출력 신호와 비반전 출력 신호 사이의 직류 오프셋 전압을, 간이한 회로로 확실하게 캔슬할 수 있는 평형 출력 회로를 제공하는 것을 목적으로 한다. 또한, 전단 회로와 함께 그 평형 출력 회로를 구비한, 휴대 전화기 등의 전자 기기를 제공하는 것을 목적으로 한다.
<발명의 개시>
본 발명의 평형 출력 회로는, 전단 회로(30)로부터 입력되는 입력 신호 Vin 에 따른 제1 출력 신호 Voutp와, 이 제1 출력 신호와 반전한 관계에 있는 제2 출력 신호 Voutn을 출력하는 평형 출력 회로로서,
컨덴서(14)를 갖고, 상기 컨덴서의 충전 전압에 따른 비교 전압 Vcom을 발생하는 비교 전압 발생 회로와,
상기 입력 신호에 따른 전압과 상기 비교 전압이 입력되고, 입력 신호에 따 른 전압을 반전 증폭하여, 상기 제2 출력 신호를 출력하는 반전 증폭 회로와,
상기 제1 출력 신호와 상기 제2 출력 신호에 따라, 상기 제2 출력 신호의 직류 전압이, 상기 제1 출력 신호의 직류 전압에 동일하게 되도록, 상기 컨덴서를 충전하는 충전 회로를 구비하는 것을 특징으로 한다.
또한, 상기 충전 회로는, 상기 제1 출력 신호와 상기 제2 출력 신호를 비교하여, 상기 제2 출력 신호의 직류 전압이, 상기 제1 출력 신호의 직류 전압과 동일하게 되도록, 상기 비교 전압을 제어하는 제어 증폭 회로를 구비하는 것을 특징으로 한다.
또한, 그 평형 출력 회로에서, 상기 비교 전압 Vcom은 기준 전압 Vref에 상기 컨덴서의 충전 전압을 중첩한 전압이고,
상기 입력 신호 Vin은, 상기 기준 전압 Vref에 직류 오프셋 전압 Vofs가 중첩될 수 있는 신호인 것을 특징으로 한다.
또한, 상기 제어 증폭 회로는, 상기 비교 전압 Vcom을 결정하기 위한 소정 시간 T1 동안만 동작되는 것을 특징으로 한다.
또한, 상기 제어 증폭 회로는, 상기 제1 출력 신호와 상기 제2 출력 신호가 입력되는 증폭기(15)와, 상기 증폭기의 증폭 출력을 상기 컨덴서(14)에 공급하는 공급용 스위치 수단(18)을 갖는 것을 특징으로 한다.
또한, 상기 컨덴서의 전하를 방전하기 위한 방전용 스위치 수단(19)을 갖고, 상기 방전용 스위치 수단은 상기 비교 전압을 결정하기에 앞서, 상기 컨덴서의 전하를 방전하는 것을 특징으로 한다.
또한, 상기 방전용 스위치 수단에 의해, 소정 시간 마다 혹은 소정 시간 이내에 상기 컨덴서의 전하를 방전하여, 상기 비교 전압을 다시 결정하는 것을 특징으로 한다.
또한, 상기 입력 신호를 증폭하여, 상기 제1 출력 신호를 발생하는 입력 증폭 회로(20)를 갖는 것을 특징으로 한다.
본 발명의 전자 기기는, 신호를 처리함과 함께, 기준 전압 Vref에 오프셋 전압 Vofs가 중첩될 수 있는 직류 전압과 신호 성분이 합성되어 출력되는 전단 회로(30)와, 상기 전단 회로의 출력이 입력 신호 Vin으로서 입력되는 평형 출력 회로(10)와, 상기 평형 출력 회로에 의해 구동되는 부하 회로(50)를 갖는 것을 특징으로 한다.
본 발명에 따르면, 반전 증폭 회로의 비교 전압을 제어 증폭 회로에 의해 제어함으로써, 반전 출력 신호와 비반전 출력 신호 사이의 직류 오프셋 전압을 캔슬하여, 평형 출력을 발생시킬 수 있다.
또한, 비교 전압은, 컨덴서 및 반전 증폭 회로 등의 기생 용량이나 부유 용량도 포함시킨, 정전 용량에서의 충전 전압에 따라 결정되므로, 오프셋 캔슬을 확실하게 행할 수 있다. 또한, 컨덴서의 용량을 작게 할 수 있기 때문에, 본 평형 출력 회로가 내장되는 IC(LSI)의 코스트를 저감할 수 있다.
또한, 제어 증폭 회로는, 교류 신호가 공급되지 않는, 단시간 T1에 성분 비교 전압 Vcom을 결정하도록 동작시키면 되므로, 컨덴서의 용량을 작게 할 수 있다.
도 1은, 본 발명의 제1 실시예의 평형 출력 회로 및 그것을 이용한 전자 기기의 구성을 도시하는 도면.
도 2는, 본 발명에 따른 오프셋 캔슬 동작을 설명하는 도면.
도 3은, 본 발명의 제2 실시예를 나타내는 평형 출력 회로(10A)의 구성을 도시하는 도면.
도 4는, 본 발명의 전자 기기의 실시예의 구성을 도시하는 도면.
도 5는, 본 발명의 다른 평형 출력 회로의 실시예를 도시하는 구성도.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 평형 출력 회로 및 그것을 이용한 휴대 전화기 등의 전자 기기의 실시예에 대하여, 도면을 참조하여 설명한다. 또한, 본 발명의 평형 출력 회로나 전단 회로 등은, LSI에 내장되기 때문에, 반도체 장치라고 바꾸어 말해도 된다.
도 1은, 본 발명의 제1 실시예에 따르는 평형 출력 회로 및 그것을 이용한 휴대 전화기 등의 전자 기기의 구성을 도시하는 도면이다. 이들은, 휴대 전화기용의 베이스 밴드 신호 송신 출력부나, BTL 스피커 드라이버 등, 비반전 출력 신호 및 반전 출력 신호를 평형하여 출력하는 전기·전자 장치에 적용할 수 있다.
도 1에서, 전단 회로(30)는, 음성 신호 등의 교류 신호를 처리함과 함께, 직류 전압인 기준 전압 Vref에 교류 신호인 음성 신호 등이 합성되어 출력된다. 전단 회로를 구성하는 각종 회로 요소의 특성의 변동 등에 의해, 기준 전압 Vref에 직류 오프셋 전압 Vofs가 중첩되어 출력되는 경우도 종종 발생한다. 즉, 기준 전 압 Vref + 직류 오프셋 전압 Vofs의 중첩 직류 전압으로 된다. 이 중첩 직류 전압 혹은, 이 중첩 직류 전압에 교류 신호가 합성되어, 다음 단의 평형 출력 회로(10)에 입력 신호 Vin으로서 입력된다.
본 발명의 평형 출력 회로(10)에서는, 결합용 컨덴서를 통하지 않고, 전단 회로(30)로부터 입력 신호가 직접 입력된다. 또한, 입력 신호 Vin을 제1 출력 신호 Voutp로서, 직접 출력함과 함께, 입력 신호 Vin을 반전 증폭 회로를 통하여, 제1 출력 신호 Voutp와 반전한 관계에 있는 제2 출력 신호 Voutn을 출력한다.
따라서, 결합용 컨덴서가 불필요하며, 또한 제2 출력 신호 Voutn만을 생성하면 되기 때문에, 기본적으로 간이하게 구성할 수 있다. 물론, 평형 출력 회로이므로, 비반전 출력 신호인 제1 출력 신호 Voutp와 반전 출력 신호인 제2 출력 신호 Voutn 사이의 직류 오프셋 전압을 캔슬하여, 평형 출력을 발생시키도록 구성되어 있다.
반전 증폭 회로는, 2 입력 차동 증폭기를 이용한 연산 증폭기(11)와, 그 반전 입력단(-)에 접속된 입력 저항(12)과, 그 반전 입력단(-)과 출력단 사이에 접속된 귀환 저항(13)을 포함하여 구성되어 있다. 물론, 그 외에 교류 성분 귀환용의 회로 구성 등이 설치되어도 되지만, 설명을 간단하게 하기 위해 이들은 생략하고 있다. 입력 저항(12)의 저항값은 R1이며, 귀환 저항(13)의 저항값은 R2(=n×R1)이다. 이 계수 n은 임의의 크기이면 되지만, 계수 n을 1로 하는 경우에는 제2 출력 신호 Voutn의 교류 성분의 크기를, 제1 출력 신호 Voutp의 교류 성분의 크기와 동일하게 할 수 있다.
연산 증폭기(11)의 비반전 입력단(+)에는, 기준 전압 Vref에, 오프셋 캔슬 전압을 위한 전하가 충전되는 컨덴서(14)의 충전 전압 Vc이 중첩된, 비교 전압 Vcom이 입력된다. 이 컨덴서(14)를 포함하여 비교 전압 발생 회로가 구성되어 있다.
이 기준 전압 Vref는 이 실시예에서, 전단 회로(30)에서의 기준 전압 Vref와 공통되는 것으로, 이들 평형 출력 회로(10)에서의 전원 전압 Vdd의 절반의 전압인 것이 바람직하다. 즉, Vref=Vdd×1/2. 또한, 전원 전압이, 정부 전원으로 이루어지는 경우에는, 기준 전압은, 중간 전위의 그라운드 전위이면 된다.
제어 증폭 회로는, 2 입력 차동 증폭기 이용한 연산 증폭기(15)와, 제1 출력 신호 Voutp 점과 연산 증폭기(15)의 비반전 입력단(+)사이에 접속된 제1 스위치(16)와, 제2 출력 신호 Voutn 점과 연산 증폭기(15)의 반전 입력단(-) 사이에 접속된 제2 스위치(17)와, 연산 증폭기(15)의 출력단과 컨덴서(14)로부터의 비교 전압 Vcom 점사이에 접속된 제3 스위치(18)를 포함하고 있다.
이들 제1∼제3 스위치(16∼18)는, MOS 트랜지스터 등의 트랜지스터에 의해 구성되는 것이 바람직하며, 오프셋 캔슬 신호 Φ1에 의해 온 혹은 오프 상태로 제어된다. 이 예에서는, 제1∼제3 스위치(16∼18)는, 오프셋 캔슬 신호 Φ1이 고(H) 레벨일 때에 온한다.
송신 회로(40)는, 예를 들면, 제1 출력 신호 Voutp와 제2 출력 신호 Voutn 사이의 평형 출력에 의해 구동되는, 휴대 전화기용의 베이스 밴드 신호 송신 출력부의 것이다. 이 송신 회로 대신에, BTL 스피커 드라이버 등에 의해 구동되는 스 피커 등의, 평형 출력이 공급되는 것이어도 된다.
전단 회로(30)로부터 평형 출력 회로(10)에 입력되는 입력 신호 Vin에, 직류 오프셋 전압 Vofs가 포함되지 않고 기준 전압 Vref만이 평형 출력 회로(10)에 입력되는 경우에는, 제1 출력 신호 Voutp의 직류 전압은 기준 전압 Vref이다. 한편, 컨덴서(14)의 전압 Vc가 처음에는 영으로 하면, 비교 전압 Vcom은 기준 전압 Vref 와 동일하므로, 연산 증폭기(11)의 출력단의 전압, 즉 제2 출력 신호 Voutn의 직류 전압은 역시 기준 전압 Vref이다.
이 경우, 제어 증폭 회로의 연산 증폭기(15)를 동작시켰다고 해도, 이 상태에 변화는 나타나지 않는다. 따라서, 반전 출력 신호인 제2 출력 신호 Voutn과 비반전 출력 신호인 제1 출력 신호 Voutp 사이의 직류 오프셋 전압은 영으로, 평형 출력을 발생시킬 수 있다.
그런데, 전단 회로(30)로부터 평형 출력 회로(10)에 입력되는 입력 신호 Vin의 직류 전압에 직류 오프셋 전압 Vofs가 포함되고 기준 전압 Vref에 중첩되어 평형 출력 회로(10)에 입력되는 경우를 상정한다. 이 경우에는, 본 발명에 따른 오프셋 캔슬 동작이 행해진다. 이 경우의 동작을, 도 2를 참조하여 설명한다.
평형 출력 회로(10)에, 기준 전압 Vref에 직류 오프셋 전압 Vofs가 중첩하여 입력되면, 그 직류 전압이 제1 출력 신호 Voutp로서 출력된다.
도 2의 시점 t1까지의 기간 T0은, 오프셋 캔슬 신호 Φ1은 저(L) 레벨에 있고, 제1∼제3 스위치(16∼18)가 오프하고 있다. 이 상태일 때, 비교 전압 Vcom은 기준 전압 Vref이며, 연산 증폭기(11)에서 입력 신호 Vin이 귀환 증폭된 결과, 제2 출력 신호 Voutn은 기준 전압 Vref로부터 직류 오프셋 전압 Vofs를 n 배한 전압만큼 낮은 전압으로 되어 있다. Voutn = Vref-n × Vofs.
시점 t1에서, 오프셋 캔슬 신호 Φ1이 H 레벨로 되면, 제1∼제3 스위치(16∼18)가 온하여, 연산 증폭기(15)의 출력에 의해 컨덴서(14)가 충전되어 간다. 기준 전압 Vref에 컨덴서(14)의 충전 전압이 가산된 비교 전압 Vcom은, 직류 입력 전압 Vref + Vofs와 동일하게 되도록 변화한다. 비교 전압 Vcom이 직류 입력 전압과 동일하게 되면, 제2 출력 신호 Voutn은 제1 출력 신호 Voutp와 동일하게 된다. 즉, 반전 증폭 회로의 비교 전압 Vcom을 제어 증폭 회로에 의해 제어함으로써, 제1 출력 신호 Voutp와 제2 출력 신호 Voutn 사이의 직류 오프셋 전압은 캔슬되어, 평형 출력이 발생된다.
그 오프셋 캔슬 동작이 행해진 기간 T1의 종료의 시점 t2에서, 오프셋 캔슬 신호 Φ1을 L 레벨로 되돌아가, 제어 증폭 회로의 동작을 정지시킨다.
제어 증폭 회로의 동작이 정지되어 있는 상태에서는, 스위치(16∼18)는 오프되어 있으므로, 컨덴서(14)의 충전 전하는, 약간의 자연 방전 외에는 방전되지 않고, 그 상태를 유지한다. 따라서, 컨덴서(14)는, 작은 정전 용량의 것으로 구성할 수 있다. 또한, 연산 증폭기(11)나 그 주변 회로에, 기생 정전 용량이나 부유 정전 용량이 필연적으로 존재하지만, 이들 기생 정전 용량 등도 포함시켜 컨덴서(14)와 함께 동일 전압으로 충전된다. 따라서, 이들 기생 정전 용량이나 부유 정전 용량이 오프셋 캔슬 동작에 오차를 주지도 않는다.
그리고, 오프셋 캔슬 동작의 종료 후의 시점 t3에서, 직류 전압에 교류의 음 성 신호를 합성한 입력 신호 Vin을 입력한다. 시점 t3 이후의 기간 T2에서, 음성 신호가 제1 출력 신호 Voutp와 제2 출력 신호 Voutn에 역위상으로 발생되므로, 송신 회로(40)에는, 그 차분의 신호 전압이 인가되어, BTL 구동되게 된다.
이와 같이, 교류의 음성 신호가 공급되어 있지 않은 상태에서, 제1 출력 신호 Voutp와 제2 출력 신호 Voutn 사이의 직류 오프셋 전압을 캔슬한다. 이에 의해, 제어 증폭 회로는, 단시간 T1 내에 비교 전압 Vcom을 결정하도록 동작시키면 된다. 따라서, 컨덴서의 정전 용량을 더 작게 할 수 있다.
또한, 제1, 제2 스위치(16, 17)는 생략하여, 제1 출력 신호 Voutp 및 제2 출력 신호 Voutn을 연산 증폭기(15)에 직접 입력하도록 하여도 된다.
또한, 이상의 설명에서는, 직류 오프셋 전압 Vofs를 정전압으로서 설명했지만, 부전압의 경우에도, 물론 마찬가지로 동작이 행해진다.
도 3은, 본 발명의 제2 실시예를 나타내는 평형 출력 회로(10A)의 구성을 도시하는 도면이다. 이 도 3에서는, 컨덴서(14)에 병렬로, 방전용의 스위치(19)를 접속하고 있다. 이 방전용 스위치(19)는, MOS 트랜지스터 등의 트랜지스터로 구성되고, 디스차지 신호(2)에 의해, 온 혹은 오프로 제어된다.
컨덴서(14)에 오프셋 캔슬하는 만큼의 전하가 충전되어 있는 상태에서, 어느 정도 이상의 시간이 경과하면, 조금씩 컨덴서(14)의 전하가 자연 방전해 가, 오프셋 캔슬 동작에 오차가 발생하게 될 가능성이 있다.
이러한 상태를 방지하기 위해, 임의의 소정의 시간마다, 혹은 소정 시간 이내에, 오프셋 캔슬 동작을, 다시 행하는 것이 바람직하다. 그와 같은 경우에, 스 위치(19)를 단시간만큼, 디스차지 신호 φ2에 의해 온하여, 컨덴서(14)의 전하를 일단 방전한다. 그 후, 재차, 도 1, 도 2에서 설명한 바와 같은, 오프셋 캔슬 동작을 행한다.
특히, 본 발명의 평형 출력 회로(10, 10A)가 TDMA(시분할 다중 통신) 방식의 변조파 송신 회로 등에 이용되는 경우에는, 수밀리초 정도의 버스트 송신마다 오프셋 캔슬 동작을 행하도록 하는 것이 바람직하다. 이 경우에는, 적어도 그 버스트 송신 기간만큼은 오프셋 캔슬 동작값을 유지할 수 있으면 된다.
따라서, 컨덴서(14)의 정전 용량은 매우 작게 할 수 있다. 또한, 버스트 송신에 앞서, 스위치(19)를 이용하여 컨덴서(14)의 충전 전하의 방전, 즉 리세트와, 오프셋 캔슬 동작을 행하는 것으로 된다.
도 4는, 본 발명의 전자 기기, 예를 들면 휴대 전화기의 실시예의 구성을 도시하는 도면이다.
이 도 4에서, 평형 출력 회로(10B)는, 입력 증폭 회로(20)를 구비하는 경우의 예를 도시하고 있다. 이 입력 증폭 회로(20)는, 차동 증폭기, 예를 들면 연산 증폭기(21)의 비반전 입력 단자(+)에 입력 신호 Vin이 입력된다. 그 출력단의 전압을 저항(22), 저항(23)으로 이루어지는 분압 회로에 의해 분압하고, 그 분압 전압을 연산 증폭기(21)의 반전 입력 단자(-)에 입력한다. 분압 저항기(23)의 타단은, 기준 전압 Vref 점에 접속되어 있다. 이에 의해, 입력 신호 Vin이 증폭되어 출력된다.
따라서, 입력 신호 Vin의 신호 레벨이 희망 레벨보다도 낮을 때에, 입력 신 호 Vin을 증폭하여, 소요 레벨의 평형 출력 신호 Voutp, Voutn을 얻을 수 있다. 이 경우에도, 도 1 등과 마찬가지로, 제1 출력 신호 Voutp와 제2 출력 신호 Voutn 사이의 직류 오프셋 전압은 캔슬된다.
이 도 4의 전자 기기의 예에서는, 음성 신호 등의 디지털 신호 Din(예를 들면, 10 비트)이 입력되어 온다. 그 디지털 신호 Din을 디지털·아날로그 변환기(D/A 변환기)(31)에 의해 아날로그 신호로 변환하여, 그 아날로그 신호를 예를 들면 버터워스 특성을 갖는 저역 통과 필터(LPF)(32)에 의해 필터링한다. 이 버터워스 타입의 LPF(32)는, 연산 증폭기나 저항, 컨덴서를 이용하여, 기준 전압 Vref를 기준으로 하여 동작하는 것으로, 예를 들면 4차의 버터워스 특성의 LPF가 적합하게 이용된다.
이 LPF(32)로부터의 입력 신호 Vin은, 음성 신호와 직류 전압이 합성되어 있고, 그 직류 전압은 기준 전압 Vref에 직류 오프셋 전압 Vofs가 중첩될 수 있다. 그 직류 오프셋 전압 Vofs에 따라 제2 출력 신호 Voutn을 반전 증폭하여, 제1 출력 신호 Voutp와 제2 출력 신호 Voutn 사이의 직류 오프셋 전압을 캔슬하여, 평형 출력을 스피커(50)에 공급한다.
또한, 입력 증폭 회로(20)는, 평형 출력 회로(10B)의 외부에 설치하여도 된다. 이 경우에는, D/A 변환기(31), LPF(32), 입력 증폭 회로(20) 등이 전단 회로(30)로 된다.
이 스피커(50) 대신에, 도 1과 같은 송신 회로(40)로 해도 되고, 휴대 전화기 등의 전자 기기를 위한 평형 출력 회로를, 간이한 구성으로 할 수 있고, 또한, 확실하게 제1 출력 신호 Voutp와 제2 출력 신호 Voutn 사이의 직류 오프셋 전압을 캔슬할 수 있다.
도 5는, 본 발명의 다른 평형 출력 회로(10C)의 실시예를 도시하는 구성도이다. 이 도 5에서는, 도 1의 연산 증폭기(15) 대신에, 제1 출력 신호 Voutp와 제2 출력 신호 Voutn 사이의 중점 전압을 만들어 내는 저항 분압 회로를 구비하고 있다. 이 저항 분압 회로는, 저항(15-1)과 저항(15-2)의 직렬 접속 회로로 구성되어 있고, 그 저항(15-1, 15-2)의 직렬 접속점이 제3 스위치(18)의 일단에 접속되어 있다. 또한, 제1, 제2 스위치(16, 17)는 생략하고, 제1 출력 신호 Voutp 및 제2 출력 신호 Voutn을 저항(15-1, 15-2)에 직접 입력하도록 하여도 된다. 그 밖의 구성이나 작용은 도 1에서의 것과 마찬가지이다. 이 도 5의 평형 출력 회로에 의하면, 보다 간단한 회로 구성에 의해, 도 1의 제1 실시예와 마찬가지의 효과를 얻을 수 있다.
본 발명에 따른 평형 출력 회로는, 음성 신호 등의 입력 신호의 반전 출력 신호와 비반전 출력 신호를 발생함과 함께, 반전 출력 신호와 비반전 출력 신호 사이의 직류 오프셋 전압을, 간이한 회로로 확실하게 캔슬할 수 있다. 이 평형 출력 회로를 전단 회로와 조합하여, 휴대 전화기 등의 전자 기기를 적합하게 구성할 수 있다.

Claims (12)

  1. 전단 회로로부터 입력되는 입력 신호에 따른 제1 출력 신호와, 이 제1 출력 신호와 반전한 관계에 있는 제2 출력 신호를 출력하는 평형 출력 회로로서,
    컨덴서를 갖고, 상기 컨덴서의 충전 전압에 따른 비교 전압을 발생하는 비교 전압 발생 회로와,
    상기 입력 신호에 따른 전압과 상기 비교 전압이 입력되고, 입력 신호에 따른 전압을 반전 증폭하여, 상기 제2 출력 신호를 출력하는 반전 증폭 회로와,
    상기 제1 출력 신호와 상기 제2 출력 신호에 따라, 상기 제2 출력 신호의 직류 전압이, 상기 제1 출력 신호의 직류 전압과 동일하게 되도록, 상기 컨덴서를 충전하는 충전 회로
    를 포함하는 것을 특징으로 하는 평형 출력 회로.
  2. 제1항에 있어서,
    상기 충전 회로는, 상기 제1 출력 신호와 상기 제2 출력 신호를 비교하여, 상기 제2 출력 신호의 직류 전압이 상기 제1 출력 신호의 직류 전압과 동일하게 되도록, 상기 비교 전압을 제어하는 제어 증폭 회로를 포함하는 것을 특징으로 하는 평형 출력 회로.
  3. 제2항에 있어서,
    상기 비교 전압은 기준 전압에 상기 컨덴서의 충전 전압을 중첩한 전압이고,
    상기 입력 신호는, 상기 기준 전압에 직류 오프셋 전압이 중첩될 수 있는 신호인 것을 특징으로 하는 평형 출력 회로.
  4. 제3항에 있어서,
    상기 제어 증폭 회로는, 상기 제1 출력 신호와 상기 제2 출력 신호가 입력되는 증폭기와, 상기 증폭기의 증폭 출력을 상기 컨덴서에 공급하는 공급용 스위치 수단을 갖는 것을 특징으로 하는 평형 출력 회로.
  5. 제4항에 있어서,
    상기 컨덴서의 전하를 방전하기 위한 방전용 스위치 수단을 포함하고, 상기 방전용 스위치 수단은 상기 비교 전압을 결정하기에 앞서, 상기 컨덴서의 전하를 방전하는 것을 특징으로 하는 평형 출력 회로.
  6. 제5항에 있어서,
    상기 방전용 스위치 수단에 의해, 소정 시간 마다 혹은 소정 시간 이내에 상기 컨덴서의 전하를 방전하여, 상기 비교 전압을 다시 결정하는 것을 특징으로 하는 평형 출력 회로.
  7. 제3항에 있어서,
    상기 제어 증폭 회로는, 상기 비교 전압을 결정하기 위한 소정 시간 동안만 동작되는 것을 특징으로 하는 평형 출력 회로.
  8. 제7항에 있어서,
    상기 제어 증폭 회로는, 상기 제1 출력 신호와 상기 제2 출력 신호가 입력되는 증폭기와, 상기 증폭기의 증폭 출력을 상기 컨덴서에 공급하는 공급용 스위치 수단을 갖는 것을 특징으로 하는 평형 출력 회로.
  9. 제8항에 있어서,
    상기 컨덴서의 전하를 방전하기 위한 방전용 스위치 수단을 포함하고, 상기 방전용 스위치 수단은 상기 비교 전압을 결정하기에 앞서, 상기 컨덴서의 전하를 방전하는 것을 특징으로 하는 평형 출력 회로.
  10. 제2항에 있어서,
    상기 제어 증폭 회로는, 상기 비교 전압을 결정하기 위한 소정 시간 동안만 동작되는 것을 특징으로 하는 평형 출력 회로.
  11. 제1항에 있어서,
    상기 입력 신호를 증폭하여, 상기 제1 출력 신호를 발생하는 입력 증폭 회로를 갖는 것을 특징으로 하는 평형 출력 회로.
  12. 신호를 처리함과 함께, 기준 전압에 오프셋 전압이 중첩될 수 있는 직류 전압과 신호 성분이 합성되어 출력되는 전단 회로와, 상기 전단 회로의 출력이 입력 신호로서 입력되는 제1항 내지 제11항 중 어느 한 항의 평형 출력 회로와, 그 평형 출력 회로에 의해서 구동되는 부하 회로를 갖는 것을 특징으로 하는 전자 기기.
KR1020067016035A 2004-09-03 2005-08-24 평형 출력 회로 및 그것을 이용한 전자 기기 KR20070046783A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004257702 2004-09-03
JPJP-P-2004-00257702 2004-09-03

Publications (1)

Publication Number Publication Date
KR20070046783A true KR20070046783A (ko) 2007-05-03

Family

ID=36000067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067016035A KR20070046783A (ko) 2004-09-03 2005-08-24 평형 출력 회로 및 그것을 이용한 전자 기기

Country Status (6)

Country Link
US (1) US7368982B2 (ko)
JP (1) JP5027510B2 (ko)
KR (1) KR20070046783A (ko)
CN (1) CN1918789A (ko)
TW (1) TWI345873B (ko)
WO (1) WO2006025417A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4662069B2 (ja) * 2006-10-16 2011-03-30 株式会社デンソー 発電制御装置
JP5115343B2 (ja) * 2008-06-10 2013-01-09 ミツミ電機株式会社 音声出力回路
US10230335B2 (en) 2016-09-30 2019-03-12 Skyworks Solutions, Inc. Temperature compensated power amplifier gain

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT330628B (de) * 1974-03-14 1976-07-12 Smolka & Co Wiener Metall Skibindung
JPS5416606Y2 (ko) * 1974-07-03 1979-06-29
US4509019A (en) * 1983-01-27 1985-04-02 At&T Bell Laboratories Tunable active filter
FR2714548B1 (fr) * 1993-12-23 1996-03-15 Sgs Thomson Microelectronics Amplificateur à correction de tension de décalage.
JP3576702B2 (ja) * 1996-06-12 2004-10-13 富士通株式会社 可変ハイパスフィルタ
JPH1093365A (ja) 1996-09-18 1998-04-10 Mitsubishi Electric Corp オーディオ用電力増幅回路
US5926066A (en) * 1997-03-03 1999-07-20 National Semiconductor Corporation Chopper-stabilized operational amplifier including integrated circuit with true random voltage output
JP2000004129A (ja) * 1998-06-17 2000-01-07 Toshiba Ave Co Ltd Ｃｍｏｓアナログ回路
JP2000252770A (ja) * 1999-03-02 2000-09-14 Advanced Circuit Technologies:Kk オフセット電圧の較正方式に特徴を有する直流増幅回路
JP4428813B2 (ja) * 2000-05-17 2010-03-10 三菱電機株式会社 アナログ出力回路
JP2002232271A (ja) * 2001-02-01 2002-08-16 Fujitsu Ltd Ｄｃオフセットキャンセル回路、光−電気パルス変換回路、及びパルス整形回路
US7078965B2 (en) * 2004-04-26 2006-07-18 World Energy Labs (2), Inc. Servo balancing among driver devices
US7142047B2 (en) * 2004-11-29 2006-11-28 Tripath Technology, Inc. Offset cancellation in a switching amplifier

Also Published As

Publication number Publication date
TWI345873B (en) 2011-07-21
US20070257734A1 (en) 2007-11-08
JPWO2006025417A1 (ja) 2008-05-08
WO2006025417A1 (ja) 2006-03-09
CN1918789A (zh) 2007-02-21
US7368982B2 (en) 2008-05-06
JP5027510B2 (ja) 2012-09-19
TW200610264A (en) 2006-03-16

Similar Documents

Publication Publication Date Title
JP5092009B2 (ja) 低ドロップアウト線形レギュレータ（ｌｄｏ）、ｌｄｏを提供するための方法、およびｌｄｏを動作させるための方法
US8335328B2 (en) Programmable integrated microphone interface circuit
US8254598B2 (en) Programmable integrated microphone interface circuit
US7446602B2 (en) Switched capacitor amplifier circuit and method for operating a switched capacitor amplifier circuit
JP2004214815A (ja) 音声出力装置を有する電子装置
EP2436113B1 (en) Offset cancellation for audio amplifier
US8324968B2 (en) Amplifier circuit, signal processor circuit, and semiconductor integrated circuit device
US8552788B2 (en) Apparatus and methods for adaptive common-mode level shifting
JP2003229918A (ja) Ｄｃオフセットキャンセル回路
JP4785801B2 (ja) Ｄ級増幅器
US6922474B2 (en) Shock sound prevention circuit
US6940985B2 (en) Shock sound prevention circuit
EP3331160A1 (en) Mems sensor
KR20070046783A (ko) 평형 출력 회로 및 그것을 이용한 전자 기기
US7342443B2 (en) Operational amplifier
US7161419B2 (en) Sensor device and a signal amplification device of a small detection signal provided by the sensor
CN110603731B (zh) 具有可配置最终输出级的放大器中的切换
JP5456896B2 (ja) スイッチング増幅器回路構成およびスイッチング増幅の方法
JP2010017013A (ja) チャージポンプ回路
US20080088370A1 (en) Method, apparatus and system for reducing noise from an amplifier
US8461918B2 (en) Switched capacitor circuit
US7199655B2 (en) Multistage amplifier circuit without interstage coupling capacitor
EP2088671A2 (en) Amplifier device and system using the device
JP4443392B2 (ja) 送信切り換え回路および半導体集積回路
US20170288617A1 (en) Programmable amplifier circuit capable of providing large or larger resistance for feedback path of its amplifier

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid