JPWO2006025417A1 - 平衡出力回路及びそれを用いた電子機器 - Google Patents
平衡出力回路及びそれを用いた電子機器 Download PDFInfo
- Publication number
- JPWO2006025417A1 JPWO2006025417A1 JP2006532740A JP2006532740A JPWO2006025417A1 JP WO2006025417 A1 JPWO2006025417 A1 JP WO2006025417A1 JP 2006532740 A JP2006532740 A JP 2006532740A JP 2006532740 A JP2006532740 A JP 2006532740A JP WO2006025417 A1 JPWO2006025417 A1 JP WO2006025417A1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output signal
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—Dc amplifiers in which all stages are dc-coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/421—Multiple switches coupled in the output circuit of an amplifier are controlled by a circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45146—At least one op amp being added at the input of a dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
Abstract
Description
従来のオーディオ用電力増幅回路では、前段回路から結合用コンデンサを介した音声信号と、反転帰還信号とがBTL方式の増幅器に入力される。そのBTL方式増幅器では、その音声信号と反転帰還信号の差分に基準電圧を印加した増幅信号を、それぞれ2つのBTL出力端子からスピーカに出力する。このBTL方式増幅器における2つのBTL出力端子からそれぞれ出力された増幅信号の電圧差を、差動増幅回路で検出する。ミラー積分回路によって、その増幅信号の電圧差に含まれる直流成分電圧を抽出するとともに、基準電圧を中心にして当該直流成分電圧に反比例した反転帰還信号をBTL方式増幅器に帰還入力させる。これにより、BTL方式増幅器のBTL出力端子に発生する直流オフセット電圧を抑制するようにしている(特許文献1;特開平10−93365号公報)。
この従来のものでは、前段回路からの音声信号を入力するために結合用コンデンサを必要としており、また反転及び非反転の2出力を持つBTL方式増幅器を必要としており、さらに、このBTL方式増幅器で発生する直流オフセット電圧を抑制するための差動増幅回路やエラー積分回路などを必要としている。したがって、直流オフセット電圧は抑制できるものの、そのための回路構成が複雑になり、また、このBTL方式増幅器が作り込まれるICのコストアップを招くという問題がある。
音声信号などの入力信号の反転出力信号と非反転出力信号とを発生するとともに、反転出力信号と非反転出力信号間の直流オフセット電圧を、簡易な回路で確実にキャンセルできる平衡出力回路を提供することを目的とする。また、前段回路とともにその平衡出力回路を備えた、携帯電話機などの電子機器を提供することを目的とする。
コンデンサ14を有し、該コンデンサの充電電圧に応じた比較電圧Vcomを発生する比較電圧発生回路と、
前記入力信号に応じた電圧と前記比較電圧とが入力され、入力信号に応じた電圧を反転増幅して、前記第2出力信号を出力する反転増幅回路と、
前記第1出力信号と前記第2出力信号とに応じて、前記第2出力信号の直流電圧が、前記第1出力信号の直流電圧に等しくなるように、前記コンデンサを充電する充電回路とを備えることを特徴とする。
また、前記充電回路は、前記第1出力信号と前記第2出力信号とを比較して、前記第2出力信号の直流電圧が、前記第1出力信号の直流電圧に等しくなるように、前記比較電圧を制御する制御増幅回路とを備えることを特徴とする。
また、その平衡出力回路において、前記比較電圧Vcomは基準電圧Vrefに前記コンデンサの充電電圧を重畳した電圧であり、
前記入力信号Vinは、前記基準電圧Vrefに直流オフセット電圧Vofsが重畳され得る信号であることを特徴とする。
また、前記制御増幅回路は、前記比較電圧Vcomを決定するための所定時間T1の間のみ動作されることを特徴とする。
また、前記制御増幅回路は、前記第1出力信号と前記第2出力信号とが入力される増幅器15と、該増幅器の増幅出力を前記コンデンサ14に供給する供給用スイッチ手段18とを有することを特徴とする。
また、前記コンデンサの電荷を放電するための放電用スイッチ手段19を有し、該放電用スイッチ手段は前記比較電圧を決定するに先立って、前記コンデンサの電荷を放電することを特徴とする。
また、前記放電用スイッチ手段によって、所定時間毎に或いは所定時間以内に前記コンデンサの電荷を放電して、前記比較電圧を再び決定することを特徴とする
また、前記入力信号を増幅して、前記第1出力信号を発生する入力増幅回路20を有することを特徴とする。
本発明の電子機器は、信号を処理すると共に、基準電圧Vrefにオフセット電圧Vofsが重畳され得る直流電圧と信号成分とが合成されて出力される前段回路30と、該前段回路の出力が入力信号Vinとして入力される平衡出力回路10と、該平衡出力回路によって駆動される負荷回路50を有することを特徴とする。
本発明によれば、反転増幅回路の比較電圧を制御増幅回路で制御することにより、反転出力信号と非反転出力信号間の直流オフセット電圧をキャンセルし、平衡出力を発生されることができる。
また、比較電圧は、コンデンサ及び反転増幅回路等の寄生容量や浮遊容量をも含めた、静電容量での充電電圧に応じて決まるから、オフセットキャンセルが確実に行える。また、コンデンサの容量を小さくできるから、本平衡出力回路が作り込まれるIC(LSI)のコストを低減することができる。
また、制御増幅回路は、交流信号が供給されていない、短時間T1に成分比較電圧Vcomを決定するように動作させればよいから、コンデンサの容量を小さくできる。
図2は、本発明によるオフセットキャンセル動作を説明する図である。
図3は、本発明の第2の実施例を示す平衡出力回路10Aの構成を示す図である。
図4は、本発明の電子機器の実施例の構成を示す図である。
図5は、本発明の他の平衡出力回路の実施例を示す構成図である。
図1は、本発明の第1実施例に係る平衡出力回路及びそれを用いた携帯電話機などの電子機器の構成を示す図である。これらは、携帯電話機用のベースバンド信号送信出力部や、BTLスピーカドライバ等、非反転出力信号及び反転出力信号を平衡して出力する電気・電子装置に摘要できる。
図1において、前段回路30は、音声信号などの交流信号を処理すると共に、直流電圧である基準電圧Vrefに交流信号である音声信号などが合成されて出力される。前段回路を構成する各種の回路要素の特性のバラツキなどにより、基準電圧Vrefに直流オフセット電圧Vofsが重畳されて出力されることもしばしば発生する。即ち、基準電圧Vref+直流オフセット電圧Vofs、の重畳直流電圧となる。この重畳直流電圧もしくは、この重畳直流電圧に交流信号が合成されて、次段の平衡出力回路10に入力信号Vinとして入力される。
本発明の平衡出力回路10では、結合用コンデンサを介することなく、前段回路30から入力信号が直接入力される。また、入力信号Vinを第1出力信号Voutpとして、直接出力すると共に、入力信号Vinを反転増幅回路を介して、第1出力信号Voutpと反転した関係にある第2出力信号Voutnを出力する。
したがって、結合用コンデンサが不要であり、且つ第2出力信号Voutnのみを生成すればよいから、基本的に簡易に構成できる。勿論、平衡出力回路であるから、非反転出力信号である第1出力信号Voutpと反転出力信号である第2出力信号Voutn間の直流オフセット電圧をキャンセルして、平衡出力を発生させるように構成されている。
反転増幅回路は、2入力差動増幅器を用いた演算増幅器11と、その反転入力端−に接続された入力抵抗12と、その反転入力端−と出力端との間に接続された帰還抵抗13とを含んで構成されている。勿論、その他に交流成分帰還用の回路構成等が設けられてもよいが、説明を簡単にするためにそれらは省略している。入力抵抗12の抵抗値はR1であり、帰還抵抗13の抵抗値はR2(=n×R1)である。この係数nは任意の大きさでよいが、係数nを1とする場合には第2出力信号Voutnの交流成分の大きさを、第1出力信号Voutpの交流成分の大きさと等しくできる。
演算増幅器1の非反転入力端+には、基準電圧Vrefに、オフセットキャンセル電圧のための電荷が充電されるコンデンサ14の充電電圧Vcが重畳された、比較電圧Vcomが入力される。このコンデンサ14を含んで比較電圧発生回路が構成されている。
この基準電圧Vrefはこの実施例において、前段回路30における基準電圧Vrefと共通するものであり、これら平衡出力回路10における電源電圧Vddの半分の電圧であることがよい。即ち、Vref=Vdd×1/2。なお、電源電圧が、正負電源からなる場合には、基準電圧は、中間電位のグランド電位でよい。
制御増幅回路は、2入力差動増幅器用いた演算増幅器15と、第1出力信号Voutp点と演算増幅器15の非反転入力端+間に接続された第1スイッチ16と、第2出力信号Voutn点と演算増幅器15の反転入力端−間に接続された第2スイッチ17と、演算増幅器15の出力端とコンデンサ14からの比較電圧Vcom点間に接続された第3スイッチ18とを含んでいる。
これら第1〜第3スイッチ16〜18は、MOSトランジスタなどのトランジスタによって構成されることがよく、オフセットキャンセル信号φ1によってオンあるいはオフ状態に制御される。この例では、第1〜第3スイッチ16〜18は、オフセットキャンセル信号φ1が高(H)レベルの時にオンする。
送信回路40は、例えば、第1出力信号Voutpと第2出力信号Voutn間の平衡出力により駆動される、携帯電話機用のベースバンド信号送信出力部のものである。この送信回路に代えて、BTLスピーカドライバ等により駆動されるスピーカなどの、平衡出力が供給されるものでもよい。
前段回路30から平衡出力回路10に入力される入力信号Vinに、直流オフセット電圧Vofsが含まれてなく基準電圧Vrefだけが平衡出力回路10に入力される場合には、第1出力信号Voutpの直流電圧は基準電圧Vrefである。一方、コンデンサ14の電圧Vcが最初は零であるとすると、比較電圧Vcomは基準電圧Vrefに等しいから、演算増幅器11の出力端の電圧、即ち第2出力信号Voutnの直流電圧はやはり基準電圧Vrefである。
この場合、制御増幅回路の演算増幅器15を動作させてたとしても、この状態に変化は現れない。したがって、反転出力信号である第2出力信号Voutnと非反転出力信号である第1出力信号Voutp間の直流オフセット電圧は零であり、平衡出力を発生させることができる。
さて、前段回路30から平衡出力回路10に入力される入力信号Vinの直流電圧に直流オフセット電圧Vofsが含まれて基準電圧Vrefに重畳されて平衡出力回路10に入力される場合を想定する。この場合には、本発明によるオフセットキャンセル動作が行われる。この場合の動作を、図2を参照して説明する。
平衡出力回路10に、基準電圧Vrefに直流オフセット電圧Vofsが重畳して入力されると、その直流電圧が第1出力信号Voutpとして出力される。
図2の時点t1までの期間T0は、オフセットキャンセル信号φ1は低(L)レベルにあり、第1〜第3スイッチ16〜18がオフしている。この状態の時、比較電圧Vcomは基準電圧Vrefであり、演算増幅器11において入力信号Vinが帰還増幅される結果、第2出力信号Voutnは基準電圧Vrefから直流オフセット電圧Vofsをn倍した電圧だけ低い電圧になっている。Voutn=Vref−n×Vofs。
時点t1において、オフセットキャンセル信号φ1がHレベルになると、第1〜第3スイッチ16〜18がオンし、演算増幅器15の出力によってコンデンサ14が充電されていく。基準電圧Vrefにコンデンサ14の充電電圧が加算された比較電圧Vcomは、直流入力電圧Vref+Vofsに等しくなるように変化する。比較電圧Vcomが直流入力電圧に等しくなると、第2出力信号Voutnは第1出力信号Voutpに等しくなる。即ち、反転増幅回路の比較電圧Vcomを制御増幅回路で制御することにより、第1出力信号Voutpと第2出力信号Voutn間の直流オフセット電圧はキャンセルされ、平衡出力が発生される。
そのオフセットキャンセル動作が行われた期間T1の終了の時点t2で、オフセットキャンセル信号φ1をLレベルに戻し、制御増幅回路の動作を停止させる。
制御増幅回路の動作が停止されている状態では、スイッチ16〜18はオフされているから、コンデンサ14の充電電荷は、わずかな自然放電の他は放電されることなく、その状態を維持する。したがって、コンデンサ14は、小さな静電容量のもので構成することが出来る。また、演算増幅器11やその周辺回路に、寄生静電容量や浮遊静電容量が必然的に存在するが、それらの寄生静電容量等も含めてコンデンサ14と共に同電圧に充電される。したがって、それらの寄生静電容量や浮遊静電容量がオフセットキャンセル動作に誤差を与えることもない。
そして、オフセットキャンセル動作の終了後の時点t3で、直流電圧に交流の音声信号を合成した入力信号Vinを入力する。時点t3以後の期間T2で、音声信号が第1出力信号Voutpと第2出力信号Voutnに逆位相で発生されるから、送信回路40には、その差分の信号電圧が印加され、BTL駆動されることになる。
このように、交流の音声信号が供給されていない状態で、第1出力信号Voutpと第2出力信号Voutn間の直流オフセット電圧をキャンセルする。これにより、制御増幅回路は、短時間T1内に比較電圧Vcomを決定するように動作させればよい。したがって、さらにコンデンサの静電容量を小さくできる。
なお、第1、第2スイッチ16,17は省略して、第1出力信号Voutp及び第2出力信号Voutnを演算増幅器15に直接入力するようにしてもよい。
また、以上の説明では、直流オフセット電圧Vofsを正電圧として説明したが、負電圧の場合にも、勿論同様に動作が行われる。
図3は、本発明の第2の実施例を示す平衡出力回路10Aの構成を示す図である。この図3では、コンデンサ14に並列に、放電用のスイッチ19を接続している。この放電用スイッチ19は、MOSトランジスタなどのトランジスタで構成され、ディスチャージ信号φ2によって、オンあるいはオフに制御される。
コンデンサ14にオフセットキャンセルするだけの電荷が充電されている状態で、ある程度以上の時間が経過すると、少しずつコンデンサ14の電荷が自然放電していき、オフセットキャンセル動作に誤差が発生してくる可能性がある。
このような状態を防止するために、ある所定の時間毎に、あるいは所定時間以内に、オフセットキャンセル動作を、改めて行うことが望ましい。そのような場合に、スイッチ19を短時間だけ、ディスチャージ信号φ2によってオンして、コンデンサ14の電荷を一旦放電する。その後、改めて、図1,図2で説明したような、オフセットキャンセル動作を行う。
特に、本発明の平衡出力回路10、10AがTDMA(時分割多重通信)方式の変調波送信回路等に用いられる場合には、数ミリ秒程度のバースト送信毎にオフセットキャンセル動作を行うようにすることがよい。この場合には、少なくともそのバースト送信期間だけはオフセットキャンセル動作値を保持できればよい。
したがって、コンデンサ14の静電容量は極めて小さくできる。また、バースト送信に先立って、スイッチ19を用いてコンデンサ14の充電電荷の放電、即ちリセットと、オフセットキャンセル動作を行うことでよい。
図4は、本発明の電子機器、例えば携帯電話機の実施例の構成を示す図である。
この図4において、平衡出力回路10Bは、入力増幅回路20を備える場合の例を示している。この入力増幅回路20は、差動増幅器例えば、演算増幅器21の非反転入力端子+に入力信号Vinが入力される。その出力端の電圧を抵抗22,抵抗23からなる分圧回路で分圧して、その分圧電圧を演算増幅器21の反転入力端子+に入力する。分圧抵抗器23の他端は、基準電圧Vref点に接続されている。これにより、入力信号Vinが増幅されて出力される。
したがって、入力信号Vinの信号レベルが希望レベルよりも低いときに、入力信号Vinを増幅して、所要レベルの平衡出力信号Voutp、Voutnを得ることができる。この場合にも、図1などと同様に、第1出力信号Voutpと第2出力信号Voutn間の直流オフセット電圧はキャンセルされる。
この図4の電子機器の例では、音声信号などのディジタル信号Din(例えば、10ビット)が入力されてくる。そのディジタル信号Dinをディジタル・アナログ変換器(D/A変換器)31でアナログ信号に変換し、そのアナログ信号を例えばバタワース特性を有する低域通過フィルタ(LPF)32でフィルタリングする。このバタワースタイプのLPF32は、演算増幅器や抵抗、コンデンサを用い、基準電圧Vrefを基準として動作するもので、例えば4次のバタワース特性のLPFが好適に用いられる。
このLPF32からの入力信号Vinは、音声信号と直流電圧が合成されており、その直流電圧は基準電圧Vrefに直流オフセット電圧Vofsが重畳され得る。その直流オフセット電圧Vofsに応じて第2出力信号Voutnを反転増幅し、第1出力信号Voutpと第2出力信号Voutn間の直流オフセット電圧をキャンセルして、平衡出力をスピーカ50に供給する。
なお、入力増幅回路20は、平衡出力回路10の外部に設けてもよい。この場合には、D/A変換器31、LPF32、入力増幅回路20等が前段回路30になる。
このスピーカ50に代えて、図1のような送信回路40としてもよく、携帯電話機などの電子機器のための平衡出力回路を、簡易な構成とすることができ、且つ、確実に第1出力信号Voutpと第2出力信号Voutn間の直流オフセット電圧をキャンセルできる。
図5は、本発明の他の平衡出力回路10Cの実施例を示す構成図である。この図5では、図1の演算増幅器15に代えて、第1出力信号Voutpと第2出力信号Voutn間の中点電圧を作り出す抵抗分圧回路を備えている。この抵抗分圧回路は、抵抗15−1と抵抗15−2との直列接続回路から構成されており、その抵抗15−1,15−2の直列接続点が第3スイッチ18の一端に接続されている。なお、第1、第2スイッチ16,17は省略して、第1出力信号Voutp及び第2出力信号Voutnを抵抗15−1,15−2に直接入力するようにしてもよい。その他の構成や作用は図1におけるものと同様である。この図5の平衡出力回路によれば、より簡単な回路構成によって、図1の第1実施例と同様の効果を得ることができる。
Claims (12)
- 前段回路から入力される入力信号に応じた第1出力信号と、この第1出力信号と反転した関係にある第2出力信号とを出力する平衡出力回路であって、
コンデンサを有し、該コンデンサの充電電圧に応じた比較電圧を発生する比較電圧発生回路と、
前記入力信号に応じた電圧と前記比較電圧とが入力され、入力信号に応じた電圧を反転増幅して、前記第2出力信号を出力する反転増幅回路と、
前記第1出力信号と前記第2出力信号とに応じて、前記第2出力信号の直流電圧が、前記第1出力信号の直流電圧に等しくなるように、前記コンデンサを充電する充電回路とを備えることを特徴とする、平衡出力回路。 - 前記充電回路は、前記第1出力信号と前記第2出力信号とを比較して、前記第2出力信号の直流電圧が、前記第1出力信号の直流電圧に等しくなるように、前記比較電圧を制御する制御増幅回路とを備えることを特徴とする、請求項1に記載の平衡出力回路。
- 前記比較電圧は基準電圧に前記コンデンサの充電電圧を重畳した電圧であり、
前記入力信号は、前記基準電圧に直流オフセット電圧が重畳され得る信号であることを特徴とする、請求項2に記載の平衡出力回路。 - 前記制御増幅回路は、前記第1出力信号と前記第2出力信号とが入力される増幅器と、該増幅器の増幅出力を前記コンデンサに供給する供給用スイッチ手段とを有することを特徴とする、請求項3に記載の平衡出力回路。
- 前記コンデンサの電荷を放電するための放電用スイッチ手段を有し、該放電用スイッチ手段は前記比較電圧を決定するに先立って、前記コンデンサの電荷を放電することを特徴とする、請求項4に記載の平衡出力回路。
- 前記放電用スイッチ手段によって、所定時間毎に或いは所定時間以内に前記コンデンサの電荷を放電して、前記比較電圧を再び決定することを特徴とする請求項5に記載の平衡出力回路。
- 前記制御増幅回路は、前記比較電圧を決定するための所定時間の間のみ動作されることを特徴とする、請求項3に記載の平衡出力回路。
- 前記制御増幅回路は、前記第1出力信号と前記第2出力信号とが入力される増幅器と、該増幅器の増幅出力を前記コンデンサに供給する供給用スイッチ手段とを有することを特徴とする、請求項7に記載の平衡出力回路。
- 前記コンデンサの電荷を放電するための放電用スイッチ手段を有し、該放電用スイッチ手段は前記比較電圧を決定するに先立って、前記コンデンサの電荷を放電することを特徴とする、請求項8に記載の平衡出力回路。
- 前記制御増幅回路は、前記比較電圧を決定するための所定時間の間のみ動作されることを特徴とする、請求項2に記載の平衡出力回路。
- 前記入力信号を増幅して、前記第1出力信号を発生する入力増幅回路を有することを特徴とする、請求項1に記載の平衡出力回路。
- 信号を処理すると共に、基準電圧にオフセット電圧が重畳され得る直流電圧と信号成分とが合成されて出力される前段回路と、該前段回路の出力が入力信号として入力される請求項1〜11のいずれかに記載された平衡出力回路と、該平衡出力回路によって駆動される負荷回路を有することを特徴とする、電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006532740A JP5027510B2 (ja) | 2004-09-03 | 2005-08-24 | 平衡出力回路及びそれを用いた電子機器 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004257702 | 2004-09-03 | ||
JP2004257702 | 2004-09-03 | ||
JP2006532740A JP5027510B2 (ja) | 2004-09-03 | 2005-08-24 | 平衡出力回路及びそれを用いた電子機器 |
PCT/JP2005/015822 WO2006025417A1 (ja) | 2004-09-03 | 2005-08-24 | 平衡出力回路及びそれを用いた電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006025417A1 true JPWO2006025417A1 (ja) | 2008-05-08 |
JP5027510B2 JP5027510B2 (ja) | 2012-09-19 |
Family
ID=36000067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006532740A Expired - Fee Related JP5027510B2 (ja) | 2004-09-03 | 2005-08-24 | 平衡出力回路及びそれを用いた電子機器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7368982B2 (ja) |
JP (1) | JP5027510B2 (ja) |
KR (1) | KR20070046783A (ja) |
CN (1) | CN1918789A (ja) |
TW (1) | TWI345873B (ja) |
WO (1) | WO2006025417A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4662069B2 (ja) * | 2006-10-16 | 2011-03-30 | 株式会社デンソー | 発電制御装置 |
JP5115343B2 (ja) * | 2008-06-10 | 2013-01-09 | ミツミ電機株式会社 | 音声出力回路 |
US10230335B2 (en) | 2016-09-30 | 2019-03-12 | Skyworks Solutions, Inc. | Temperature compensated power amplifier gain |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS518040A (ja) * | 1974-03-14 | 1976-01-22 | Gertsch Ag | |
JP2000004129A (ja) * | 1998-06-17 | 2000-01-07 | Toshiba Ave Co Ltd | Cmosアナログ回路 |
JP2000252770A (ja) * | 1999-03-02 | 2000-09-14 | Advanced Circuit Technologies:Kk | オフセット電圧の較正方式に特徴を有する直流増幅回路 |
JP2001326545A (ja) * | 2000-05-17 | 2001-11-22 | Mitsubishi Electric Corp | アナログ出力回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5416606Y2 (ja) * | 1974-07-03 | 1979-06-29 | ||
US4509019A (en) * | 1983-01-27 | 1985-04-02 | At&T Bell Laboratories | Tunable active filter |
FR2714548B1 (fr) * | 1993-12-23 | 1996-03-15 | Sgs Thomson Microelectronics | Amplificateur à correction de tension de décalage. |
JP3576702B2 (ja) * | 1996-06-12 | 2004-10-13 | 富士通株式会社 | 可変ハイパスフィルタ |
JPH1093365A (ja) | 1996-09-18 | 1998-04-10 | Mitsubishi Electric Corp | オーディオ用電力増幅回路 |
US5926066A (en) * | 1997-03-03 | 1999-07-20 | National Semiconductor Corporation | Chopper-stabilized operational amplifier including integrated circuit with true random voltage output |
JP2002232271A (ja) * | 2001-02-01 | 2002-08-16 | Fujitsu Ltd | Dcオフセットキャンセル回路、光−電気パルス変換回路、及びパルス整形回路 |
US7078965B2 (en) * | 2004-04-26 | 2006-07-18 | World Energy Labs (2), Inc. | Servo balancing among driver devices |
US7142047B2 (en) * | 2004-11-29 | 2006-11-28 | Tripath Technology, Inc. | Offset cancellation in a switching amplifier |
-
2005
- 2005-08-19 TW TW094128328A patent/TWI345873B/zh not_active IP Right Cessation
- 2005-08-24 JP JP2006532740A patent/JP5027510B2/ja not_active Expired - Fee Related
- 2005-08-24 KR KR1020067016035A patent/KR20070046783A/ko not_active Application Discontinuation
- 2005-08-24 WO PCT/JP2005/015822 patent/WO2006025417A1/ja active Application Filing
- 2005-08-24 CN CNA2005800042037A patent/CN1918789A/zh active Pending
- 2005-08-24 US US10/597,908 patent/US7368982B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS518040A (ja) * | 1974-03-14 | 1976-01-22 | Gertsch Ag | |
JP2000004129A (ja) * | 1998-06-17 | 2000-01-07 | Toshiba Ave Co Ltd | Cmosアナログ回路 |
JP2000252770A (ja) * | 1999-03-02 | 2000-09-14 | Advanced Circuit Technologies:Kk | オフセット電圧の較正方式に特徴を有する直流増幅回路 |
JP2001326545A (ja) * | 2000-05-17 | 2001-11-22 | Mitsubishi Electric Corp | アナログ出力回路 |
Also Published As
Publication number | Publication date |
---|---|
TWI345873B (en) | 2011-07-21 |
US20070257734A1 (en) | 2007-11-08 |
CN1918789A (zh) | 2007-02-21 |
JP5027510B2 (ja) | 2012-09-19 |
WO2006025417A1 (ja) | 2006-03-09 |
US7368982B2 (en) | 2008-05-06 |
KR20070046783A (ko) | 2007-05-03 |
TW200610264A (en) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7656231B2 (en) | High bandwidth apparatus and method for generating differential signals | |
US20090110213A1 (en) | Programmable integrated microphone interface circuit | |
CN108694962B (zh) | 放大器及使用其的半导体装置 | |
JP4748534B2 (ja) | 平衡増幅器及び電子回路 | |
JP2017076878A (ja) | オーディオ回路、それを用いた電子機器 | |
JP4785801B2 (ja) | D級増幅器 | |
US6922474B2 (en) | Shock sound prevention circuit | |
JP5027510B2 (ja) | 平衡出力回路及びそれを用いた電子機器 | |
US6940985B2 (en) | Shock sound prevention circuit | |
US20070030037A1 (en) | Reference voltage generating circuit | |
JPH1141064A (ja) | バランス/シングル変換回路 | |
WO2017065010A1 (ja) | 増幅器、オーディオ信号出力方法、および電子機器 | |
WO2016194651A1 (ja) | 増幅器及びその制御方法、並びに電子機器 | |
JP2010017013A (ja) | チャージポンプ回路 | |
US6809580B2 (en) | Switched capacitor filter circuit and method of fabricating the same | |
KR20090034718A (ko) | 음성출력장치 및 음성출력 방법 | |
JP2014160903A (ja) | スイッチトキャパシタ回路 | |
US20080088370A1 (en) | Method, apparatus and system for reducing noise from an amplifier | |
JP2008312079A (ja) | 増幅回路 | |
JP2006129107A (ja) | 信号増幅装置 | |
JP4533707B2 (ja) | アンプ装置、アンプ用電源回路およびオーディオ信号再生装置 | |
JP5466598B2 (ja) | 半導体装置 | |
JP4461480B2 (ja) | 増幅器 | |
JP2009055351A (ja) | 増幅回路 | |
JP2005217583A (ja) | スイッチングアンプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080716 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090122 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120425 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120622 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |