JP5237549B2

JP5237549B2 - 定電流回路

Info

Publication number: JP5237549B2
Application number: JP2006351118A
Authority: JP
Inventors: 史則橋本
Original assignee: Semiconductor Components Industries LLC
Current assignee: Semiconductor Components Industries LLC
Priority date: 2006-12-27
Filing date: 2006-12-27
Publication date: 2013-07-17
Anticipated expiration: 2026-12-27
Also published as: JP2008166904A; US7902808B2; US20080174294A1

Description

本発明は、入力側の定電流を流す入力側経路と、この入力側の定電流に応じた出力側の定電流を流す出力側経路と、を含む定電流回路に関する。

従来より、半導体集積回路には、各種のカレントミラー回路が多く使用されている。ここで、カレントミラー回路には、１つのカレントミラー入力側のトランジスタに対し、共通ベースで接続されるカレントミラー出力側のトランジスタが複数個ある場合も多くある。

なお、カレントミラー回路については、例えば特許文献１〜３などに開示がある。

特開２００６−３３５２３号公報特開平１０−９７３３２号公報特開平７−１２１５６号公報

このような出力が複数個ある回路を利用して、信号を扱う場合、しばしば、カレントミラー回路のベースラインを介して信号の高域での干渉や信号漏れ等が発生する場合がある。特に、扱う信号のゲインが高い時や、ＭＩＸ回路や、扱う信号の周波数が高い時には、このような信号漏れの問題がしばしば発生している。そして、この漏れ量や位相条件によって予期しない発振が発生することもある。

本発明は、定電流を流すカレントミラー入力側トランジスタと、このカレントミラー入力トランジスタと制御端が共通接続された複数のカレントミラー出力側トランジスタと、を有し、複数のカレントミラー出力側トランジスタから複数の動作回路に定電流を供給する定電流回路であって、前記複数のカレントミラー出力側トランジスタの中の２以上あってその出力側に出力端が接続される複数のカレントミラー出力側トランジスタの出力側と、そこに接続される前記出力端との間に、前記カレントミラー出力側トランジスタの出力電流についてその高周波成分を除去するローパスフィルタをそれぞれ設け、各ローパスフィルタは、２つの抵抗と１つのコンデンサを含み、前記２つの抵抗は直列接続され、直列接続された２つの抵抗の一端が前記カレントミラー出力側トランジスタのコレクタに接続され、２つの抵抗の接続点に前記１つのコンデンサの一端が接続され、このコンデンサの他端がグランドに接続されている、ことを特徴とする。

また、複数のカレントミラー出力側トランジスタの出力側に高周波成分を除去するローパスフィルタをそれぞれ接続することが好適である。

また、前記ローパスフィルタは、抵抗と、この抵抗およびこの抵抗に接続されるラインに寄生する寄生容量を用いて構成されることが好適である。

また、前記定電流回路を１つのセルに内にまとめ、前記複数のカレントミラー出力側トランジスタからの出力電流を前記セルの複数の出力端からそれぞれ出力することが好適である。

本発明によれば、ローパスフィルタによって、１つのカレントミラー回路の出力につながる回路における高周波成分が他のカレントミラー回路の出力に影響するのを防止することができる。

以下、本発明の実施形態について、図面に基づいて説明する。

まず、信号が漏れるメカニズムについて、説明する。ここでは、トランジスタの寄生容量が無視できない高周波信号領域を考えている。

図１は、本実施形態の定電流回路の基本的構成を示したものであり、この回路では、ＰＮＰトランジスタＱ１は、エミッタが正電源に接続され、コレクタが定電流源ＣＣを介し、グランドに接続されている。このトランジスタＱ１の制御端であるベースは、抵抗Ｒ１により正電源に接続されるともに、ＰＮＰトランジスタＱ２のコレクタが接続されている。このトランジスタＱ２のベースはトランジスタＱ１のコレクタに接続され、コレクタはグランドに接続されている。そして、トランジスタＱ１のベースラインには、エミッタが正電源に接続されたＰＮＰトランジスタＱ７、Ｑ８が接続されており、このベースラインには、トランジスタＱ２からベース電流が供給され、トランジスタＱ７，Ｑ８はトランジスタＱ１とカレントミラー回路を構成している。

また、ＮＰＮトランジスタＱ４は、そのベースに信号ＩＮが入力され、コレクタは正電源に接続され、エミッタはＮＰＮトランジスタＱ３のコレクタに接続されている。トランジスタＱ３は、エミッタがグランドに接続され、ベースは、抵抗Ｒ２によってグランドに接続されているとともにＮＰＮトランジスタＱ６のベースとＮＰＮトランジスタＱ５のエミッタに接続されている。トランジスタＱ６は、エミッタがグランドに接続され、コレクタにはＮＰＮトランジスタＱ５のベースが接続されている。このトランジスタＱ５は、コレクタが正電源に接続され、エミッタがトランジスタＱ３、Ｑ６の共通ベースに接続されている。従って、トランジスタＱ６とトランジスタＱ３はカレントミラーを構成している。そして、トランジスタＱ６のコレクタおよびトランジスタＱ５のベースには、トランジスタＱ７のコレクタが接続されている。従って、トランジスタＱ７からはトランジスタＱ１に流れる電流に応じた定電流が流れ、この電流がトランジスタＱ６、トランジスタＱ３に流れる。従って、この電流がトランジスタＱ４にバイアス電流として流れ、トランジスタＱ４において、入力信号ＩＮに応じた電流がそのコレクタ側の出力端ＯＵＴ０から出力される。

一方、トランジスタＱ８のコレクタは、ＮＰＮトランジスタＱ９のコレクタが接続され、このトランジスタＱ９のエミッタはグランドに接続されている。トランジスタＱ９のコレクタには、ＮＰＮトランジスタＱ１０のベースが接続され、このトランジスタＱ１０のコレクタは正電源に接続され、エミッタはトランジスタＱ９のベースに接続されている。

トランジスタＱ９のベースは、抵抗Ｒ３によってグランドに接続されるとともに、ＮＰＮトランジスタＱ１１のベースが接続されている。トランジスタＱ１１のエミッタはグランドに接続されており、トランジスタＱ９とトランジスタＱ１１はカレントミラーを構成している。

トランジスタＱ１１のコレクタには、ＮＰＮトランジスタＱ１２のエミッタが接続され、トランジスタＱ１２のコレクタは抵抗Ｒ４を介し正電源に接続され、ベースには信号ＩＮ２が入力されている。そして、トランジスタＱ１２のコレクタに出力端ＯＵＴが接続されている。

トランジスタＱ１１には、トランジスタＱ１に流れる定電流が流れており、これがトランジスタＱ１２にバイアス電流として流れる。従って、出力端ＯＵＴには、トランジスタＱ１２の入力に応じた電圧出力が得られる。

この回路では、トランジスタＱ１と、トランジスタＱ７，Ｑ８がカレントミラーを形成しており、トランジスタＱ７、Ｑ８が定電流源となっている。そして、これらトランジスタＱ７、Ｑ８は、異なる信号を取り扱う回路である。

なお、この回路における高周波成分の出力端ＯＵＴへの漏出を調べるため、出力端ＯＵＴ０を省略し、トランジスタＱ１２へのベース入力を定電圧とした。従って、各図において出力端ＯＵＴ０を省略し、トランジスタＱ１２のベース入力を直流電源で示している。

ここで、図２はカレントミラーの入力側トランジスタＱ１のベースコレクタ間に配置するトランジスタＱ２，Ｑ５，Ｑ１０をＭＯＳ型トランジスタとしたものである。トランジスタＱ２，Ｑ５，Ｑ１０は、カレントミラーを構成するトランジスタへベース電流を供給するが、このトランジスタＱ２，Ｑ５，Ｑ１０にＭＯＳ型トランジスタを用いることで、このＭＯＳ型トランジスタについてはベース電流が不要であり、高精度のカレントミラーを構成することが可能になる。

図３は、図１における定電流源ＣＣからの定電流を供給するためのカレントミラー回路を構成するトランジスタＱ１，Ｑ２，Ｑ７，Ｑ８をＮＰＮトランジスタで構成したものである。従って、他のカレントミラー回路を構成するトランジスタＱ３，Ｑ５，Ｑ６、Ｑ９，Ｑ１０，Ｑ１１がＰＮＰ型のトランジスタで構成してある。この回路においても、定電流源ＣＣに流れる電流がトランジスタＱ７，Ｑ８を開始、トランジスタＱ４，Ｑ１２のバイアス電流となり、これらトランジスタのベースへの入力が、それぞれ出力端に得られる。

図４は、図３の回路において、トランジスタＱ２，Ｑ５，Ｑ１０にＭＯＳ型トランジスタを用いる例を示している。

ここで、トランジスタＱ４への入力が高周波である場合を考える。この図１の回路において、各々のトランジスタのＣＢ（コレクタ・ベース）容量は、高周波では電圧変化に対して無視できないため、図１のＱ４のベースに入力された信号は、Ｑ４のエミッタ⇒Ｑ３のＣＢ容量⇒Ｑ５のＥＢ／／Ｑ６のＣＢ容量⇒Ｑ７のＣＢ容量⇒Ｑ８のＣＢ容量⇒Ｑ９のＣＢ容量／／Ｑ１０のＥＢ⇒Ｑ１１のＣＢ容量⇒Ｑ１２エミッタに作用してトランジスタ動作し、トランジスタＱ１２のコレクタから出力へ漏れてしまう。

例えば、図１の回路を高周波におけるトランジスタのＣＢ容量を電圧を保持する電源に置き換えると図５のように簡略できる。また、トランジスタＱ３，Ｑ５，Ｑ６，Ｑ９，Ｑ１０，Ｑ１１を省略して展開すると図６となる。さらに、トランジスタＱ１，Ｑ２を単にダイオードで示しトランジスタＱ７，Ｑ８について直流電源のみで示すと図７のようにも表すことができる。

そして、最終的な簡略図は、図９のように示される。この図９では、直流電源は省いており、トランジスタＱ７、Ｑ８のＣＢ容量はそのまま容量として記載してある。

この図９から分かるように、複数個出力のあるカレントミラー回路において、トランジスタＣＢ容量によるカレントミラートランジスタのベースラインへ信号漏れが出力トランジスタＱ１２のコレクタのＤＣ変化による出力への信号漏れの原因であることが分かる。

このため、本実施形態では、出力コレクタとその電流を受ける側の間にＬＰＦを設置して信号漏れ原因のＤＣ変化をなくすこととした。すなわち、本実施形態においては、図１０に示すように、入力信号源とトランジスタＱ７のコレクタの間、およびトランジスタＱ８のコレクタと信号の出力端ＯＵＴとの間にローパスフィルタＬＰＦを挿入し、ここで高周波成分を除去して、カレントミラー回路のベースラインを介し伝達される信号漏れを防止する。なお、図１０の回路をもう少し詳細に書くと、図８のように示される。

ここで、ローパスフィルタＬＰＦの形式は、図１１の（ａ）（ｂ）（ｃ）（ｄ）が望ましい。

図１１（ａ）では、２つの直列接続の抵抗の接続点に他端がグランドに接続された容量を接続する。図１１（ｂ）では、１つの抵抗の下側（グランド側）に他端がグランドに接続された容量を接続する。図１１（ｃ）では、１つの抵抗の上側（正電源側）に他端がグランドに接続された容量を接続する。

また、図１１（ｄ）では、配線に抵抗のみを配置する。この抵抗のみのケースでは、図１２のように半導体集積回路におけるトランジスタには、それぞれＣ−ＳＵＢ（基板）の寄生容量があり抵抗のみでもＬＰＦを構成することも可能である。すなわち、半導体集積回路では、シリコン基板に不純物を注入して、Ｎウェル、Ｐウェル、Ｎ領域、Ｐ領域などを形成し、各種トランジスタを形成している。従って、コレクタ（Ｃ）領域と、基板（ＳＵＢ）との間に寄生容量が発生する。そこで、これをローパスフィルタＬＰＦの容量として利用することができる。これによって、高周波成分は基板側に逃がされることになる。例えば、図１１に示すように、各トランジスタのコレクタ側には、寄生容量が発生しているため、トランジスタＱ７のコレクタとトランジスタＱ６のコレクタ同士の接続配線に抵抗を設けたたり、トランジスタＱ８のコレクタとトランジスタＱ１０のコレクタ同士の接続配線に抵抗を設けることにより、ここにローパスフィルタＬＰＦを形成することができる。

図１３、図１４、図１５、図１６は、実施形態に係る回路を示している。なお、トランジスタＱ４への入力に対する信号出力は省略してある。これらの回路において、トランジスタＱ７のコレクタとトランジスタＱ６のコレクタ同士の接続配線、およびトランジスタＱ８のコレクタとトランジスタＱ１０のコレクタ同士の接続配線に、図１１（ａ）に示す直列抵抗と容量を組み合わせたローパスフィルタＬＰＦを設けている。

各図の右側には、このようなローパスフィルタＬＰＦを設けた場合の効果を示してある。図において、新回路と記載したのが、実施形態の回路である。数ＭＨｚ〜１ＧＨｚに渡る広い範囲で、信号漏れが減少されることが分かる。

なお、図１３は、図１の回路にローパスフィルタＬＰＦを追加した回路、図１４は、図２の回路にローパスフィルタＬＰＦを追加した回路、図１５は、図３の回路にローパスフィルタＬＰＦを追加した回路、図１６は、図４の回路にローパスフィルタＬＰＦを追加した回路である。

図１７．図１８，図１９，図２０は、本実施形態の応用例を示している。１つのカレントミラー入力側トランジスタＱ１のベースラインに多数のカレントミラー出力側トランジスタＱ２０を接続し、ここから定電流を出力し、出力端に供給する。そして、各カレントミラー出力側トランジスタＱ２０と出力端との間の電流経路にローパスフィルタＬＰＦを配置して、ここで高周波成分を除去する。

このように、複数の定電流出力を有するカレントミラー回路を１個のセルに集約し、この定電流を出力する側にローパスフィルタを設け、高周波成分を除去する。これによって、カレントミラー回路のベースラインを介し、他の出力端に高周波信号が伝達するのを防止することができる。

従って、定電流を出力する側の出力端（ＯＵＴ１、２、３・・・４、５）において、カレントミラー回路のベースラインを介して伝達される高周波の影響を気にせず、各出力端に接続される回路を設計することができる。

なお、上述の説明では、省略したが、全てのトランジスタを、ＭＯＳ型トランジスタで構成することも可能である。この場合、ＰＮＰ型がＰチャネル、ＮＰＮ型がＮチャネル、コレクタがドレイン、エミッタがソース、ベース（制御端）がゲート（制御端）に対応する。

実施形態の定電流回路の基本的構成を示す図である。他の基本的構成を示す図である。さらに、他の基本的構成を示す図である。さらに、他の基本的構成を示す図である。図１の回路について、動作を説明するために簡略化した図である。図５の回路について、さらに簡略化した図である。図６の回路について、さらに簡略化した図である。図６に回路にローパスフィルタを追記した構成を示す図である。図６の回路について、さらに書き換えた図である。図９の回路にローパスフィルタを追記した構成を示す図である。ローパスフィルタの構成を示す図である。寄生容量を用いた場合の実施形態の構成を示す図である。図１の回路にローパスフィルタを追記した実施形態の構成および改善効果を示す図である。図２の回路にローパスフィルタを追記した実施形態の構成および改善効果を示す図である。図３の回路にローパスフィルタを追記した実施形態の構成および改善効果を示す図である。図４の回路にローパスフィルタを追記した実施形態の構成および改善効果を示す図である。図１の構成のカレントミラー回路において、複数の出力側を設け、各出力側にローパスフィルタを設けた図である。図２の構成のカレントミラー回路において、複数の出力側を設け、各出力側にローパスフィルタを設けた図である。図３の構成のカレントミラー回路において、複数の出力側を設け、各出力側にローパスフィルタを設けた図である。図４の構成のカレントミラー回路において、複数の出力側を設け、各出力側にローパスフィルタを設けた図である。

符号の説明

ＣＣ定電流源、ＬＰＦローパスフィルタ、ＯＵＴ出力端、Ｑ１〜Ｑ１２カレントミラー入力側トランジスタ、Ｒ１〜Ｒ４抵抗。

Claims

定電流を流すカレントミラー入力側トランジスタと、このカレントミラー入力トランジスタと制御端が共通接続された複数のカレントミラー出力側トランジスタと、を有し、
複数のカレントミラー出力側トランジスタから複数の動作回路に定電流を供給する定電流回路であって、
前記複数のカレントミラー出力側トランジスタの中の２以上あってその出力側に出力端が接続される複数のカレントミラー出力側トランジスタの出力側と、そこに接続される前記出力端との間に、前記カレントミラー出力側トランジスタの出力電流についてその高周波成分を除去するローパスフィルタをそれぞれ設け、
各ローパスフィルタは、２つの抵抗と１つのコンデンサを含み、
前記２つの抵抗は直列接続され、直列接続された２つの抵抗の一端が前記カレントミラー出力側トランジスタのコレクタに接続され、２つの抵抗の接続点に前記１つのコンデンサの一端が接続され、このコンデンサの他端がグランドに接続されている、
ことを特徴とする定電流回路。
請求項１に記載の定電流回路において、
複数のカレントミラー出力側トランジスタの出力側に高周波成分を除去するローパスフィルタをそれぞれ接続することを特徴とする定電流回路。
請求項１または２に記載の定電流回路において、
前記コンデンサは、前記２つの抵抗およびこの２つの抵抗に接続されるラインに寄生する寄生容量を用いて構成されることを特徴とする定電流回路。
請求項１〜３のいずれか１つに記載の定電流回路において、
前記定電流回路を１つのセルに内にまとめ、前記複数のカレントミラー出力側トランジスタからの出力電流を前記セルの複数の出力端からそれぞれ出力することを特徴とする定電流回路。