JP2006033523A

JP2006033523A - カレントミラー回路

Info

Publication number: JP2006033523A
Application number: JP2004210747A
Authority: JP
Inventors: Nobuo Takahashi; 伸夫高橋
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2004-07-16
Filing date: 2004-07-16
Publication date: 2006-02-02

Abstract

【課題】接地との間に入力電流を形成するタイプのカレントミラー回路であって、ｎｐｎ型トランジスタを用いて構成されるものを提供すること。
【解決手段】トランジスタＱ１のエミッタとトランジスタＱ２のベースとトランジスタＱ３のベースとが互いに接続され、トランジスタＱ２のコレクタには抵抗器の一端が接続され、抵抗器の他端には電源が接続され、トランジスタＱ１のベースには抵抗器の前記一端が直接又は間接的に接続され、トランジスタＱ１のコレクタが電源に接続され、トランジスタＱ２のエミッタとトランジスタＱ３のエミッタとが共に直接又は間接的に接地され、トランジスタＱ１のベースと接地との間に入力電流を形成することで、トランジスタＱ３のコレクタ電流として出力電流を形成する。
【選択図】図１

Description

本発明はカレントミラー回路に関し、特に、接地との間に入力電流を形成するタイプのカレントミラー回路をｎｐｎ型トランジスタを用いて実現する技術に関する。

カレントミラー回路は、入力した電流と同じ向きの電流が出力される回路であり、例えばｎｐｎ型トランジスタを用いて構成されており、ある値の電流を入力すると、それに応じた値の電流を対象回路から引く動作をする。

上述の通常のカレントミラー回路を応用して、ｎｐｎ型トランジスタをｐｎｐ型トランジスタに置換すれば、定電流源等によりある値の電流を接地との間に形成すると、それに応じた値の電流を対象回路に供給するカレントミラー回路を容易に実現することができる。

しかしながら、半導体プロセスによっては、ｐｎｐ型トランジスタを利用できなかったり、所期の特性を有するｐｎｐ型トランジスタを得にくかったりする。また、ｎｐｎ型トランジスタが主として用いられる回路にｐｎｐ型トランジスタを使用することで、工程の増加を招くこともある。

本発明は上記課題に鑑みてなされたものであって、その目的は、接地との間に入力電流を形成するタイプのカレントミラー回路であって、ｎｐｎ型トランジスタを用いて構成されるものを提供することにある。

上記課題を解決するために、本発明に係るカレントミラー回路は、ｎｐｎ型の第１のトランジスタと、ｎｐｎ型の第２のトランジスタと、ｎｐｎ型の第３のトランジスタと、を含み、前記第１のトランジスタのエミッタと前記第２のトランジスタのベースと前記第３のトランジスタのベースとが互いに直接又は間接的に接続され、前記第２のトランジスタのコレクタには抵抗器の一端が接続され、前記抵抗器の他端には電源が接続され、前記第１のトランジスタのベースには前記抵抗器の前記一端が直接又は間接的に接続され、前記第１のトランジスタのコレクタが電源に接続され、前記第２のトランジスタのエミッタと前記第３のトランジスタのエミッタとが共に直接又は間接的に接地され、前記第１のトランジスタのベースと接地との間に入力電流を形成することで、前記第３のトランジスタのコレクタ電流として出力電流を形成する、ことを特徴とする。

前記第１のトランジスタのベースには前記抵抗器の前記一端が抵抗器を介して接続されるようにしてもよい。また、前記第２のトランジスタのエミッタと前記第３のトランジスタのエミッタとがそれぞれ抵抗器を介して共に接地されるようにしてもよい。

また、本発明に係るカレントミラー回路は、ｎｐｎ型の第１のトランジスタと、ｎｐｎ型の第２のトランジスタと、ｎｐｎ型の第３のトランジスタと、を含み、前記第１のトランジスタのエミッタと前記第２のトランジスタのベースと前記第３のトランジスタのベースとが互いに直接又は間接的に接続され、前記第１のトランジスタのコレクタと前記第２のトランジスタのコレクタとが共に電源に接続され、前記第１のトランジスタのベースは抵抗器を介して前記第２のトランジスタのコレクタに接続され、前記第２のトランジスタのエミッタと前記第３のトランジスタのエミッタとがそれぞれ抵抗器を介して共に接地され、前記第１のトランジスタのベースと接地との間に入力電流を形成することで、前記第３のトランジスタのコレクタ電流として出力電流を形成する、ことを特徴とする。

また、第１段カレントミラー回路と第２段カレントミラー回路を備え、前記第１段カレントミラー回路を、請求項１乃至４のいずれかに記載のカレントミラー回路とし、前記第２段カレントミラー回路を、請求項１乃至４のいずれかに記載のカレントミラー回路とし、前記第１段カレントミラー回路の出力電流を前記第２段カレントミラー回路の入力電流とするようにしてもよい。こうすれば、カレントミラー回路の入出力関係を変えることができる。

本発明によれば、接地との間に入力電流を形成するタイプのカレントミラー回路をｎｐｎ型トランジスタを用いて実現することができる。

以下、本発明の実施形態について図面に基づき詳細に説明する。

実施形態１．
図１は、本発明の実施形態１に係るカレントミラー回路の構成を示す図である。

同図に示すように、このカレントミラー回路は、３つのｎｐｎ型トランジスタＱ１，Ｑ２，Ｑ３を備えている。トランジスタＱ１のコレクタは電源Ｖｃｃに接続されており、ベースは抵抗器Ｒ２の一端に接続されている。抵抗器Ｒ２の他端はトランジスタＱ２のコレクタに接続されている。トランジスタＱ２のコレクタには抵抗器Ｒ２と並列に抵抗器Ｒ１の一端が接続されており、他端は電源Ｖｃｃに接続されている。トランジスタＱ１のエミッタ、トランジスタＱ２のベース、トランジスタＱ３のベースは相互に接続されている。また、トランジスタＱ２及びＱ３のエミッタはそれぞれ抵抗器Ｒ３及びＲ４を介して接地されている。

以上の構成においては、トランジスタＱ１のベースと抵抗器Ｒ２の接続位置から接地に向けて入力電流が流されると、トランジスタＱ３のコレクタ電流として出力電流が現れるようになっている。

ここで、図１に示すカレントミラー回路の動作についてさらに詳細に説明する。

各トランジスタＱ１，Ｑ２，Ｑ３のベース電流を無視すると、トランジスタＱ１のベース電位Ｖ２は、トランジスタＱ２及びＱ３のエミッタ電流が等しいことを考慮すると、トランジスタＱ１及びＱ２のベースエミッタ間電圧Ｖ_ＢＥにより、次式のように表される。

（数１）
Ｖ２＝Ｒ３×Ｉ_ｏｕｔ＋２・Ｖ_ＢＥ …（１）

また、トランジスタＱ２のコレクタ電位Ｖ１は次式のように表される。

（数２）
Ｖ１＝Ｖ２＋Ｒ２・Ｉ_ｉｎ＝Ｒ３・Ｉ_ｏｕｔ＋２・Ｖ_ＢＥ＋Ｒ２・Ｉ_ｉｎ …（２）

また、抵抗器Ｒ１を流れる電流Ｉ１、入力電流Ｉ_ｉｎ、トランジスタＱ２のエミッタ電圧Ｖ３、出力電流Ｉ_ｏｕｔは、それぞれ以下のように表される。

（数３）
Ｉ１＝（Ｖｃｃ−Ｖ１）／Ｒ１ …（３）
Ｉ_ｉｎ＝（Ｖ１−Ｖ２）／Ｒ２ …（４）
Ｖ３＝Ｒ３・Ｉ_ｏｕｔ …（５）
Ｉ_ｏｕｔ＝Ｉ１−Ｉ_ｉｎ …（６）

そして、以上の式をまとめると、入力電流Ｉ_ｉｎと出力電流Ｉ_ｏｕｔとの関係は次式のように表されることが分かる。

（数４）
Ｉ_ｏｕｔ＝（Ｖｃｃ−２・Ｖ_ＢＥ）／（Ｒ１＋Ｒ３）−（Ｒ１＋Ｒ２）／（Ｒ１＋Ｒ３）・Ｉ_ｉｎ …（７）

図２は、図１に示すカレントミラー回路の入出力関係を示す図である。同図において、Ｙ切片は上記式（７）の上辺第１項となる。また、傾きは右辺第２項の入力電流Ｉ_ｉｎの係数となる。同図に示されるように、入力電流Ｉ_ｉｎが増えると、それに応じて線形に出力電流Ｉ_ｏｕｔが減少する。

なお、上記式（７）から分かるように、抵抗器Ｒ１を設ける場合には、抵抗器Ｒ２及びＲ３及びＲ４は必ずしも必要がない。逆に、抵抗器Ｒ１を設けない場合には、抵抗器Ｒ２及びＲ３及びＲ４が必要となる。但し、回路動作の安定のためには、抵抗器Ｒ３及びＲ４を設けることが望ましい。また、ここでは図１に示されるシンプルな構成を採用したが、他の素子を各回路素子間に設けてもよい。例えば、トランジスタＱ１のエミッタをトランジスタＱ２及びＱ３のベースに接続する場合、ダイオード接続したｎｐｎ型トランジスタを介して接続するようにしてもよい。こうすれば、トランジスタＱ１のベース電圧Ｖ２を上昇させて動作安定を図ることができる。

実施形態２．
図３は、本発明の実施形態２に係るカレントミラー回路の構成を示す図である。

同図に示すカレントミラー回路は、第１段カレントミラー回路１０と第２段カレントミラー回路１２とを接続したものであり、第１段カレントミラー回路１０と第２段カレントミラー１２は、図１に示したカレントミラー回路と同一構成を有している。そして、第１段カレントミラー回路１０のトランジスタＱ３のコレクタ電流は、第２段カレントミラー回路１２の入力電流として用いられている。

第１段カレントミラー回路１０と第２段カレントミラー回路１２は、共に図２に示す入出力関係を有しているので、両者を接続することで、図４に示す入出力関係を実現することができる。

以上説明したように、本実施形態によれば、ｐｎｐ型トランジスタを用いずに、ｎｐｎ型トランジスタだけで、接地との間で入力電流を形成するタイプのカレントミラー回路を実現することができる。

本発明の実施形態１に係るカレントミラー回路の構成図である。本発明の実施形態１に係るカレントミラー回路の入出力関係を示す図である。本発明の実施形態２に係るカレントミラー回路の構成図である。本発明の実施形態２に係るカレントミラー回路の入出力関係を示す図である。

符号の説明

Ｑ１〜Ｑ６ｎｐｎ型トランジスタ、Ｒ１〜Ｒ８抵抗器、１０第１段カレントミラー回路、１２第２段カレントミラー回路。

Claims

ｎｐｎ型の第１のトランジスタと、
ｎｐｎ型の第２のトランジスタと、
ｎｐｎ型の第３のトランジスタと、を含み、
前記第１のトランジスタのエミッタと前記第２のトランジスタのベースと前記第３のトランジスタのベースとが互いに直接又は間接的に接続され、
前記第２のトランジスタのコレクタには抵抗器の一端が接続され、
前記抵抗器の他端には電源が接続され、
前記第１のトランジスタのベースには前記抵抗器の前記一端が直接又は間接的に接続され、
前記第１のトランジスタのコレクタが電源に接続され、
前記第２のトランジスタのエミッタと前記第３のトランジスタのエミッタとが共に直接又は間接的に接地され、
前記第１のトランジスタのベースと接地との間に入力電流を形成することで、前記第３のトランジスタのコレクタ電流として出力電流を形成する、
ことを特徴とするカレントミラー回路。
請求項１に記載のカレントミラー回路において、
前記第１のトランジスタのベースには前記抵抗器の前記一端が抵抗器を介して接続される、
ことを特徴とするカレントミラー回路。
請求項１又は２に記載のカレントミラー回路において、
前記第２のトランジスタのエミッタと前記第３のトランジスタのエミッタとがそれぞれ抵抗器を介して共に接地される、
ことを特徴とするカレントミラー回路。
ｎｐｎ型の第１のトランジスタと、
ｎｐｎ型の第２のトランジスタと、
ｎｐｎ型の第３のトランジスタと、を含み、
前記第１のトランジスタのエミッタと前記第２のトランジスタのベースと前記第３のトランジスタのベースとが互いに直接又は間接的に接続され、
前記第１のトランジスタのコレクタと前記第２のトランジスタのコレクタとが共に電源に接続され、
前記第１のトランジスタのベースは抵抗器を介して前記第２のトランジスタのコレクタに接続され、
前記第２のトランジスタのエミッタと前記第３のトランジスタのエミッタとがそれぞれ抵抗器を介して共に接地され、
前記第１のトランジスタのベースと接地との間に入力電流を形成することで、前記第３のトランジスタのコレクタ電流として出力電流を形成する、
ことを特徴とするカレントミラー回路。
第１段カレントミラー回路と第２段カレントミラー回路を備え、
前記第１段カレントミラー回路は、請求項１乃至４のいずれかに記載のカレントミラー回路であり、
前記第２段カレントミラー回路は、請求項１乃至４のいずれかに記載のカレントミラー回路であり、
前記第１段カレントミラー回路の出力電流を前記第２段カレントミラー回路の入力電流とする、
ことを特徴とするカレントミラー回路。