JPH0252883B2 - - Google Patents
Info
- Publication number
- JPH0252883B2 JPH0252883B2 JP58228028A JP22802883A JPH0252883B2 JP H0252883 B2 JPH0252883 B2 JP H0252883B2 JP 58228028 A JP58228028 A JP 58228028A JP 22802883 A JP22802883 A JP 22802883A JP H0252883 B2 JPH0252883 B2 JP H0252883B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- reference potential
- transistors
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/18—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、定電圧回路に関し、特に、電源電
圧の変動に対して安定な出力特性を維持する定電
圧回路に関するものである。
圧の変動に対して安定な出力特性を維持する定電
圧回路に関するものである。
［従来技術］
従来の定電圧回路の一例として、第１図に示す
ものがあつた。図において、トランジタＱ１とト
ランジスタＱ２とでカレントミラー回路が構成さ
れている。すなわち、トランジタＱ１とトランジ
スタＱ２とのベースが相互に接続されるととも
に、トランジスタＱ２のベースコレクタ間が短絡
されている。トランジスタＱ１およびトランジス
タＱ２のエミツタには電源電圧が与えられる。ト
ランジスタＱ１のコレクタは、ツエナーダイオー
ドＤ１を介して接地され、トランジスタＱ２のコ
レクタは定電流源Ｃを介して接地されている。ト
ランジスタＱ１のコレクタには出力制御用のトラ
ンジスタＱ３のベースが接続され、トランジスタ
Ｑ３のコレクタは電源に接続され、そのエミツタ
は分圧回路を介して接地されている。分圧回路
は、抵抗Ｒ１、抵抗Ｒ２、ダイオードＤ２および
ダイオードＤ３の直列接続で構成され、抵抗Ｒ１
と抵抗Ｒ２との接続点が分圧点となつている。そ
して、この分圧点が出力端子を構成している。
ものがあつた。図において、トランジタＱ１とト
ランジスタＱ２とでカレントミラー回路が構成さ
れている。すなわち、トランジタＱ１とトランジ
スタＱ２とのベースが相互に接続されるととも
に、トランジスタＱ２のベースコレクタ間が短絡
されている。トランジスタＱ１およびトランジス
タＱ２のエミツタには電源電圧が与えられる。ト
ランジスタＱ１のコレクタは、ツエナーダイオー
ドＤ１を介して接地され、トランジスタＱ２のコ
レクタは定電流源Ｃを介して接地されている。ト
ランジスタＱ１のコレクタには出力制御用のトラ
ンジスタＱ３のベースが接続され、トランジスタ
Ｑ３のコレクタは電源に接続され、そのエミツタ
は分圧回路を介して接地されている。分圧回路
は、抵抗Ｒ１、抵抗Ｒ２、ダイオードＤ２および
ダイオードＤ３の直列接続で構成され、抵抗Ｒ１
と抵抗Ｒ２との接続点が分圧点となつている。そ
して、この分圧点が出力端子を構成している。
動作において、トランジスタＱ１とトランジス
タＱ２とがカレントミラー回路を構成しているの
で、トランジスタＱ１には、Ｉ１（≒Ｉ）の電流
が流れる。そして、この電流Ｉ１によつてツエナ
ーダイオードＤ１のカソードにツエナー電圧が発
生する。ツエナー電圧は基準電圧としてトランジ
スタＱ３のベースに印加され、それによつて生じ
るトランジスタＱ３のエミツタ出力は、抵抗Ｒ１
と抵抗Ｒ２、ダイオードＤ２，Ｄ３とで分圧され
て出力されている。言い換えれば、ツエナーダイ
オードＤ１のカソードに生じる基準電圧は、トラ
ンジスタＱ３のベースエミツタ間、ダイオードＤ
２，Ｄ３で主として温度補償され、抵抗Ｒ１とＲ
２とで分圧されて、所定の出力電圧VOUTが出力
される。
タＱ２とがカレントミラー回路を構成しているの
で、トランジスタＱ１には、Ｉ１（≒Ｉ）の電流
が流れる。そして、この電流Ｉ１によつてツエナ
ーダイオードＤ１のカソードにツエナー電圧が発
生する。ツエナー電圧は基準電圧としてトランジ
スタＱ３のベースに印加され、それによつて生じ
るトランジスタＱ３のエミツタ出力は、抵抗Ｒ１
と抵抗Ｒ２、ダイオードＤ２，Ｄ３とで分圧され
て出力されている。言い換えれば、ツエナーダイ
オードＤ１のカソードに生じる基準電圧は、トラ
ンジスタＱ３のベースエミツタ間、ダイオードＤ
２，Ｄ３で主として温度補償され、抵抗Ｒ１とＲ
２とで分圧されて、所定の出力電圧VOUTが出力
される。
この出力電圧VOUTは、
VOUT＝（VZ−VBEQ3−VFD2−VFD3）
×｛R2／（R1＋R2）｝＋VFD2＋VFD3 ……(1)
ただし、
VZ：ツエナーダイオードＤ１の電圧（基準電圧）
VBEQ3：トランジスタＱ３のベース・エミツタ間
電圧 VFD2：ダイオードＤ２の順方向電圧 VFD3：ダイオードＤ３の順方向電圧 となる。
電圧 VFD2：ダイオードＤ２の順方向電圧 VFD3：ダイオードＤ３の順方向電圧 となる。
ところが、第１図の回路では、トランジスタＱ
３のベース電位がツエナーダイオード電圧（VZ）
で固定されているにもかかわらず、電源電圧が変
化すると、トランジスタＱ３のコレクタ電位が変
動するため、トランジスタＱ３はベース幅変調効
果を受け、そのエミツタ電位（VZ−VBEQ3）が変
動してしまうことになる。そして、その結果、出
力電圧VOUTに変化をきたしてしまうという欠点
があつた。
３のベース電位がツエナーダイオード電圧（VZ）
で固定されているにもかかわらず、電源電圧が変
化すると、トランジスタＱ３のコレクタ電位が変
動するため、トランジスタＱ３はベース幅変調効
果を受け、そのエミツタ電位（VZ−VBEQ3）が変
動してしまうことになる。そして、その結果、出
力電圧VOUTに変化をきたしてしまうという欠点
があつた。
より具体的に言えば、たとえば電源電圧の10ボ
ルトの変化に対し、このような回路では、トラン
ジスタＱ３のエミツタ電位が約２〜３ミリボルト
変動することが知られている。このため、このよ
うな従来の定電圧回路を、広範囲な電源電圧で使
用する場合には、出力電圧VOUTがかなり変動し
てしまうという欠点があつたのである。
ルトの変化に対し、このような回路では、トラン
ジスタＱ３のエミツタ電位が約２〜３ミリボルト
変動することが知られている。このため、このよ
うな従来の定電圧回路を、広範囲な電源電圧で使
用する場合には、出力電圧VOUTがかなり変動し
てしまうという欠点があつたのである。
［発明の概要］
この発明は、上述のような従来の定電圧回路の
欠点を除去するためになされたものであり、出力
制御用のトランジスタＱ３のコレクタの接続を工
夫することにより、電源電圧が変動しても、トラ
ンジスタＱ３がベース幅変調効果を受けず、トラ
ンジスタＱ３のエミツタ電位が変動しないように
改善された高精度かつ安定な定電圧回路を提供す
ることを目的としている。
欠点を除去するためになされたものであり、出力
制御用のトランジスタＱ３のコレクタの接続を工
夫することにより、電源電圧が変動しても、トラ
ンジスタＱ３がベース幅変調効果を受けず、トラ
ンジスタＱ３のエミツタ電位が変動しないように
改善された高精度かつ安定な定電圧回路を提供す
ることを目的としている。
この発明の上述の目的および特徴は、図面を参
照して行なう以下の実施例の説明から一層明らか
となろう。
照して行なう以下の実施例の説明から一層明らか
となろう。
［発明の実施例］
第２図は、この発明の一実施例を示す回路図で
ある。この実施例の特徴は、トランジスタＱ４、
トランジスタＱ５、ダイオードＤ４およびダイオ
ードＤ５を設け、出力制御用のトランジスタＱ３
のコレクタの接続を工夫したことである。
ある。この実施例の特徴は、トランジスタＱ４、
トランジスタＱ５、ダイオードＤ４およびダイオ
ードＤ５を設け、出力制御用のトランジスタＱ３
のコレクタの接続を工夫したことである。
第２図を参照してこの実施例の特徴となる構成
を、まず説明する。トランジスタＱ１、トランジ
スタＱ２およびトランジスタＱ５は同極性（たと
えばPNP型）で構成され、トランジスタＱ３お
よびトランジスタＱ４は、前記３つのトランジス
タとは異極性（たとえばNPN型）で構成されて
いる。出力制御用トランジスタＱ３のコレクタは
トランジスタＱ２のコレクタに接続され、トラン
ジスタＱ２のコレクタと定電流源Ｃとの間には、
ダイオードＤ４とダイオードＤ５との直列接続が
接続されている。これらダイオードＤ４およびダ
イオードＤ５は、降圧用PN接合素子として用い
られている。相互に異極性のトランジスタＱ４と
トランジスタＱ５は、直列接続され、トランジス
タＱ４のコレクタはトランジスタＱ１およびトラ
ンジスタＱ２のベースに接続され、トランジスタ
Ｑ４のベースはトランジスタＱ３のベースに接続
されている。トランジスタＱ５のベースはダイオ
ードＤ５のカソードと接続され、トランジスタＱ
５のコレクタは接地されている。なお、その他の
構成は第１図の従来回路と同様であり、同一素子
には同一の番号を付してここでの説明は省略す
る。
を、まず説明する。トランジスタＱ１、トランジ
スタＱ２およびトランジスタＱ５は同極性（たと
えばPNP型）で構成され、トランジスタＱ３お
よびトランジスタＱ４は、前記３つのトランジス
タとは異極性（たとえばNPN型）で構成されて
いる。出力制御用トランジスタＱ３のコレクタは
トランジスタＱ２のコレクタに接続され、トラン
ジスタＱ２のコレクタと定電流源Ｃとの間には、
ダイオードＤ４とダイオードＤ５との直列接続が
接続されている。これらダイオードＤ４およびダ
イオードＤ５は、降圧用PN接合素子として用い
られている。相互に異極性のトランジスタＱ４と
トランジスタＱ５は、直列接続され、トランジス
タＱ４のコレクタはトランジスタＱ１およびトラ
ンジスタＱ２のベースに接続され、トランジスタ
Ｑ４のベースはトランジスタＱ３のベースに接続
されている。トランジスタＱ５のベースはダイオ
ードＤ５のカソードと接続され、トランジスタＱ
５のコレクタは接地されている。なお、その他の
構成は第１図の従来回路と同様であり、同一素子
には同一の番号を付してここでの説明は省略す
る。
第２図の回路において、トランジスタＱ３のコ
レクタ電位VCQ3を考えると、 VCQ3＝VZ−VBEQ4−VBEQ5 ＋VFD4＋VFD5 ……(2) ただし、 VZ：ツエナーダイオードＤ１の電圧（基準電圧） VBEQ4：トランジスタＱ４のベース・エミツタ間
電圧 VBEQ5：トランジスタＱ５のベース・エミツタ間
電圧 VFD4：ダイオードＤ４の順方向電圧 VFD5：ダイオードＤ５の順方向電圧 となる。
レクタ電位VCQ3を考えると、 VCQ3＝VZ−VBEQ4−VBEQ5 ＋VFD4＋VFD5 ……(2) ただし、 VZ：ツエナーダイオードＤ１の電圧（基準電圧） VBEQ4：トランジスタＱ４のベース・エミツタ間
電圧 VBEQ5：トランジスタＱ５のベース・エミツタ間
電圧 VFD4：ダイオードＤ４の順方向電圧 VFD5：ダイオードＤ５の順方向電圧 となる。
ここで、半導体のPN接合電圧降下特性から、
VBEQ4≒VBEQ5≒VFD4≒VFD5
（≒0.6〜0.7［Ｖ］）
であるから、結局第(2)式は、
VCQ3≒VZ ……(3)
となる。よつて、トランジスタＱ３のコレクタ・
エミツタ間電圧VCEQ3は、第(3)式より、 VCEQ3≒VBEQ3 ……(4) となる。つまり、トランジスタＱ３のコレクタ・
エミツタ間電圧は、常にトランジスタＱ３のベー
ス・エミツタ間電圧でクランプされることにな
る。したがつて、電源電圧が変動しても、トラン
ジスタＱ３はベース幅変調効果を受けなくなり、
トランジスタＱ３のエミツタ電位も変動しない。
それゆえ第２図に示す実施例回路の出力電圧
VOUTは変動せず、安定な定電圧出力が補償され
る。
エミツタ間電圧VCEQ3は、第(3)式より、 VCEQ3≒VBEQ3 ……(4) となる。つまり、トランジスタＱ３のコレクタ・
エミツタ間電圧は、常にトランジスタＱ３のベー
ス・エミツタ間電圧でクランプされることにな
る。したがつて、電源電圧が変動しても、トラン
ジスタＱ３はベース幅変調効果を受けなくなり、
トランジスタＱ３のエミツタ電位も変動しない。
それゆえ第２図に示す実施例回路の出力電圧
VOUTは変動せず、安定な定電圧出力が補償され
る。
この発明の他の実施例として、第２図に示す回
路構成において、電源（第１の基準電位）と接地
（第２の基準電位）とを逆にすることもできる。
この場合は、各ダイオードＤ１，Ｄ２，Ｄ３，Ｄ
４，Ｄ５を逆方向に接続するとともに、トランジ
スタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５の極性を逆に
すればよい。このようにした場合、その電流の流
れが逆になるだけで、出力電圧特性は全く変わら
ない。
路構成において、電源（第１の基準電位）と接地
（第２の基準電位）とを逆にすることもできる。
この場合は、各ダイオードＤ１，Ｄ２，Ｄ３，Ｄ
４，Ｄ５を逆方向に接続するとともに、トランジ
スタＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５の極性を逆に
すればよい。このようにした場合、その電流の流
れが逆になるだけで、出力電圧特性は全く変わら
ない。
また、他の実施例として、基準電圧発生手段と
してツエナーダイオードＤ１を使用するかわり
に、別の定電圧素子等を基準電圧発生手段として
用いてもよい。
してツエナーダイオードＤ１を使用するかわり
に、別の定電圧素子等を基準電圧発生手段として
用いてもよい。
さらにまた、降圧用PN接合素子として用いた
ダイオードＤ４およびダイオードＤ５に代えて、
他のPN接合を有する素子（たとえばトランジス
タ）のPN接合で置換えることもできる。
ダイオードＤ４およびダイオードＤ５に代えて、
他のPN接合を有する素子（たとえばトランジス
タ）のPN接合で置換えることもできる。
なお、上記各説明では、デイスクリート回路を
用いたが、これと同様の作用を有する集積回路と
してもよい。
用いたが、これと同様の作用を有する集積回路と
してもよい。
［発明の効果］
以上のように、この発明によれば、簡単な回路
構成で高精度かつ安定した定電圧出力の回路を得
ることができる。
構成で高精度かつ安定した定電圧出力の回路を得
ることができる。
第１図は、従来の定電圧回路の一例を示す図で
ある。第２図は、この発明の一実施例を示す図で
ある。 図において、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５
は、それぞれ、第１、第２、第３、第４、第５の
各トランジスタ、Ｄ１は基準電圧発生手段の一例
のツエナーダイオード、Ｄ２，Ｄ３，Ｄ４，Ｄ５
はダイオード、Ｒ１，Ｒ２は抵抗、Ｃは定電流源
を示す。
ある。第２図は、この発明の一実施例を示す図で
ある。 図において、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５
は、それぞれ、第１、第２、第３、第４、第５の
各トランジスタ、Ｄ１は基準電圧発生手段の一例
のツエナーダイオード、Ｄ２，Ｄ３，Ｄ４，Ｄ５
はダイオード、Ｒ１，Ｒ２は抵抗、Ｃは定電流源
を示す。
Claims (1)
- 【特許請求の範囲】 １ 第１の基準電位と第２の基準電位との間に接
続される同極性の第１および第２のトランジスタ
と、該第１および第２のトランジスタとは異極性
の出力制御用の第３のトランジスタと、基準電圧
発生手段と、定電流源と、分圧回路とを含み、 (イ) 第１および第２のトランジスタのエミツタは
第１の基準電位に接続され、 (ロ) 第１および第２のトランジスタのベースは相
互接続され、 (ハ) 第１のトランジスタのコレクタは基準電圧発
生手段を介して第２の基準電位と接続され、 (ニ) 第２のトランジスタのコレクタは定電流源を
介して第２の基準電位と接続され、 (ホ) 第３のトランジスタのベースは第１のトラン
ジスタのコレクタと接続されて一定の電圧が印
加され、 (ヘ) 第３のトランジスタのエミツタは分圧回路を
介して第２の基準電位と接続され、 (ト) 分圧回路の分圧点が出力端子を構成してい
る、定電圧回路において、さらに、 第３のトランジスタと同極性の第４のトラン
ジスタと、第３のトランジスタと異極性の第５
のトランジスタと、降圧用PN接合素子とを設
け、 (チ) 第３のトランジスタのコレクタを第２のト
ランジスタのコレクタに接続し、 (リ) 第２のトランジスタのコレクタと定電流源
との間に降圧用PN接合素子を挿入接続し、 (ヌ) 第４のトランジスタと第５のトランジスタ
とを直列接続し、 (ル) 第４のトランジスタのコレクタは第１およ
び第２のトランジスタのベースに接続し、 (ヲ) 第４のトランジスタのベースは第３のトラ
ンジスタのベースに接続し、 (ワ) 第５のトランジスタのベースは降圧用PN
接合素子と定電流源との接続点に接続し、 (カ) 第５のトランジスタのコレクタは第２の基
準電位と接続したことを特徴とする、定電圧回
路。 ２ 前記第１の基準電位は電源電位であり、前記
第２の基準電位は接地電位であり、 前記第１、第２および第５のトランジスタの極
性はPNP型であり、 前記第３および第４のトランジスタの極性は
NPN型であることを特徴とする、特許請求の範
囲第１項記載の定電圧回路。 ３ 前記第１の基準電位は接地電位であり、 前記第２の基準電位は電源電位であり、 前記第１、第２および第５のトランジスタの極
性はNPN型であり、 前記第３および第４のトランジスタの極性は
PNP型であることを特徴とする、特許請求の範
囲第１項記載の定電圧回路。 ４ 前記分圧回路は直列接続された第１の抵抗と
第２の抵抗とPN接合ダイオードであり、当該第
１の抵抗と第２の抵抗との接続点が分圧点を構成
していることを特徴とする、特許請求の範囲第１
項ないし第３項のいずれかに記載の定電圧回路。 ５ 前記PN接合ダイオードは、２段接続されて
いることを特徴とする、特許請求の範囲第４項記
載の定電圧回路。 ６ 前記降圧用PN接合素子は、直列接続された
２つのPN接合ダイオードであることを特徴とす
る、特許請求の範囲第１項ないし第５項のいずれ
かに記載の定電圧回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58228028A JPS60119106A (ja) | 1983-11-30 | 1983-11-30 | 定電圧回路 |
| US06/644,434 US4560919A (en) | 1983-11-30 | 1984-08-27 | Constant-voltage circuit insensitive to source change |
| DE19843437873 DE3437873A1 (de) | 1983-11-30 | 1984-10-16 | Konstant-spannungsschaltung |
| FR8418199A FR2557395B1 (fr) | 1983-11-30 | 1984-11-29 | Circuit a tension constante adapte pour maintenir une caracteristique de sortie stable independamment des changements d'une tension de source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58228028A JPS60119106A (ja) | 1983-11-30 | 1983-11-30 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60119106A JPS60119106A (ja) | 1985-06-26 |
| JPH0252883B2 true JPH0252883B2 (ja) | 1990-11-15 |
Family
ID=16870062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58228028A Granted JPS60119106A (ja) | 1983-11-30 | 1983-11-30 | 定電圧回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4560919A (ja) |
| JP (1) | JPS60119106A (ja) |
| DE (1) | DE3437873A1 (ja) |
| FR (1) | FR2557395B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4774452A (en) * | 1987-05-29 | 1988-09-27 | Ge Company | Zener referenced voltage circuit |
| JP2890381B2 (ja) * | 1991-12-28 | 1999-05-10 | シャープ株式会社 | 対数圧縮回路 |
| JP7334081B2 (ja) * | 2019-07-29 | 2023-08-28 | エイブリック株式会社 | 基準電圧回路 |
| EP3926437B1 (en) * | 2020-06-16 | 2024-04-03 | NXP USA, Inc. | A high accuracy zener based voltage reference circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7016401A (ja) * | 1970-11-10 | 1971-10-25 | ||
| US4085359A (en) * | 1976-02-03 | 1978-04-18 | Rca Corporation | Self-starting amplifier circuit |
| US4352056A (en) * | 1980-12-24 | 1982-09-28 | Motorola, Inc. | Solid-state voltage reference providing a regulated voltage having a high magnitude |
| US4349778A (en) * | 1981-05-11 | 1982-09-14 | Motorola, Inc. | Band-gap voltage reference having an improved current mirror circuit |
-
1983
- 1983-11-30 JP JP58228028A patent/JPS60119106A/ja active Granted
-
1984
- 1984-08-27 US US06/644,434 patent/US4560919A/en not_active Expired - Fee Related
- 1984-10-16 DE DE19843437873 patent/DE3437873A1/de active Granted
- 1984-11-29 FR FR8418199A patent/FR2557395B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60119106A (ja) | 1985-06-26 |
| DE3437873C2 (ja) | 1987-08-13 |
| FR2557395B1 (fr) | 1988-01-22 |
| US4560919A (en) | 1985-12-24 |
| FR2557395A1 (fr) | 1985-06-28 |
| DE3437873A1 (de) | 1985-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| JP2807323B2 (ja) | 光結合検出装置 | |
| JPH0473806B2 (ja) | ||
| JPH07104372B2 (ja) | 電圧比較回路 | |
| JPH0252883B2 (ja) | ||
| JPH03788B2 (ja) | ||
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH0413692Y2 (ja) | ||
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPH0434567Y2 (ja) | ||
| JPH0570851B2 (ja) | ||
| JPH0519844B2 (ja) | ||
| JP3675130B2 (ja) | 増幅回路 | |
| JP3526484B2 (ja) | 高入力インピーダンス回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPS6158073B2 (ja) | ||
| JPS646552Y2 (ja) | ||
| JP3338219B2 (ja) | 定電流発生回路 | |
| JPH0477329B2 (ja) | ||
| JP3437274B2 (ja) | 基準電圧回路 | |
| JPH0151207B2 (ja) | ||
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPH0259485B2 (ja) | ||
| JPH0531765B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |