JPH0570851B2 - - Google Patents
Info
- Publication number
- JPH0570851B2 JPH0570851B2 JP12744185A JP12744185A JPH0570851B2 JP H0570851 B2 JPH0570851 B2 JP H0570851B2 JP 12744185 A JP12744185 A JP 12744185A JP 12744185 A JP12744185 A JP 12744185A JP H0570851 B2 JPH0570851 B2 JP H0570851B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output control
- potential point
- voltage
- control transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、定電圧回路に係り、特に出力電圧
の安定化に関するものである。
の安定化に関するものである。
第２図は例えば「ボルテージ・レギユレータ・
ハンドブツク−(株)誠文堂新光社、昭和54年５月10
日第１版発行」に示された従来の定電圧回路であ
り、図に於て１はカソード接地の定電圧ダイオー
ドからなる基準電圧発生手段、２はこの基準電圧
発生手段１の低電位側、すなわちアノードにコレ
クタが接続されるとともにエミツタが負電圧電源
に接続されるNPN型トランジスタ、３はこの
NPN型トランジスタ２に互いのベースが接続さ
れ、エミツタが負電圧電源に接続されるベース・
コレクタ短絡のNPN型トランジスタ、４はこの
NPN型トランジスタ３に互いのコレクタが、上
記基準電圧発生手段１の低電位側すなわちアノー
ドにベースが接続されるPNP型トランジスタか
らなる出力制御トランジスタ、５はこの出力制御
トランジスタ４のエミツタに一方が接続されると
ともに他方が接地される定電圧出力端６を有する
分圧回路で、この分圧回路５は上記出力制御トラ
ンジスタ４のエミツタに接続される第１抵抗７
と、この第１抵抗７に直列接続される第２抵抗８
と、この第２抵抗８にカソードが接続され、アノ
ードが接地されるPN接合ダイオードからなる
PN接合素子９と、上記第１抵抗７と第２抵抗８
との間に設けられた定電圧出力端６とからなるも
のである。
ハンドブツク−(株)誠文堂新光社、昭和54年５月10
日第１版発行」に示された従来の定電圧回路であ
り、図に於て１はカソード接地の定電圧ダイオー
ドからなる基準電圧発生手段、２はこの基準電圧
発生手段１の低電位側、すなわちアノードにコレ
クタが接続されるとともにエミツタが負電圧電源
に接続されるNPN型トランジスタ、３はこの
NPN型トランジスタ２に互いのベースが接続さ
れ、エミツタが負電圧電源に接続されるベース・
コレクタ短絡のNPN型トランジスタ、４はこの
NPN型トランジスタ３に互いのコレクタが、上
記基準電圧発生手段１の低電位側すなわちアノー
ドにベースが接続されるPNP型トランジスタか
らなる出力制御トランジスタ、５はこの出力制御
トランジスタ４のエミツタに一方が接続されると
ともに他方が接地される定電圧出力端６を有する
分圧回路で、この分圧回路５は上記出力制御トラ
ンジスタ４のエミツタに接続される第１抵抗７
と、この第１抵抗７に直列接続される第２抵抗８
と、この第２抵抗８にカソードが接続され、アノ
ードが接地されるPN接合ダイオードからなる
PN接合素子９と、上記第１抵抗７と第２抵抗８
との間に設けられた定電圧出力端６とからなるも
のである。
次に動作について説明する。この様な従来の定
電圧回路に於ては、２個のNPN型トランジスタ
２，３でカレントミラー回路が構成されているか
ら、NPN型トランジスタ３のコレクタ電流I1と
同じ大きさの電流I2がNPN型トランジスタ２の
コレクタ電流として流れ、そのため、定電圧ダイ
オード１に逆電流を流すから定電圧ダイオード１
のアノードには基準電圧V2が発生する。この様
にして発生した基準電圧VZが出力制御トランジ
スタ４のベースに印加されると、この出力制御ト
ランジスタ４のエミツタからエミツタ電圧が出力
されるからこれを分圧回路５にて分圧し、定電圧
出力端６から定電圧VOUTが出力され、この時の
定電圧VOUTは下記（）式で示されるものなる。
電圧回路に於ては、２個のNPN型トランジスタ
２，３でカレントミラー回路が構成されているか
ら、NPN型トランジスタ３のコレクタ電流I1と
同じ大きさの電流I2がNPN型トランジスタ２の
コレクタ電流として流れ、そのため、定電圧ダイ
オード１に逆電流を流すから定電圧ダイオード１
のアノードには基準電圧V2が発生する。この様
にして発生した基準電圧VZが出力制御トランジ
スタ４のベースに印加されると、この出力制御ト
ランジスタ４のエミツタからエミツタ電圧が出力
されるからこれを分圧回路５にて分圧し、定電圧
出力端６から定電圧VOUTが出力され、この時の
定電圧VOUTは下記（）式で示されるものなる。
VOUT＝（VZ−VBE4−VF9）・R8／R7＋R8＋VF9
……（）
ただし、（）式に於て、VOUTは定電圧出力端
６の出力電圧、VZは定電圧ダイオード１の基準
電圧VBE4は出力制御トランジスタ４のベース・エ
ミツタ間電圧、VF9はPN接合ダイオード９の順
方向電圧、R7及びR8は各々第１及び第２抵抗７，
８の抵抗値である。
６の出力電圧、VZは定電圧ダイオード１の基準
電圧VBE4は出力制御トランジスタ４のベース・エ
ミツタ間電圧、VF9はPN接合ダイオード９の順
方向電圧、R7及びR8は各々第１及び第２抵抗７，
８の抵抗値である。
従来の定電圧回路は以上の様に構成されている
ので、出力制御トランジスタ４のベース・エミツ
タ間及び第１、第２抵抗７，８並びにPN接合素
子９によつて電流I2が制御され基準電圧（VZ）が
温度補償されるものの、電源電圧が変動すると、
これに伴つてNPN型トランジスタ３のコレクタ
電位が変動し、出力制御トランジスタ４のコレク
タ電位が変動するため、出力制御トランジスタ４
はベース幅変調効果を受け、そのエミツタ電位
（VZ−VBE4）が変動してしまい、その結果、出力
電圧（VOUT）が変動してしまうという問題点が
有り、具体的には、電源電圧が10〔Ｖ〕変動する
と、出力制御トランジスタ４のエミツタ電位が約
５〜６〔ｍＶ〕変動してしまうものであつた。
ので、出力制御トランジスタ４のベース・エミツ
タ間及び第１、第２抵抗７，８並びにPN接合素
子９によつて電流I2が制御され基準電圧（VZ）が
温度補償されるものの、電源電圧が変動すると、
これに伴つてNPN型トランジスタ３のコレクタ
電位が変動し、出力制御トランジスタ４のコレク
タ電位が変動するため、出力制御トランジスタ４
はベース幅変調効果を受け、そのエミツタ電位
（VZ−VBE4）が変動してしまい、その結果、出力
電圧（VOUT）が変動してしまうという問題点が
有り、具体的には、電源電圧が10〔Ｖ〕変動する
と、出力制御トランジスタ４のエミツタ電位が約
５〜６〔ｍＶ〕変動してしまうものであつた。
この発明は上記のような問題点を解決するため
になされたもので、高精度かつ安定な定電圧回路
を得ることを目的としている。
になされたもので、高精度かつ安定な定電圧回路
を得ることを目的としている。
この発明に係る定電圧回路は、ベースが基準電
圧発生手段に接続され、この基準電圧発生手段か
らの基準電圧を受ける第３のトランジスタと、出
力制御トランジスタのコレクタと第３のトランジ
スタのエミツタの間に接続されるPN接合素子と
を設けたものである。
圧発生手段に接続され、この基準電圧発生手段か
らの基準電圧を受ける第３のトランジスタと、出
力制御トランジスタのコレクタと第３のトランジ
スタのエミツタの間に接続されるPN接合素子と
を設けたものである。
この発明の定電圧回路においては、基準電圧発
生手段が出力制御トランジスタおよび第３のトラ
ンジスタのベースに基準電圧を出力し、この第３
のトランジスタのエミツタおよびPN接合素子を
介し、出力制御トランジスタのコレクタに基準電
圧が供給される。そして、第１電位点と出力制御
トランジスタのエミツタとの間に接続された分圧
回路により、第１電位点と出力制御トランジスタ
のエミツタとの間の電圧を分圧した電圧が定電圧
出力端に出力される。このとき、出力制御トラン
ジスタのコレクタは基準電圧で固定されているの
で、出力制御トランジスタにベース幅変調効果が
生じず、この出力制御トランジスタのエミツタの
電位は安定する。
生手段が出力制御トランジスタおよび第３のトラ
ンジスタのベースに基準電圧を出力し、この第３
のトランジスタのエミツタおよびPN接合素子を
介し、出力制御トランジスタのコレクタに基準電
圧が供給される。そして、第１電位点と出力制御
トランジスタのエミツタとの間に接続された分圧
回路により、第１電位点と出力制御トランジスタ
のエミツタとの間の電圧を分圧した電圧が定電圧
出力端に出力される。このとき、出力制御トラン
ジスタのコレクタは基準電圧で固定されているの
で、出力制御トランジスタにベース幅変調効果が
生じず、この出力制御トランジスタのエミツタの
電位は安定する。
以下、この発明の一実施例を図について説明す
る。第１図において、１０はベースがNPNトラ
ンジスタからなる第１のトランジスタ２のベース
に、コレクタが出力制御トランジスタ４のコレク
タに、エミツタが負の電源電位が供給される第２
電位点に、接続されたNPNトランジスタからな
る第２トランジスタ、１１はこの第２トランジス
タ１０のバースにコレクタが、基準電圧発生手段
である定電圧ダイオード１のアノードにベースが
接続されるとともに、エミツタが抵抗１２を介し
て接地電位点である第１電位点に接続される
PNPトランジスタからなる第３トランジスタ、
１３はこの第３トランジスタ１１のエミツタにア
ノードが接続されるとともにカソードが出力制御
トランジスタ４のコレクタに接続されるPN接合
ダイオードからなるPN接合素子である。
る。第１図において、１０はベースがNPNトラ
ンジスタからなる第１のトランジスタ２のベース
に、コレクタが出力制御トランジスタ４のコレク
タに、エミツタが負の電源電位が供給される第２
電位点に、接続されたNPNトランジスタからな
る第２トランジスタ、１１はこの第２トランジス
タ１０のバースにコレクタが、基準電圧発生手段
である定電圧ダイオード１のアノードにベースが
接続されるとともに、エミツタが抵抗１２を介し
て接地電位点である第１電位点に接続される
PNPトランジスタからなる第３トランジスタ、
１３はこの第３トランジスタ１１のエミツタにア
ノードが接続されるとともにカソードが出力制御
トランジスタ４のコレクタに接続されるPN接合
ダイオードからなるPN接合素子である。
上記の様に構成された定電圧回路を半導体素子
で構成した場合の出力制御トランジスタ４のコレ
クタ電位について次に説明する。第１図の回路に
おいて、出力制御トランジスタ４のコレクタ電位
をVC4とすると、このコレクタ電位VC4は下記
（）式で示されるものとなる。
で構成した場合の出力制御トランジスタ４のコレ
クタ電位について次に説明する。第１図の回路に
おいて、出力制御トランジスタ４のコレクタ電位
をVC4とすると、このコレクタ電位VC4は下記
（）式で示されるものとなる。
VC4＝VZ−VBE11＋VF13 ……（）
ただし式（）に於て、VZは定電圧ダイオー
ド１の基準電圧、VBE11は第３トランジスタ１１
のベース・エミツタ間電圧、VF13はPN接合ダイ
オード１３の順方向電圧である。
ド１の基準電圧、VBE11は第３トランジスタ１１
のベース・エミツタ間電圧、VF13はPN接合ダイ
オード１３の順方向電圧である。
ところで（）式に於ては、半導体のPN接合
電圧降下特性から VBE11≒VF13（≒0.6〜0.7〔Ｖ〕） の関係が成り立つから結局（）式は、 VC4≒VZ ……（） となり、出力制御トランジスタ４のコレクタ電位
VC4は、基準電圧（VZ）に依存する。従つて出力
制御トランジスタ４のコレクタ・エミツタ間電圧
は常に出力制御トランジスタ４のベース・エミツ
タ間電圧と同じになり、基準電圧（VZ）で固定
されるから電源電圧が変動しても出力制御トラン
ジスタ４はベース幅変調効果を受けなくなり、出
力制御トランジスタ４のエミツタの電位が変動し
なくなる。故に前記（）式で示される出力電圧
VOUTは電源電圧等の変動によつては変動せず安
定な定電圧出力が補償されるものである。
電圧降下特性から VBE11≒VF13（≒0.6〜0.7〔Ｖ〕） の関係が成り立つから結局（）式は、 VC4≒VZ ……（） となり、出力制御トランジスタ４のコレクタ電位
VC4は、基準電圧（VZ）に依存する。従つて出力
制御トランジスタ４のコレクタ・エミツタ間電圧
は常に出力制御トランジスタ４のベース・エミツ
タ間電圧と同じになり、基準電圧（VZ）で固定
されるから電源電圧が変動しても出力制御トラン
ジスタ４はベース幅変調効果を受けなくなり、出
力制御トランジスタ４のエミツタの電位が変動し
なくなる。故に前記（）式で示される出力電圧
VOUTは電源電圧等の変動によつては変動せず安
定な定電圧出力が補償されるものである。
なお、上記実施例に於ては、第２電位点の電位
を負の電源電位としたが正の電源電位としてもよ
く、この場合は、定電圧ダイオード１及びPN接
合ダイオード９，１３を逆方向に接続するととも
に、トランジスタ２，４，１０，１１の極性を逆
にすれば良い。
を負の電源電位としたが正の電源電位としてもよ
く、この場合は、定電圧ダイオード１及びPN接
合ダイオード９，１３を逆方向に接続するととも
に、トランジスタ２，４，１０，１１の極性を逆
にすれば良い。
また、上記実施例に於ては、基準電圧発生手段
１を定電圧ダイオードとしたが、別の定電圧素子
でも良い。
１を定電圧ダイオードとしたが、別の定電圧素子
でも良い。
更に、上記実施例に於てはPN接合素子１３を
PN接合ダイオードとしたが、他の素子でも良
く、例えばコレクタ・ベース間短絡のトランジス
タを用いれば良い。
PN接合ダイオードとしたが、他の素子でも良
く、例えばコレクタ・ベース間短絡のトランジス
タを用いれば良い。
以上のようにこの発明において、出力制御トラ
ンジスタのベースに基準電圧発生手段からの基準
電圧が供給され、コレクタに、ベースに基準電圧
発生手段からの基準電圧を受ける第３のトランジ
スタのエミツタおよびPN接合素子を介して基準
電圧が供給され、出力制御トランジスタのコレク
タが基準電圧で固定されるので、この出力制御ト
ランジスタにベース幅変調効果が起こらず、第２
電位点の変動により出力電圧が変動しない高精度
かつ安定な定電圧回路が得られるという効果があ
る。
ンジスタのベースに基準電圧発生手段からの基準
電圧が供給され、コレクタに、ベースに基準電圧
発生手段からの基準電圧を受ける第３のトランジ
スタのエミツタおよびPN接合素子を介して基準
電圧が供給され、出力制御トランジスタのコレク
タが基準電圧で固定されるので、この出力制御ト
ランジスタにベース幅変調効果が起こらず、第２
電位点の変動により出力電圧が変動しない高精度
かつ安定な定電圧回路が得られるという効果があ
る。
第１図は、この発明の一実施例を示す回路図、
第２図は、従来の定電圧回路を示す回路図であ
る。 図において、１は基準電圧発生手段、２は第１
のトランジスタ、４は出力制御トランジスタ、５
は分圧回路、６は定電圧出力端、７は第１の抵
抗、８は第２の抵抗、９はPN接合ダイオード、
１０は第２トランジスタ、１１は第３トランジス
タ、１２は抵抗、１３はPN接合素子である。な
お、各図中同一符号は、同一または相当部分を示
すものである。
第２図は、従来の定電圧回路を示す回路図であ
る。 図において、１は基準電圧発生手段、２は第１
のトランジスタ、４は出力制御トランジスタ、５
は分圧回路、６は定電圧出力端、７は第１の抵
抗、８は第２の抵抗、９はPN接合ダイオード、
１０は第２トランジスタ、１１は第３トランジス
タ、１２は抵抗、１３はPN接合素子である。な
お、各図中同一符号は、同一または相当部分を示
すものである。
Claims (1)
- 【特許請求の範囲】 １ 第１電位点と第２電位点との間に接続される
同極性の第１および第２のトランジスタと、上記
第１および第２のトランジスタとは異極性の出力
制御トランジスタと、基準電圧発生手段と、分圧
回路とを含み、 (イ) 第１および第２のトランジスタのエミツタは
第２電位点に接続され、 (ロ) 第１および第２のトランジスタのベースは相
互接続され、 (ハ) 第１のトランジスタのコレクタは基準電圧発
生手段を介して第１電位点に接続され、 (ニ) 出力制御トランジスタのベースは基準電圧発
生手段に接続され、この基準電圧発生手段から
の基準電圧を受け、 (ホ) 出力制御トランジスタのコレクタは第２のト
ランジスタのコレクタに接続され、 (ヘ) 出力制御トランジスタのエミツタは分圧回路
を介して第１電位点と接続され、 (ト) 分圧回路の分圧点が定電圧出力端を構成して
いる、定電圧回路において、さらに、 出力制御トランジスタと同極性の第３のトラ
ンジスタと、PN接合素子とが設けられ、 (チ) 第３のトランジスタのコレクタは第１および
第２のトランスタのベースに接続され、 (リ) 第３のトランジスタのベースは基準電圧発生
手段に接続され、この基準電圧発生手段からの
基準電圧を受け、 (ヌ) 第３のトランジスタのエミツタは抵抗を介し
第１電位点に接続され、 (ル) 出力制御トランジスタのコレクタと第３の
トランジスタのエミツタとの間にPN接合素子
が接続されることを特徴とする、定電圧回路。 ２ 第１電位点は接地電位点であり、第２電位点
は負の電源電位点であり、 第１および第２のトランジスタの極性はNPN
型であり、 第３のトランジスタおよび出力制御トランジス
タの極性はPNP型であることを特徴とする、特
許請求の範囲第１項記載の定電圧回路。 ３ 第１電位点は接地電位点であり、第２電位点
は正の電源電位点であり、 第１および第２のトランジスタの極性はPNP
型であり、 第３のトランジスタおよび出力制御トランジス
タの極性はNPN型であることを特徴とする、特
許請求の範囲第１項記載の定電圧回路。 ４ 分圧回路は直列接続された第１の抵抗と第２
の抵抗とPN接合ダイオードであり、上記第１の
抵抗と上記第２の抵抗との接続点が分圧点を構成
していることを特徴とする、特許請求の範囲第１
項ないし第３項のいずれかに記載の定電圧回路。 ５ 基準電圧発生手段は第１電位点と出力制御ト
ランジスタのベースとの間に接続された定電圧ダ
イオードを備えたことを特徴とする、特許請求の
範囲第１項ないし第４項のいずれかに記載の定電
圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12744185A JPS61285517A (ja) | 1985-06-12 | 1985-06-12 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12744185A JPS61285517A (ja) | 1985-06-12 | 1985-06-12 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61285517A JPS61285517A (ja) | 1986-12-16 |
| JPH0570851B2 true JPH0570851B2 (ja) | 1993-10-06 |
Family
ID=14960018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12744185A Granted JPS61285517A (ja) | 1985-06-12 | 1985-06-12 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61285517A (ja) |
-
1985
- 1985-06-12 JP JP12744185A patent/JPS61285517A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61285517A (ja) | 1986-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0561558A (ja) | 基準電圧発生回路 | |
| JPH0563111U (ja) | 低電圧電流ミラー回路 | |
| US4063147A (en) | Stabilized power supply circuit | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH0570851B2 (ja) | ||
| JPH0252883B2 (ja) | ||
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPS5986316A (ja) | 差動増幅器対の切替回路 | |
| JPS6357808B2 (ja) | ||
| EP0110720A1 (en) | Current mirror circuit | |
| JPH0413692Y2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JPH0519844B2 (ja) | ||
| JPH0477329B2 (ja) | ||
| JPS5937851Y2 (ja) | 安定化電源回路 | |
| JPH0222725Y2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS6158073B2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JPH0512812Y2 (ja) | ||
| JPH0138979Y2 (ja) | ||
| JPS6130767B2 (ja) | ||
| JP2000305644A (ja) | 電流発生装置 | |
| JPH0342725B2 (ja) | ||
| JPH0245812A (ja) | 電圧源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| EXPY | Cancellation because of completion of term |