JPH0531765B2 - - Google Patents
Info
- Publication number
- JPH0531765B2 JPH0531765B2 JP58031670A JP3167083A JPH0531765B2 JP H0531765 B2 JPH0531765 B2 JP H0531765B2 JP 58031670 A JP58031670 A JP 58031670A JP 3167083 A JP3167083 A JP 3167083A JP H0531765 B2 JPH0531765 B2 JP H0531765B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- transistors
- collector
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
この発明は定電流回路に係り、特にバンドギヤ
ツプ型定電流回路に関する。
ツプ型定電流回路に関する。
(ロ) 従来技術
第１図は従来のバンドギヤツプ型定電流回路の
概略図である。図において、T1及びT2はPNPト
ランジスタ、T3はマルチエミツタ型のNPNトラ
ンジスタ、T4及びT5はNPNトランジスタであ
る。
概略図である。図において、T1及びT2はPNPト
ランジスタ、T3はマルチエミツタ型のNPNトラ
ンジスタ、T4及びT5はNPNトランジスタであ
る。
しかして、トランジスタT1及びT2のエミツタ
は電源ラインVCCに接続され、一方トランジスタ
T3のエミツタは抵抗Ｒを介して、またトランジ
スタT4とT5のエミツタは直接接地されている。
は電源ラインVCCに接続され、一方トランジスタ
T3のエミツタは抵抗Ｒを介して、またトランジ
スタT4とT5のエミツタは直接接地されている。
そして、トランジスタT1のベース及びコレク
タ、トランジスタT2のベース、トランジスタT3
のコレクタは相互に接続されている。またトラン
ジスタT2のコレクタ、トランジスタT3，T5のベ
ース、トランジスタT4のベース及びコレクタも
相互に接続されている。
タ、トランジスタT2のベース、トランジスタT3
のコレクタは相互に接続されている。またトラン
ジスタT2のコレクタ、トランジスタT3，T5のベ
ース、トランジスタT4のベース及びコレクタも
相互に接続されている。
そして、トランジスタT5のコレクタは出力端
子T0に接続されている。
子T0に接続されている。
ここで、トランジスタT1とT2のベース・エミ
ツタ電圧は等しいから、両トランジスタのエミツ
タ面積を同一とすれば、各エミツタ電流は等しく
なり、これらはトランジスタT3及びT4のコレク
タに流れ込む。
ツタ電圧は等しいから、両トランジスタのエミツ
タ面積を同一とすれば、各エミツタ電流は等しく
なり、これらはトランジスタT3及びT4のコレク
タに流れ込む。
一方、トランジスタT3のエミツタ面積をトラ
ンジスタT4のそれのＮ倍にすると、トランジス
タT3の逆方向飽和電流はトランジスタT4の飽和
電流のＮ倍である。
ンジスタT4のそれのＮ倍にすると、トランジス
タT3の逆方向飽和電流はトランジスタT4の飽和
電流のＮ倍である。
したがつて、このときのトランジスタT3のベ
ース・エミツタ電圧VBE3は次式であらわされる。
ース・エミツタ電圧VBE3は次式であらわされる。
VBE3＝VBE4−（KT／ｑ）×loＮ (1)
こゝで、VBE4はトランジスタT4のベース・エ
ミツタ電圧KT／ｑはいわゆる熱電圧である。
ミツタ電圧KT／ｑはいわゆる熱電圧である。
したがつて、抵抗Ｒの電圧降下はRI＝（KT／
ｑ）×loＮとなり、電流Ｉは抵抗Ｒで定まること
が判る。それ故、トランジスタT4とT5のエミツ
タの面積を等しくとれば、出力端子T0の吸込み
電流は、電源電圧に依存せず、抵抗Ｒで決まる定
電流Ｉとなる。
ｑ）×loＮとなり、電流Ｉは抵抗Ｒで定まること
が判る。それ故、トランジスタT4とT5のエミツ
タの面積を等しくとれば、出力端子T0の吸込み
電流は、電源電圧に依存せず、抵抗Ｒで決まる定
電流Ｉとなる。
しかしながら、このような従来の定電流回路
は、これを集積回路で実現すると、抵抗Ｒの取り
かえが事実上、不可能であるため、例えばLED
の光度や増幅器のゲイン等の変更に必要な電流値
の切換えができないという欠点がある。
は、これを集積回路で実現すると、抵抗Ｒの取り
かえが事実上、不可能であるため、例えばLED
の光度や増幅器のゲイン等の変更に必要な電流値
の切換えができないという欠点がある。
(ハ) 目的
この発明は電流値の切換えが可能なバンドギヤ
ツプ型の定電流回路を提供することを目的として
いる。
ツプ型の定電流回路を提供することを目的として
いる。
(ニ) 構成
この発明の定電流回路は、直流電源にエミツタ
が接続されベース同士が接続された一導電型第１
および第２トランジスタと、第１トランジスタの
コレクタとベースにコレクタが接続され第２トラ
ンジスタのコレクタにベースが接続された逆導電
型第３トランジスタと、前記第３トランジスタの
エミツタとアース間に接続された抵抗と、前記第
１トランジスタを回路外部からオフに切り替える
ための第６トランジスタとで１つの回路ブロツク
を構成するとともに、前記第２トランジスタのコ
レクタおよび前記第３トランジスタのベースがコ
レクタとベースに接続されエミツタがアース間に
接続された第４トランジスタと、前記第３および
前記第４トランジスタのベースがベースに接続さ
れ出力端子がコレクタに接続されエミツタがアー
ス間に接続された逆導電型第５トランジスタとを
備え、前記回路ブロツクを複数並列接続するとと
もに、各ブロツクの前記第３のトランジスタのベ
ースと、前記第４および第５トランジスタのベー
スとを共通接続してなることを特徴としている。
が接続されベース同士が接続された一導電型第１
および第２トランジスタと、第１トランジスタの
コレクタとベースにコレクタが接続され第２トラ
ンジスタのコレクタにベースが接続された逆導電
型第３トランジスタと、前記第３トランジスタの
エミツタとアース間に接続された抵抗と、前記第
１トランジスタを回路外部からオフに切り替える
ための第６トランジスタとで１つの回路ブロツク
を構成するとともに、前記第２トランジスタのコ
レクタおよび前記第３トランジスタのベースがコ
レクタとベースに接続されエミツタがアース間に
接続された第４トランジスタと、前記第３および
前記第４トランジスタのベースがベースに接続さ
れ出力端子がコレクタに接続されエミツタがアー
ス間に接続された逆導電型第５トランジスタとを
備え、前記回路ブロツクを複数並列接続するとと
もに、各ブロツクの前記第３のトランジスタのベ
ースと、前記第４および第５トランジスタのベー
スとを共通接続してなることを特徴としている。
(ホ) 実施例
第２図は、この発明の一実施例の概略図であ
る。
る。
同図において、第１図と同一部分は同一符号で
示してある。並列接続されたブロツクＡ、Ｂ、Ｃ
はトランジスタT4及びT5とともに、それぞれバ
ンドギヤツプ型定電流回路を構成している。各ブ
ロツクの構成部分であるトランジスタT1a，T1b，
T1cは第１図のトランジスタT1に、トランジスタ
T2a，T2b，T2cは同じくトランジスタT2に、そし
て、トランジスタT3a，T3b，T3cはトランジスタ
T3に抵抗Ra，Rb，Rcは抵抗Ｒにそれぞれ対応し
ている。
示してある。並列接続されたブロツクＡ、Ｂ、Ｃ
はトランジスタT4及びT5とともに、それぞれバ
ンドギヤツプ型定電流回路を構成している。各ブ
ロツクの構成部分であるトランジスタT1a，T1b，
T1cは第１図のトランジスタT1に、トランジスタ
T2a，T2b，T2cは同じくトランジスタT2に、そし
て、トランジスタT3a，T3b，T3cはトランジスタ
T3に抵抗Ra，Rb，Rcは抵抗Ｒにそれぞれ対応し
ている。
そのため、ブロツクＡを含む定電流回路は、定
電流Iaを、ブロツクＢは定電流Ibを、ブロツクＣ
は定電流Icをそれぞれ出力端子T0よ吸い込むこと
になる。
電流Iaを、ブロツクＢは定電流Ibを、ブロツクＣ
は定電流Icをそれぞれ出力端子T0よ吸い込むこと
になる。
一方、ブロツクＢ及びＣにおいて、T6b，T6c
はスイツチングトランジスタであつて、T6bはト
ランジスタT1bに、T6cはトランジスタT1cにそれ
ぞれ並列接続されている。
はスイツチングトランジスタであつて、T6bはト
ランジスタT1bに、T6cはトランジスタT1cにそれ
ぞれ並列接続されている。
したがつて、ブロツクＢのトランジスタT1b，
T2b，T6b及びブロツクＣのトランジスタT1c，
T2c，T6cはそれぞれ電流反転回路を形成してい
る。
T2b，T6b及びブロツクＣのトランジスタT1c，
T2c，T6cはそれぞれ電流反転回路を形成してい
る。
すなわち、トランジスタT6bのベースである制
御端子C1が「Ｈ」のときT6bはオフとなり、トラ
ンジスタT1b及びT2bに等しい電流が流れる結果、
ブロツクＢを含む定電流回路が働くこととなる。
一方、制御端子C1が「Ｌ」のとき、トランジス
タT6bはオンとなり、トランジスタT1b及びT2bが
オフになるので、この定電流回路は動作しない。
またブロツクＣを含む定電流回路についても同様
に制御される。
御端子C1が「Ｈ」のときT6bはオフとなり、トラ
ンジスタT1b及びT2bに等しい電流が流れる結果、
ブロツクＢを含む定電流回路が働くこととなる。
一方、制御端子C1が「Ｌ」のとき、トランジス
タT6bはオンとなり、トランジスタT1b及びT2bが
オフになるので、この定電流回路は動作しない。
またブロツクＣを含む定電流回路についても同様
に制御される。
その結果、制御端子C1，C2がともに「Ｌ」の
とき、定電流Ia、C1が「Ｈ」で、C2が「Ｌ」のと
き、定電流Ia＋Ib、C1が「Ｌ」で、C2が「Ｈ」の
とき、定電流Ia＋Ic、C1，C2がともに「Ｈ」のと
き、定電流Ia＋Ib＋Icがそれぞれ出力端子T0より
取り出される。
とき、定電流Ia、C1が「Ｈ」で、C2が「Ｌ」のと
き、定電流Ia＋Ib、C1が「Ｌ」で、C2が「Ｈ」の
とき、定電流Ia＋Ic、C1，C2がともに「Ｈ」のと
き、定電流Ia＋Ib＋Icがそれぞれ出力端子T0より
取り出される。
なお、実施例では３個の定電流回路を並列接続
したものについて説明したが、接続個数は任意に
設定しうることはもちろんである。
したものについて説明したが、接続個数は任意に
設定しうることはもちろんである。
(ヘ) 効果
この発明は電流反転回路を制御することによつ
て、並列接続された各バンドギヤツプ定電流回路
を制御するものであるから、直流電源の電圧が変
動しても同一の出力端子から任意の２種類以上の
定電流を取り出すことができる。
て、並列接続された各バンドギヤツプ定電流回路
を制御するものであるから、直流電源の電圧が変
動しても同一の出力端子から任意の２種類以上の
定電流を取り出すことができる。
また、この発明は、制御端子に関連して、付加
回路を設けることにより、定電流値を電子的に選
択することができるので、集積回路に使用するの
に大変に都合のよいものである。
回路を設けることにより、定電流値を電子的に選
択することができるので、集積回路に使用するの
に大変に都合のよいものである。
第１図は従来のバンドギヤツプ型定電流回路の
概略図、第２図はこの発明の一実施例の概略図で
ある。 T1a〜T1c，T2a〜T2c……PNPトランジスタ、
T3a〜T3c……マルチエミツタ・トランジスタ、
T4，T5……NPNトランジスタ、Ra〜Rc……抵
抗、C1，C2……制御端子、T0……出力端子。
概略図、第２図はこの発明の一実施例の概略図で
ある。 T1a〜T1c，T2a〜T2c……PNPトランジスタ、
T3a〜T3c……マルチエミツタ・トランジスタ、
T4，T5……NPNトランジスタ、Ra〜Rc……抵
抗、C1，C2……制御端子、T0……出力端子。
Claims (1)
- １ 直流電源にエミツタが接続されベース同士が
接続された一導電型第１および第２トランジスタ
と、第１トランジスタのコレクタとベースにコレ
クタが接続され第２トランジスタのコレクタにベ
ースが接続された逆導電型第３トランジスタと、
前記第３トランジスタのエミツタとアース間に接
続された抵抗と、前記第１トランジスタを回路外
部からオフに切り替えるための第６トランジスタ
とで１つの回路ブロツクを構成するとともに、前
記第２トランジスタのコレクタおよび前記第３ト
ランジスタのベースがコレクタとベースに接続さ
れエミツタがアース間に接続された第４トランジ
スタと、前記第３および前記第４トランジスタの
ベースがベースに接続され出力端子がコレクタに
接続されエミツタがアース間に接続された逆導電
型第５トランジスタとを備え、前記回路ブロツク
を複数並列接続するとともに、各ブロツクの前記
第３のトランジスタのベースと、前記第４および
第５トランジスタのベースとを共通接続してなる
ことを特徴とする定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3167083A JPS59157729A (ja) | 1983-02-26 | 1983-02-26 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3167083A JPS59157729A (ja) | 1983-02-26 | 1983-02-26 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59157729A JPS59157729A (ja) | 1984-09-07 |
| JPH0531765B2 true JPH0531765B2 (ja) | 1993-05-13 |
Family
ID=12337558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3167083A Granted JPS59157729A (ja) | 1983-02-26 | 1983-02-26 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59157729A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5013934A (en) * | 1989-05-08 | 1991-05-07 | National Semiconductor Corporation | Bandgap threshold circuit with hysteresis |
| JP5127434B2 (ja) * | 2007-12-27 | 2013-01-23 | 三菱電機株式会社 | 基準電源装置及び制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS561769A (en) * | 1979-06-19 | 1981-01-09 | Nec Corp | Constant current circuit |
| JPS57106915A (en) * | 1980-12-24 | 1982-07-03 | Fujitsu Ltd | Constant current circuit |
-
1983
- 1983-02-26 JP JP3167083A patent/JPS59157729A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS561769A (en) * | 1979-06-19 | 1981-01-09 | Nec Corp | Constant current circuit |
| JPS57106915A (en) * | 1980-12-24 | 1982-07-03 | Fujitsu Ltd | Constant current circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59157729A (ja) | 1984-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JPH0531765B2 (ja) | ||
| JPH067377Y2 (ja) | 電流源装置 | |
| JPH0434567Y2 (ja) | ||
| JPS6214712Y2 (ja) | ||
| JPH0252883B2 (ja) | ||
| JPH0642252Y2 (ja) | 定電圧回路 | |
| JPH073690Y2 (ja) | 電流ミラー回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JP2776528B2 (ja) | 定電圧回路 | |
| JPS5943628A (ja) | 定電流切換回路 | |
| JP2537235B2 (ja) | 定電流回路 | |
| JP2006033523A (ja) | カレントミラー回路 | |
| JPH08102627A (ja) | 半導体集積回路 | |
| JP3437274B2 (ja) | 基準電圧回路 | |
| JPH06177731A (ja) | 電流切換回路 | |
| JPH0330828B2 (ja) | ||
| JPS6325769Y2 (ja) | ||
| JPS5816272Y2 (ja) | シユミツト回路 | |
| JP3312640B2 (ja) | スイッチ回路 | |
| JPS6323573B2 (ja) | ||
| JP4646470B2 (ja) | コンパレータ回路 | |
| JPH0312487B2 (ja) | ||
| JPS646552Y2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 |