JP5127434B2 - 基準電源装置及び制御装置 - Google Patents

基準電源装置及び制御装置 Download PDF

Info

Publication number
JP5127434B2
JP5127434B2 JP2007335898A JP2007335898A JP5127434B2 JP 5127434 B2 JP5127434 B2 JP 5127434B2 JP 2007335898 A JP2007335898 A JP 2007335898A JP 2007335898 A JP2007335898 A JP 2007335898A JP 5127434 B2 JP5127434 B2 JP 5127434B2
Authority
JP
Japan
Prior art keywords
circuit
band gap
bandgap
current
bandgap reference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007335898A
Other languages
English (en)
Other versions
JP2009157702A (ja
Inventor
小出　　純
真太郎 新庄
晋一 稲辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007335898A priority Critical patent/JP5127434B2/ja
Publication of JP2009157702A publication Critical patent/JP2009157702A/ja
Application granted granted Critical
Publication of JP5127434B2 publication Critical patent/JP5127434B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Description

この発明は、半導体集積回路内にバンドギャップ基準電圧を供給する基準電源装置及びそのバックアップ回路の切り替えを制御する制御装置に関するものである。
半導体集積回路（以下、ＩＣと略称する）において正確な信号の生成を行う必要がある場合、基準電圧発生器をＩＣ内に設ける。Ｓｉ−Ｇｅプロセスの場合、バイポーラ素子を使うことができるため、基準電圧としてはバンドギャップ基準電圧を用いるのが一般的である。バンドギャップ基準電圧を発生するバンドギャップ基準回路としては、例えば非特許文献１及び非特許文献２に開示されるものがある。
図５は、非特許文献１のバンドギャップ基準回路を示す回路図であり、図６は、非特許文献２のバンドギャップ基準回路を示す回路図である。図５において、ＮＭＯＳトランジスタＱ1，Ｑ2のベース電流を無視し、コレクタ電流がベース−エミッタ間電圧ｖbeのみに依存して、ｅｘｐ（ｖbe／ｖT）に比例するとすれば、バンドギャップ基準回路１００Ａでは、基準電圧ｖrefが下記式（１）で表すことができる。但し、ｎはＮＭＯＳトランジスタＱ1，Ｑ2の素子サイズ比或いは素子数の比であり、ｖTは熱電圧である。
ｖref＝ｖTｌｎ（ｎ） ・・・（１）
図６において、同様に、ＮＭＯＳトランジスタＱ1〜Ｑ4のベース電流を無視し、コレクタ電流がベース−エミッタ間電圧ｖbeのみに依存して、ｅｘｐ（ｖbe／ｖT）に比例するとすれば、バンドギャップ基準回路１００Ｂでは、基準電圧ｖrefが下記式（２）で表される。但し、ｍはＮＭＯＳトランジスタＱ4，Ｑ3の素子サイズ比或いは素子数の比である。
ｖref＝ｖTｌｎ（ｎｍ） ・・・（２）
なお、熱電圧ｖTは、ボルツマン定数ｋ、電子の電荷ｅ、絶対温度ＴによってｋＴ／ｅで表される。これにより、バンドギャップ基準回路１００Ａ，１００Ｂのいずれにおいても、プロセスばらつきや電源電圧に依存せず、絶対温度Ｔに比例した電圧（ＰＴＡＴ：Proportional To Absolute Temperature）が得られる。
また、バンドギャップ基準回路１００Ａ，１００Ｂにおいて、基準電流値は、基準抵抗Ｒ1の値によりｖT／Ｒ1で決定できる。この基準電流をＩＣ内の各回路に供給して基準抵抗Ｒ1と温度特性が等しい抵抗に流すことにより、端子間に生じる電位差も温度のみに依存し、抵抗の比から正確に計算することができる。一般的に基準電流はカレントミラー回路Ｍ1を基準として各回路に供給される。以降の説明では、カレントミラー回路Ｍ1を構成するＰＭＯＳトランジスタのゲート電圧を基準電源の出力電圧ｖoutと考えることにする。
バンドギャップ基準回路１００Ａでは、ＮＭＯＳトランジスタＱ1，Ｑ2に流れる電流Ｉ1，Ｉ2の比をカレントミラー回路Ｍ1，Ｍ2で固定する必要がある。つまり、カレントミラー回路Ｍ1，Ｍ2がなければ、電流Ｉ1，Ｉ2が下記式（３）の関係になるのに対し、カレントミラー回路Ｍ1，Ｍ2によって下記式（４）の束縛条件が与えられる。
Ｉ2＝（１／ｎ）ｅｘｐ（ＲＩ1／ｖT）Ｉ1 ・・・（３）
Ｉ1＝Ｉ2 ・・・（４）
なお、上記式（３）及び上記式（４）の関係においても、ＮＭＯＳトランジスタＱ1，Ｑ2に電流Ｉ1，Ｉ2が流れない解も存在する。このため、バンドギャップ基準回路１００Ａを確実に動作させるには、回路１００Ａへ強制的に起動電流を供給するスタートアップ回路が必要である。
一方、バンドギャップ基準回路１００Ｂは、ＮＭＯＳトランジスタＱ1，Ｑ2に流れる電流Ｉ1，Ｉ2が互いに独立であり、電流Ｉ1，Ｉ2に対して上記式（４）のような束縛条件が必要ない。このため、電流Ｉ1，Ｉ2が流れない解がなく、スタートアップ回路が不要である。
Ｐ．Ｒ．グレイ、Ｒ．Ｇ．メイヤー著、「超ＬＳＩのためのアナログ集積回路設計技術」、培風館、１９９０年１２月 G. C. M. Meijer, P. C. Schmale and K.van Zalinge, "A New Curvature-Corrected Bandgap Reference" IEEE J. Solid-State Circuits,Vol. SC-178, pp.609-613,1982
現状のＳｉ−Ｇｅプロセスでは、バイポーラ素子の形成過程でＳｉ基板へのＧｅの打ち込みが行われ、この過程でバイポーラ素子中には有意な確率で格子欠陥が生じる。この格子欠陥の結果、コレクタ−エミッタ間に電位差があると漏洩電流が生じる。
特に、バンドギャップ基準回路１００Ａのようにスタートアップ回路を必要とする構成のバンドギャップでは、漏洩電流が生じると上記式（３）及び上記式（４）において電流Ｉ1，Ｉ2が流れない状態の方がより安定になる。この場合、バンドギャップ基準回路１００Ａの動作が停止する。ＩＣ内の各回路には、バンドギャップ基準回路で発生した基準電圧に基づいて電流が供給されるため、バンドギャップに異常動作が起きるとＩＣ全体が機能しなくなる。
なお、Ｓｉ−Ｇｅプロセスの改善により格子欠陥の生じる確率は下げられるが、格子欠陥が全く生じないように制御することは現状では難しい。また、デバイスに流れる電流量を増やせば、漏洩電流の影響を抑えることはできるが、定常的に消費電流が増えることになり、トランジスタの電流密度が上がるので限界もある。
この発明は、上記のような課題を解決するためになされたもので、バンドギャップ基準回路のバックアップ回路を備えることにより、バンドギャップ不良に起因した不具合が生じてもバンドギャップ基準電圧を供給することができる基準電源装置、及びバックアップ回路の切り替えを制御する制御装置を得ることを目的とする。
この発明に係る基準電源装置は、バンドギャップ基準電圧を生成する複数のバンドギャップ基準回路と、バンドギャップ基準回路の動作状態に応じてバンドギャップ基準電圧を出力するバンドギャップ基準回路の切り替えを制御する制御装置とを備えるものである。
この発明によれば、バンドギャップ基準回路をバックアップ回路として設け、バンドギャップ基準回路の動作状態に応じてバンドギャップ基準電圧を出力するバンドギャップ基準回路を切り替えるので、バンドギャップ不良に起因した不具合が生じても、バンドギャップ基準電圧を供給できるという効果がある。
実施の形態１．
図１は、この発明の実施の形態１による基準電源装置の構成を示す回路図である。図１において、実施の形態１による基準電源装置１は、２つのバンドギャップ基準回路２ａ，２ｂ、バンドギャップ基準回路２ａ，２ｂの切り替えを制御する制御装置３を有する。バンドギャップ基準回路２ａの出力Ｖｏｕｔは、カレントミラー回路Ｍ3を構成するＰＭＯＳトランジスタのゲートに接続している。また、カレントミラー回路Ｍ3を構成するＰＭＯＳトランジスタのゲートには、スイッチＳＷ1の一端が接続されている上、スイッチＳＷ1によってＰＭＯＳトランジスタＰ１のゲートとの接続が開閉される。
カレントミラー回路Ｍ3を構成するＰＭＯＳトランジスタのソースは、電源ノードに接続されており、ドレインは制御装置３の入力に接続している。制御装置３の出力は、スイッチＳＷ1及びＮＯＴ回路４の入力に接続している。スイッチＳＷ1は、制御装置３の出力値に応じて開閉する。一方、ＮＯＴ回路４の出力は、バンドギャップ基準回路２ｂ及びスイッチＳＷ2に接続しており、スイッチＳＷ2は、ＮＯＴ回路４の出力値に応じて開閉する。また、バンドギャップ基準回路２ｂの出力端子Ｖｏｕｔは、スイッチＳＷ2の一端に接続しており、ＰＭＯＳトランジスタＰ１のゲートとの接続が開閉される。
ＰＭＯＳトランジスタＰ１，Ｐ２は、ソースが電源ノードに接続しており、ゲートが出力端子Ｖｏｕｔ、スイッチＳＷ1,ＳＷ2に接続している。バンドギャップ基準回路２ａ，２ｂは、例えば図５で示した構成の回路を用いることができ、ＰＭＯＳトランジスタＰ１，Ｐ２は、カレントミラー回路Ｍ1，Ｍ2のＰＭＯＳトランジスタを流れる電流をミラーリングする。
次に動作について説明する。
バンドギャップ基準回路２ａから出力された基準電圧がカレントミラー回路Ｍ3を構成するＰＭＯＳトランジスタのゲートに印加されると、ドレインを介して基準電流が制御装置３に入力される。つまり、カレントミラー回路Ｍ3によりバンドギャップ基準回路２ａの出力電圧が基準電流に変換される。
制御装置３は、カレントミラー回路Ｍ3からの電流を検知して、バンドギャップ基準回路２ａが動作していると判定すると、論理値１の出力信号をスイッチＳＷ1及びＮＯＴ回路４に出力する。これにより、スイッチＳＷ1は閉状態となり、バンドギャップ基準回路２ａとＰＭＯＳトランジスタＰ１，Ｐ２のゲートとが接続される。
ＮＯＴ回路４は、制御装置３から論理値１の信号を入力すると、これを反転させて論理値０の信号をバンドギャップ基準回路２ｂ及びスイッチＳＷ2に出力する。論理値０の出力信号が入力されている間、バンドギャップ基準回路２ｂは動作を停止する。また、スイッチＳＷ2は開状態となり、バンドギャップ基準回路２ｂとＰＭＯＳトランジスタＰ１，Ｐ２のゲートとの接続が遮断される。
このようにして、基準電源装置１は、バンドギャップ基準回路２ａからの基準電圧を出力する。このため、基準電源装置１を搭載したＩＣは、内部の回路へ供給する電流値を、バンドギャップ基準回路２ａからの基準電圧に基づいて決定する。
一方、制御装置３は、カレントミラー回路Ｍ3から電流が殆ど流れなくなり、バンドギャップ基準回路２ａが正常に動作していないと判定すると、論理値０の信号を出力する。これにより、スイッチＳＷ1は開状態となり、バンドギャップ基準回路２ａとＰＭＯＳトランジスタＰ１，Ｐ２のゲートとの接続が遮断される。
また、ＮＯＴ回路４は、制御装置３から論理値０の信号を入力すると、これを反転させて論理値１の信号をバンドギャップ基準回路２ｂ及びスイッチＳＷ2に出力する。論理値１の出力信号が入力されると、バンドギャップ基準回路２ｂは起動する。また、スイッチＳＷ2は閉状態となり、バンドギャップ基準回路２ｂとＰＭＯＳトランジスタＰ１，Ｐ２のゲートとが接続される。
このようにして、基準電源装置１は、バンドギャップ基準回路２ｂからの基準電圧を出力する。このため、基準電源装置１を搭載したＩＣは、内部の回路へ供給する電流値を、バンドギャップ基準回路２ｂからの基準電圧に基づいて決定する。
なお、バンドギャップ基準回路２ｂを常に起動させておき、スイッチＳＷ1，ＳＷ2の開閉制御のみで、バンドギャップ基準回路２ａ，２ｂの切り替えを行うように構成しても構わない。
（１）バンドギャップ基準回路の構成
また、バンドギャップ基準回路２ａが正常に動作していない場合、バンドギャップ基準回路２ａの出力値に応じてカレントミラー回路Ｍ3からの電流が殆ど流れない状態になる方が判定が容易である。具体的には、図５に示した構成であれば、不具合時に電流の流れない解が安定化し、カレントミラー回路Ｍ3からの電流が殆ど流れない。このとき、制御装置３は、カレントミラー回路Ｍ3から電流が流れてこないことを契機に論理値０の信号を出力する。これにより、上述のようにしてバンドギャップ基準回路２ｂへの切り替えが実行される。
一方、図６に示した構成では、ＮＭＯＳトランジスタＱ1，Ｑ2を流れる電流Ｉ1，Ｉ2が独立である。このため、トランジスタ不良が起きた場合であっても、ある程度の電流が流れてしまい、制御装置３での判定が難しくなる。そこで、図２に示すように、図６中の抵抗Ｒ2の代わりにカレントミラー回路Ｍ2を設けて電流Ｉ1，Ｉ2の比を固定する。この場合、図２に示す回路のトランジスタモデルをさらに詳細なものに置き換えてシミュレーションを行うと、上記式（３）のように電流Ｉ1，Ｉ2の間に非線形な関係があることが認められる。
これにより、カレントミラー回路Ｍ1，Ｍ2で上記式（４）の束縛条件を与えると、バンドギャップ基準回路２ａ，２ｂは、電流Ｉ1，Ｉ2の流れる状態と流れない状態を解として持つようになる。この構成では、スタートアップ回路を設けることにより、通常動作時には電流の流れる解を安定化させられ、バンドギャップ不良の場合には電流の無い解が安定する。
（２）制御装置の構成
また、バンドギャップ基準回路のバンドギャップ不良を電流の有無で判定する制御装置３の構成としては、例えば図３に示すものが考えられる。図３に示す制御装置３は、カレントミラー回路Ｍ4，Ｍ5を備える。カレントミラー回路Ｍ4，Ｍ5を構成するＰＭＯＳトランジスタのゲートは互いに共通接続するとともに、カレントミラー回路Ｍ4を構成するＰＭＯＳトランジスタのソースが接続している。また、カレントミラー回路Ｍ4を構成するＰＭＯＳトランジスタのソースは、抵抗Ｒ3を介して電源ノードに接続している。
カレントミラー回路Ｍ4，Ｍ5を構成する各ＰＭＯＳトランジスタのドレインは、接地されている。カレントミラー回路Ｍ3は、無負荷であればバンドギャップ基準回路２ａの基準電圧の出力を受けて基準電流をコピーするが、ここでは能動負荷となるカレントミラー回路Ｍ5に接続される。つまり、カレントミラー回路Ｍ5のＰＭＯＳトランジスタのソースが、カレントミラー回路Ｍ3を構成するＰＭＯＳトランジスタのドレイン、スイッチＳＷ1及びＮＯＴ回路４の入力と接続している。
この構成において、想定している電源電圧の範囲内でカレントミラー回路Ｍ4に流れる電流が基準電流の半分程度以下になるように抵抗Ｒ3を選択することで、カレントミラー回路Ｍ3を構成するＰＭＯＳトランジスタのドレイン出力は、バンドギャップ基準回路２ａが正常動作する間は論理値１（ハイ）となり、バンドギャップ不良でバンドギャップ基準回路２ａ内の基準電流が流れない場合は論理値０（ロウ）となる。
これにより、制御装置３は、上述したようなスイッチＳＷ1，ＳＷ2の開閉制御でバンドギャップ基準回路２ａとバンドギャップ基準回路２ｂの切り替えを行うことができる。図３に示す制御装置３はＣＭＯＳ回路のみで構成されるので、バイポーラ素子の形成不良による影響を受けることもない。
以上のように、この実施の形態１によれば、バンドギャップ基準電圧を生成するバンドギャップ基準回路２ａ，２ｂと、バンドギャップ基準回路２ａ，２ｂの動作状態に応じてバンドギャップ基準電圧を出力するバンドギャップ基準回路の切り替えを制御する制御装置３とを備えるので、バンドギャップ不良に起因した不具合が生じてもバンドギャップ基準電圧を供給することができる。例えば、バンドギャップ基準回路のバックアップ回路がない場合に電源起因でＩＣ不良が発生する確率をｐとすると、バックアップがある場合の不良率はｐ2に低下する。
また、上記実施の形態１によれば、バンドギャップ基準回路２ａから入力したバンドギャップ基準電圧を基準電流に変換する変換処理部としてカレントミラー回路Ｍ3を備え、制御装置３がカレントミラー回路Ｍ3からの基準電流の有無に基づいてバンドギャップ基準回路２ａの動作状態を判定する。このように構成することにより、バンドギャップ基準回路２ａにおけるバンドギャップの不具合に起因した動作不良を的確に判定することができる。
さらに、上記構成において、バンドギャップ基準回路２ａ，２ｂごとに設けられ、対応するバンドギャップ基準回路との接続を開閉するスイッチＳＷ1，ＳＷ2を備え、バンドギャップ基準回路２ａにゲートが接続するＰＭＯＳトランジスタからなり、バンドギャップ基準回路２ａの基準電圧を受けると、基準電流をコピーするカレントミラー回路Ｍ3を変換処理部として有し、制御装置３が、カレントミラー回路Ｍ3のＰＭＯＳトランジスタのドレイン及びスイッチＳＷ1とソースが接続し、ドレインが接地されたＰＭＯＳトランジスタからなるカレントミラー回路Ｍ5と、カレントミラー回路Ｍ5のＰＭＯＳトランジスタと互いのゲートが接続するとともに、ゲートにソースが接続し、ドレインが接地されたＰＭＯＳトランジスタからなるカレントミラー回路Ｍ4と、カレントミラー回路Ｍ4のＰＭＯＳトランジスタのソースと電源ノードとの間を接続する抵抗Ｒ3とを有し、バンドギャップ基準回路２ａの基準電圧に応じたカレントミラー回路Ｍ3のＰＭＯＳトランジスタのドレイン出力値に基づいて、スイッチＳＷ1を開閉することにより、バンドギャップ基準電圧を出力するバンドギャップ基準回路の切り替えを制御する。このように構成することにより、バンドギャップ基準回路２ａにおけるバンドギャップの不具合に起因した動作不良を的確に判定することができると共に、ＣＭＯＳ回路のみで構成されることから、バイポーラ素子の形成不良による影響を受けることもない。
実施の形態２．
図４は、この発明の実施の形態２による基準電源装置の構成を示す回路図である。図４において、実施の形態２による基準電源装置１Ａは、３つのバンドギャップ基準回路２ａ〜２ｃ、バンドギャップ基準回路２ａ〜２ｃの切り替えを制御する制御装置３ａ，３ｂを有する。バンドギャップ基準回路２ａの出力Ｖｏｕｔは、カレントミラー回路Ｍ3を構成するＰＭＯＳトランジスタのゲートに接続している。
また、カレントミラー回路Ｍ3を構成するＰＭＯＳトランジスタのゲートには、スイッチＳＷ1の一端も接続されている上、スイッチＳＷ1によってＰＭＯＳトランジスタＰ１のゲートとの接続が開閉される。カレントミラー回路Ｍ3を構成するＰＭＯＳトランジスタのソースは、電源ノードに接続されており、ドレインは制御装置３ａの入力に接続している。
制御装置３ａの出力は、スイッチＳＷ1及びＮＯＴ回路４の入力に接続している。スイッチＳＷ1は、制御装置３ａの出力値に応じて開閉する。一方、ＮＯＴ回路４の出力は、バンドギャップ基準回路２ｂ及びＡＮＤ回路５の入力に接続している。
バンドギャップ基準回路２ｂの出力端子Ｖｏｕｔは、カレントミラー回路Ｍ6を構成するＰＭＯＳトランジスタのゲートに接続している。また、カレントミラー回路Ｍ6を構成するＰＭＯＳトランジスタのゲートには、スイッチＳＷ2の一端が接続されている上、スイッチＳＷ2によってＰＭＯＳトランジスタＰ１のゲートとの接続が開閉される。
カレントミラー回路Ｍ6を構成するＰＭＯＳトランジスタのソースは、電源ノードに接続されており、ドレインは制御装置３ｂの入力に接続している。制御装置３ｂの出力は、スイッチＳＷ2及びＡＮＤ回路５の反転入力に接続している。スイッチＳＷ2は、制御装置３ｂの出力値に応じて開閉する。
ＡＮＤ回路５の出力は、バンドギャップ基準回路２ｃ及びスイッチＳＷ3に接続している。スイッチＳＷ3は、ＡＮＤ回路５の出力値に応じて開閉する。また、バンドギャップ基準回路２ｂの出力端子Ｖｏｕｔは、スイッチＳＷ3の一端に接続しており、スイッチＳＷ3によってＰＭＯＳトランジスタＰ１のゲートとの接続が開閉される。
ＰＭＯＳトランジスタＰ１，Ｐ２は、ソースが電源ノードに接続しており、ゲートが出力端子Ｖｏｕｔ、スイッチＳＷ1,ＳＷ2に接続している。バンドギャップ基準回路２ａ〜２ｃは、例えば図５で示した構成の回路を用いることができ、ＰＭＯＳトランジスタＰ１，Ｐ２は、カレントミラー回路Ｍ1，Ｍ2のＰＭＯＳトランジスタを流れる電流をミラーリングする。
なお、制御装置３ａ，３ｂとしては、例えば上記実施の形態１の図３に示した構成であってもよい。この場合、制御装置３ｂにおいては、カレントミラー回路Ｍ6のＰＭＯＳトランジスタのドレインとカレントミラー回路Ｍ5のＰＭＯＳトランジスタのソースとが接続されるとともに、カレントミラー回路Ｍ5のＰＭＯＳトランジスタのソースは、スイッチＳＷ2及びＡＮＤ回路５の反転入力に接続する。
次に動作について説明する。
バンドギャップ基準回路２ａから基準電圧がカレントミラー回路Ｍ3を構成するＰＭＯＳトランジスタのゲートに印加されると、ドレインを介して基準電流が制御装置３ａに入力される。制御装置３ａは、カレントミラー回路Ｍ3からの電流を検知することにより、バンドギャップ基準回路２ａが動作していると判定すると、論理値１の出力信号をスイッチＳＷ1及びＮＯＴ回路４に出力する。
これにより、スイッチＳＷ1は閉状態となり、バンドギャップ基準回路２ａとＰＭＯＳトランジスタＰ１，Ｐ２のゲートとが接続される。ＮＯＴ回路４は、制御装置３ａから論理値１の信号を入力すると、これを反転させて論理値０の信号をバンドギャップ基準回路２ｂ及びＡＮＤ回路５に出力する。これにより、ＡＮＤ回路５も論理値０の信号を出力する。論理値０の出力信号が入力されている間、バンドギャップ基準回路２ｂ，２ｃは動作を停止する。
バンドギャップ基準回路２ｂが動作を停止していると、基準電圧がカレントミラー回路Ｍ6を構成するＰＭＯＳトランジスタのゲートに印加されない。このため、制御装置３ｂは、カレントミラー回路Ｍ6からの電流が殆ど流れない状態であるので、バンドギャップ基準回路２ｂが動作していないと判定し、論理値０の信号を出力する。これにより、スイッチＳＷ2は開状態となり、バンドギャップ基準回路２ｂとＰＭＯＳトランジスタＰ１，Ｐ２のゲートとの接続が遮断される。
また、ＡＮＤ回路５の出力値が論理値０であると、スイッチＳＷ3は開状態となり、バンドギャップ基準回路２ｃとＰＭＯＳトランジスタＰ１，Ｐ２のゲートとの接続が遮断される。
このようにして、基準電源装置１Ａは、バンドギャップ基準回路２ａからの基準電圧を出力する。これにより、基準電源装置１Ａを搭載したＩＣでは、内部の回路へ供給する電流値をバンドギャップ基準回路２ａからの基準電圧に基づいて決定する。
一方、制御装置３ａは、カレントミラー回路Ｍ3から電流が殆ど流れなくなり、バンドギャップ基準回路２ａが正常に動作していないと判定して論理値０の信号を出力する。これにより、スイッチＳＷ1は開状態となり、バンドギャップ基準回路２ａとＰＭＯＳトランジスタＰ１，Ｐ２のゲートとの接続が遮断される。このとき、ＮＯＴ回路４は、制御装置３ａから論理値０の信号を入力すると、これを反転させて論理値１の信号をバンドギャップ基準回路２ｂ及びＡＮＤ回路５に出力する。
論理値１の出力信号を入力すると、バンドギャップ基準回路２ｂは起動する。これにより、バンドギャップ基準回路２ｂの基準電圧がカレントミラー回路Ｍ6を構成するＰＭＯＳトランジスタのゲートに印加され、ドレインを介して基準電流が制御装置３ｂに入力される。制御装置３ｂは、カレントミラー回路Ｍ6からの電流を検知することにより、バンドギャップ基準回路２ｂが動作していると判定すると、論理値１の出力信号をスイッチＳＷ2及びＡＮＤ回路５の反転入力に出力する。
ＡＮＤ回路５は、ＮＯＴ回路４から論理値１の信号を入力するが、制御装置３ｂからの出力を反転するため、論理値０の信号を出力する。これにより、スイッチＳＷ3は開状態を維持し、バンドギャップ基準回路２ｃとＰＭＯＳトランジスタＰ１，Ｐ２のゲートとの接続が遮断されたままとなる。
このようにして、基準電源装置１Ａは、バンドギャップ基準回路２ａの代わりに、バンドギャップ基準回路２ｂからの基準電圧を出力する。これにより、基準電源装置１Ａを搭載したＩＣでは、内部の回路へ供給する電流値をバンドギャップ基準回路２ｂからの基準電圧に基づいて決定する。
この状態からさらにバンドギャップ基準回路２ｂに不具合が生じてカレントミラー回路Ｍ6から電流が殆ど流れなくなると、制御装置３ｂは、バンドギャップ基準回路２ｂが正常に動作していないと判定し、論理値０の信号を出力する。これにより、スイッチＳＷ2は開状態となり、バンドギャップ基準回路２ｂとＰＭＯＳトランジスタＰ１，Ｐ２のゲートとの接続が遮断される。
一方、ＡＮＤ回路５は、ＮＯＴ回路４から論理値１の信号を入力するとともに、制御装置３ｂからの論理値０の信号を反転入力して論理値１の信号を出力する。ＡＮＤ回路５から論理値１の出力信号を入力すると、バンドギャップ基準回路２ｃは起動する。また、スイッチＳＷ3は閉状態となり、バンドギャップ基準回路２ｃとＰＭＯＳトランジスタＰ１，Ｐ２のゲートとが接続される。
このようにして、基準電源装置１Ａは、バンドギャップ基準回路２ａ，２ｂの代わりに、バンドギャップ基準回路２ｃからの基準電圧を出力する。このため、基準電源装置１Ａを搭載したＩＣは、内部の回路へ供給する電流値を、バンドギャップ基準回路２ｃからの基準電圧に基づいて決定する。
なお、バンドギャップ基準回路２ｂ，２ｃを常に起動させておき、スイッチＳＷ1〜ＳＷ3の開閉制御のみで、バンドギャップ基準回路２ａ〜２ｃの切り替えを行うように構成しても構わない。
以上のように、この実施の形態２によれば、バンドギャップ基準電圧を生成するバンドギャップ基準回路２ａ〜２ｃと、バンドギャップ基準回路２ａ〜２ｃの動作状態に応じてバンドギャップ基準電圧を出力するバンドギャップ基準回路の切り替えを制御する制御装置３ａ，３ｂとを備えるので、バンドギャップ不良に起因した不具合が生じてもバンドギャップ基準電圧を供給することができる。例えば、バンドギャップ基準回路のバックアップ回路がない場合に電源起因でＩＣ不良が発生する確率をｐとすると、Ｎ個のバックアップ回路を設けることにより、電源起因のＩＣの不良率をｐN+1まで低下させることができる。
この発明の実施の形態１による基準電源装置の構成を示す回路図である。 図１中のバンドギャップ基準回路の構成例を示す回路図である。 図１中の制御装置の構成例を示す回路図である。 この発明の実施の形態２による基準電源装置の構成を示す回路図である。 非特許文献１のバンドギャップ基準回路を示す回路図である。 非特許文献２のバンドギャップ基準回路を示す回路図である。
符号の説明
１，１Ａ 基準電源装置、２ａ，２ｂ バンドギャップ基準回路、３，３ａ，３ｂ 制御装置、４ ＮＯＴ回路、５ ＡＮＤ回路、Ｍ1〜Ｍ6 カレントミラー回路、Ｐ１，Ｐ２ ＰＭＯＳトランジスタ、Ｑ1〜Ｑ4 ＮＭＯＳトランジスタ、Ｒ1〜Ｒ3 抵抗、ＳＷ1〜ＳＷ3 スイッチ。

Claims (4)

  1. バンドギャップ基準電圧を生成する複数のバンドギャップ基準回路と、
    前記バンドギャップ基準回路の動作状態に応じて、バンドギャップ基準電圧を出力するバンドギャップ基準回路の切り替えを制御する制御装置とを備えた基準電源装置。
  2. バンドギャップ基準回路から入力したバンドギャップ基準電圧を基準電流に変換する変換処理部を備え、
    制御装置は、前記変換処理部からの基準電流の有無に基づいて前記バンドギャップ基準回路の動作状態を判定することを特徴とする請求項１記載の基準電源装置。
  3. バンドギャップ基準回路ごとに設けられ、対応するバンドギャップ基準回路との接続を開閉するスイッチを備え、
    変換処理部は、前記バンドギャップ基準回路にゲートが接続する第１の電界効果トランジスタからなり、前記バンドギャップ基準回路の基準電圧を受けると基準電流をコピーするカレントミラー回路であり、
    制御装置は、前記第１の電界効果トランジスタのドレイン及び前記スイッチとソースが接続し、ドレインが接地された第２の電界効果トランジスタと、前記第２の電界効果トランジスタと互いのゲートが接続するとともに、前記ゲートにソースが接続し、ドレインが接地された第３の電界効果トランジスタと、前記第３の電界効果トランジスタのソースと電源ノードとの間を接続する抵抗とを有し、前記バンドギャップ基準回路の基準電圧に応じた前記第１の電界効果トランジスタのドレイン出力値に基づいて前記スイッチを開閉することにより、バンドギャップ基準電圧を出力するバンドギャップ基準回路の切り替えを制御することを特徴とする請求項２記載の基準電源装置。
  4. 請求項１から請求項３のうちのいずれか１項記載の制御装置。
JP2007335898A 2007-12-27 2007-12-27 基準電源装置及び制御装置 Expired - Fee Related JP5127434B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007335898A JP5127434B2 (ja) 2007-12-27 2007-12-27 基準電源装置及び制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007335898A JP5127434B2 (ja) 2007-12-27 2007-12-27 基準電源装置及び制御装置

Publications (2)

Publication Number Publication Date
JP2009157702A JP2009157702A (ja) 2009-07-16
JP5127434B2 true JP5127434B2 (ja) 2013-01-23

Family

ID=40961651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007335898A Expired - Fee Related JP5127434B2 (ja) 2007-12-27 2007-12-27 基準電源装置及び制御装置

Country Status (1)

Country Link
JP (1) JP5127434B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101309399B1 (ko) 2011-12-28 2013-09-17 성균관대학교산학협력단 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅 하는 밴드갭 레퍼런스 회로
CN114740941B (zh) * 2022-05-05 2023-12-19 芯海科技（深圳）股份有限公司 带隙基准电路、集成电路和电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59157729A (ja) * 1983-02-26 1984-09-07 Rohm Co Ltd 定電流回路
JP2685469B2 (ja) * 1988-01-20 1997-12-03 株式会社日立製作所 半導体装置
JPH03220818A (ja) * 1990-01-25 1991-09-30 Hitachi Ltd 論理回路
JP3425766B2 (ja) * 1990-05-21 2003-07-14 株式会社日立製作所 半導体集積回路装置
JPH08322163A (ja) * 1995-05-24 1996-12-03 Fujitsu Ltd 電源切り換え回路
DE19716430A1 (de) * 1997-04-18 1998-11-19 Siemens Ag Schaltungsanordnung zur Erzeugung einer internen Versorgungsspannung
JPH11297087A (ja) * 1998-04-14 1999-10-29 Nec Corp 半導体記憶装置
JP3875434B2 (ja) * 1999-09-24 2007-01-31 株式会社東芝 半導体装置およびその基準電位調整方法
JP2002091591A (ja) * 2000-09-14 2002-03-29 Seiko Epson Corp 定電圧出力装置
JP2003029853A (ja) * 2001-07-16 2003-01-31 Mitsubishi Electric Corp シリーズレギュレータ
JP4219669B2 (ja) * 2002-12-12 2009-02-04 旭化成エレクトロニクス株式会社 定電圧発生回路及びｐｌｌ回路
JP4502657B2 (ja) * 2004-02-17 2010-07-14 株式会社リコー 基準電圧発生回路

Also Published As

Publication number Publication date
JP2009157702A (ja) 2009-07-16

Similar Documents

Publication Publication Date Title
US8704588B2 (en) Circuit for generating a reference voltage
US20110102049A1 (en) Circuit for generating a reference voltage with compensation of the offset voltage
JP2007026337A (ja) 電圧レギュレータ
US20040130378A1 (en) Leak current compensating device and leak current compensating method
JP2009157922A (ja) バンドギャップ基準電圧発生回路
US10224922B1 (en) Biasing cascode transistor of an output buffer circuit for operation over a wide range of supply voltages
JP2009098802A (ja) 基準電圧発生回路
US20110050197A1 (en) Reference current or voltage generation circuit
JP2002373942A (ja) 半導体集積回路
US6198312B1 (en) Low level input voltage comparator
KR20060104899A (ko) 온도변화 적응형 내부 전원 발생 장치
JP2003051739A (ja) 起動回路
US7932712B2 (en) Current-mirror circuit
JP5127434B2 (ja) 基準電源装置及び制御装置
US8310298B2 (en) Ratioed feedback body voltage bias generator
JP4848959B2 (ja) 電源回路
JP2008083850A (ja) レギュレータ回路
US7218169B2 (en) Reference compensation circuit
JP5272467B2 (ja) 基準電圧発生回路およびリセット回路を内蔵した半導体集積回路
US10613562B2 (en) Voltage regulator including fault detection circuit
TWI792988B (zh) 電壓生成電路及半導體裝置
JP2011124683A (ja) 出力バッファ回路、入力バッファ回路、及び入出力バッファ回路
US7576575B2 (en) Reset signal generator in semiconductor device
JPH07121255A (ja) 定電流源回路
JP2000268574A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100930

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121030

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees