KR101309399B1 - 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅 하는 밴드갭 레퍼런스 회로 - Google Patents

두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅 하는 밴드갭 레퍼런스 회로 Download PDF

Info

Publication number
KR101309399B1
KR101309399B1 KR1020110144872A KR20110144872A KR101309399B1 KR 101309399 B1 KR101309399 B1 KR 101309399B1 KR 1020110144872 A KR1020110144872 A KR 1020110144872A KR 20110144872 A KR20110144872 A KR 20110144872A KR 101309399 B1 KR101309399 B1 KR 101309399B1
Authority
KR
South Korea
Prior art keywords
bandgap
reference voltage
output
circuit
regulating
Prior art date
Application number
KR1020110144872A
Other languages
English (en)
Other versions
KR20130076324A (ko
Inventor
전정훈
김석
유승택
권기원
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020110144872A priority Critical patent/KR101309399B1/ko
Publication of KR20130076324A publication Critical patent/KR20130076324A/ko
Application granted granted Critical
Publication of KR101309399B1 publication Critical patent/KR101309399B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로에 관한 것으로서, 밴드갭 레퍼런스 전압회로에 있어서, 처음 스타트-업 시 공급전압(VDD)을 인가 받아 기준전압(Vref)를 생성하여 출력하는 제1 밴드갭 코어부; 공급전압(VDD)를 인가 받고, 상기 제1 밴드갭 코어부에서 출력된 제1 기준전압(Vref)을 인가 받아 레귤레이팅 전압(VDDL)을 생성하여 출력하는 레귤레이팅 회로부; 및 상기 레귤레이팅 회로부에서 출력된 레귤레이팅 전압(VDDL)을 인가 받아 밴드갭 기준전압(VBG)을 생성하여 출력하는 제2 밴드갭 코어부를 포함하고, 상기 제2 밴드갭 코어부에서 출력된 밴드갭 기준전압(VBG)은 상기 처음 스타트-업 이후 상기 레귤레이팅 회로부의 입력 기준전압으로 피트백되는 것을 특징으로 한다. 본 발명에 따르면 구동초기 후에도 스타트-업 실패가 발생하지 않고 언제나 정격의 밴드갭 기준전압을 출력할 수 있는 효과가 있다.

Description

두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅 하는 밴드갭 레퍼런스 회로{SUPPLY REGULATION BANDGAP REFERENCE CIRCUIT WITH TWO BANDGAP CORES}
본 발명은 밴드갭 레퍼런스 전압 발생 회로에 관한 것으로, 특히 공급전압(VDD)을 레귤레이팅하여 사용하는 밴드갭 기준 전압 발생회로에 관한 것이다.
본 발명은 밴드갭 레퍼런스 회로에 관한 것이다.
도 1은 본 발명의 배경 기술에 해당되는 밴드갭 기준 전압 발생 회로의 회로도이다.
기존의 밴드갭 기준 전압 발생회로(100)는 도 1에 도시된 바와 같이, 레귤레이팅 회로부(110)와 밴드갭 코어부(Bandgap Reference Cicuit, BGR CORE, 120)로 구성된다.
도 1을 참조하면, 기존의 밴드갭 기준 전압 발생 회로는 레귤레이팅 회로부(110)에서 공급전압 VDD를 인가 받아 레귤레이팅 한 VDDL 전압을 생성하여 밴드갭 코어(120)에 공급하는 구조로 되어 있다.
또한, 레귤레이션 회로부(110)는 밴드갭 코어(120)의 출력인 밴드갭 기준전압인 VBG를 피드백 받아 레귤레이션 회로부의 입력 기준전압으로 사용하여 스타트업을 진행하는 구조이다.
그러나, 이러한 기존 밴드갭 기준 전압 발생 회로의 구조는 VDD 가 Ramp up 되는 속도를 VBG 및 VDDL이 따라가지 못하고, 낮은 온도 및 Corner Process 에서 Start-up이 되지 않는 문제가 있다. 더욱이 VBG에 캐패시터가 적용이 되면 이러한 문제가 심화되게 된다.
즉, VBG에 적용되는 캐패시터는 High Frequency PSR(Power Supply Rejection)을 높이는데 중요한 역할을 하게 되는데, Start up 문제 때문에 적용하지 못하게 되는 문제가 있다.
또한, 출력 VBG에 캐패시터(Capacitor)를 적용하지 못하여 높은 주파수 대역에서의 PSR(Primary Supply Regulation)을 향상시키지 못하는 문제가 있다.
본 발명의 배경이 되는 기술은 'IEEE International Solid-state Circuits Conference. ISSCC94/SESSION 14/AMPLIFIERS/PAPER FA 14.13: A Low-Power Differential CMOS Bandgap Reference' 및 대한민국 등록특허공보 제10-0863002호 등에 개시된 바와 같다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 제1 밴드갭 코어와 제2 밴드갭 코어를 포함하고, 처음 스타트-업이 진행되는 구동초기에는 제1 밴드갭 코어에 의해 생성된 최초 기준전압(Vref)이 레귤레이팅 회로부에 입력 기준전압으로 인가되고, 처음 스타트-업 후에는 제2 밴드갭 코어에 의해 생성된 밴드갭 기준전압(VBG)가 피드백되어 레귤레이팅 회로부에 입력 기준전압으로 인가되는 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로를 제공하기 위한 것이다.
또한, 처음 스타트-업이 진행되는 구동초기에는 제1 밴드갭 코어에 의해 생성된 최초 기준전압(Vref)이 레귤레이팅 회로부에 입력 기준전압으로 인가되고, 처음 스타트-업 후에는 제2 밴드갭 코어에 의해 생성된 밴드갭 기준전압(VBG)가 피드백되어 레귤레이팅 회로부에 입력 기준전압으로 인가되도록 스위칭하는 스위치를 포함하여 높은 주파수 대역에서 높은 PSR 특성을 가지는 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로를 제공하기 위한 것이다.
상술한 목적을 달성하기 위한 본 발명에 따른 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로는, 밴드갭 레퍼런스 전압회로에 있어서, 처음 스타트-업 시 공급전압(VDD)을 인가 받아 기준전압(Vref)를 생성하여 출력하는 제1 밴드갭 코어부; 공급전압(VDD)를 인가 받고, 제1 밴드갭 코어부에서 출력된 제1 기준전압(Vref)을 인가 받아 레귤레이팅 전압(VDDL)을 생성하여 출력하는 레귤레이팅 회로부; 및 레귤레이팅 회로부에서 출력된 레귤레이팅 전압(VDDL)을 인가 받아 밴드갭 기준전압(VBG)을 생성하여 출력하는 제2 밴드갭 코어부를 포함하고, 제2 밴드갭 코어부에서 출력된 밴드갭 기준전압(VBG)은 처음 스타트-업 이후 상기 레귤레이팅 회로부의 입력 기준전압으로 피트백되는 것을 특징으로 한다.
또한, 제1 밴드갭 코어부에서 출력되는 기준전압(Vref)과 제2 밴드갭 코어부에서 출력되어 피드백되는 밴드갭 기준전압(VBG)은 레귤레이팅 회로부를 구성하는 OP-Amp의 반전입력단자(-)로 인가되되, 기준전압(Vref)는 처음 스타트-업 시에만 인가되고 처음 스타트-업 이후에는 밴드갭 기준전압(VBG)만 인가되는 것을 특징으로 한다.
또한, 제1 밴드갭 코어부와 레귤레이팅 회로부 사이에는 제1 밴드갭 코어부에서 출력되는 기준전압(Vref) 또는 제2 밴드갭 코어부에서 출력되어 피드백되는 밴드갭 기준전압(VBG) 중 어느 한 전압만을 레귤레이팅 회로부의 기준전압으로 입력되도록 하는 스위치를 더 포함하는 것을 특징으로 한다.
또한, 스위치는 처음 스타트-업 시에는 제1 밴드갭 코어부에서 출력되는 기준전압(Vref)만 레귤레이팅 회로부에 인가되도록 하고, 처음 스타트-업 이후에는 제2 밴드갭 코어부에서 출력되어 피드백되는 밴드갭 기준전압(VBG)만 레귤레이팅 회로부에 인가되도록 스위칭하는 것을 특징으로 한다.
상기한 바와 같이 본 발명에 따른 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로에 따르면, 구동초기 후에도 스타트-업 실패가 발생하지 않고 언제나 정격의 밴드갭 기준전압을 출력할 수 있는 효과가 있다.
또한, 본 발명에 따르면 높은 주파수 대역에서의 PSR 특성을 향상시키는 효과가 있다.
도 1은 종래 기술에 따른 밴드갭 기준 전압 발생회로의 회로도이다.
도 2는 본 발명의 바람직한 실시예에 따른 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로의 회로도이다.
도 3 및 도 4는 각각 상기 스위치 회로의 예시도이다.
도 5는 도 3에 도시된 스위치에 의해 레귤레팅 회로부에 인가되는 입력 기준전압의 형태를 나타낸 그래프이다.
도 6는 기존의 밴드갭 기준 전압 발생회로와 본 발명에 의한 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로에 따른 PCR 특성을 비교한 그래프이다.
도 7은 도 4에 도시된 스위치에 의해 레귤레팅 회로부에 인가되는 입력 기준전압의 형태를 나타낸 그래프이다.
이하, 본 발명에 따른 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로에 대하여 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명에 의한 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로의 구성도이다.
본 발명에 의한 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로는 도 2에 도시된 바와 같이, 제1 밴드갭 코어부(Bandgap-Reference Core 1(BGR CORE 1), 210)와 제2 밴드갭 코어부((Bandgap-Reference Core 2(BGR CORE 2), 220) 및 레귤레이팅 회로부(240)를 포함한다.
상기 제1 밴드갭 코어부(210)와 제2 밴드갭 코어부(220) 및 레귤레이팅 회로부(240)의 구체적인 설명은 상기 'IEEE International Solid-state Circuits Conference. ISSCC94/SESSION 14/AMPLIFIERS/PAPER FA 14.13: A Low-Power Differential CMOS Bandgap Reference'에서 이미 공지되었거나 기존의 회로와 같은 구성의 회로가 사용될 수 있으므로 이에 관한 구체적인 설명은 생략하기로 한다.
본 발명에 의한 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로는 처음 스타트-업(Start-up) 시 레귤레이팅 회로부(240)에 입력되는 기준전압을 제공하는 밴드갭 코어와 상기 처음 스타트-업 후의 스타트-업 시 레귤레이팅 회로에 입력되는 기준전압을 제공하는 밴드갭 코어가 각각 별도로 구비된다.
즉, 밴드갭 레퍼런스 회로에 처음 공급전원(VDD)이 인가되는 상기 처음 스타트-업 시에는 상기 제1 밴드갭 코어부(210)에 의해 생성된 최초 기준전압(Vref)이 상기 레귤레이팅 회로부(240)의 입력 기준전압으로 인가되고, 상기 처음 스타트-업 후의 스타트-업 시에는 제2 밴드갭 코어부(220)에 의해 생성되는 밴드갭 기준전압(VBG)이 상기 레귤레이팅 회로부(240)의 입력 기준전압으로 피드백되어 상기 레귤레이팅 회로부에 인가되도록 설계된다.
즉, 본 발명에 의한 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로는, 상기 구동초기인 처음 스타트-업 시에는 오프셋 전압(Voc)이 포함된 공급전압(VDD)이 상기 제1 밴드갭 코어부(210)에 인가되도록 하여 최초 기준전압(Vref)을 생성하고 상기 생성된 Vref는 상기 레귤레이팅 회로부(240)에 입력 기준전압으로 인가된다. 계속하여, 상기 레귤레이팅 회로부(240)는 Vref를 인가 받아 레귤레이팅 전압인 VDDL을 생성하여 상기 제2 밴드갭 코어부(220)에 공급한다. 계속하여 상기 제2 밴드갭 코어부(220)는 밴드갭 기준전압(VBG)을 생성하여 출력하고, 상기 출력된 밴드갭 기준전압(VBG)은 상기 처음 스타트-업 후에 진행되는 스타트-업을 위해 상기 레귤레이팅 회로부의 입력 기준전압으로 피드백된다. 이때, 상기 레귤레이팅 회로부에는 공급전압인 VDD가 별도로 공급되도록 설계된다. 이때, 상기 밴드갭 기준접압(VBG)이 이를 필요로 하는 전기소자들에 함께 인가됨은 당연하다.
따라서, 상기 처음 스타트-업 후 상기 제2 밴드갭 코어부(220)에 의해 생성되어 출력되는 VBG를 상기 레귤레이팅 회로부(240)의 입력 기준전압으로 피드백하여 사용하여도 상기 피드백되는 VBG의 레벨은 스타트-업이 진행될 수 있는 수준의 레벨을 유지하도록 한다.
본 발명에 의한 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로는 상기 제1 밴드갭 코어부(210)와 레귤레이팅 회로부(240) 사이에 스위치를 더 포함할 수 있다.
도 3 및 도 4는 각각 상기 스위치 회로의 예시도이다.
본 발명에 의한 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로는 도 3에 도시된 스위치 회로 또는 도 4에 도시된 스위치 회로 중 어느 하나의 스위치 회로가 사용된다.
도 3을 참조하여 설명하면 다음과 같다.
공급전압인 VDD가 인가된 상기 제1 밴드갭 코어부(210)에서 생성된 Vref는 상기 스위치(230)로 인가된다.
또한, 상기 스위치(230)는 상기 제2 밴드갭 코어부(220)에서 생성되어 피드백되는 VBG를 함께 인가 받도록 설계된다.
도 3에 표시된 VREF_IN은 상기 제1 밴드갭 코어부(210)의 출력인 Vref이고, BG_IN은 상기 제2 밴드갭 코어부(220)의 출력인 VBG이며, BG_OUT은 상기 레귤레이팅 회로부(240)의 입력 기준전압으로 인가되는 전압(즉, 상기 레귤레이팅 회로부의 OP-Amp의 반전입력단자(-)로 입력되는 VIN, 도 2 참조)으로 사용된다.
상기 스위치(230)는 상기 처음 스타트-업 시에는 상기 제1 밴드갭 코어부(210)와 상기 레귤레이팅 회로부(240)를 연결시키도록 스위칭하고, 상기 처음 스타트-업 후에는 상기 스위치(230)와 상기 레귤레이팅 회로부(240)를 연결시키도록 스위칭한다.
즉, 상기 스위치(230)는 상기 처음 스타트-업 시에는 상기 제1 밴드갭 코어부(210)에서 생성되어 출력되는 Vref를 상기 레귤레이팅 회로부(240)를 구성하는 OP-Amp의 반전입력단자(-)로 인가하고, 상기 처음 스타트-업 후에는 상기 제2 밴드갭 코어부(220)에서 생성되어 출력되어 피드백되는 VBG를 상기 OP-Amp의 반전입력단자(-)로 인가되도록 스위칭한다.
이때, 도 4에 도시된 스위치 회로가 사용되는 경우는 다음과 같다.
도 4의 경우는, 총 4단의 인버터 중 앞의 두 단의 인버터는 Skewed 인버터로, 0.8V 정도에서 Transition이 이루어 진다. 따라서 VBG를 최대한 끌어올린 후 VBG를 OP-AMP input 으로 사용할 수 있게 된다. 앞의 두 개의 인버터의 source를 VDD로 쓴 이유는, BG_IN 이 느리게 움직여서 Short circuit current가 빠지는 구간이 길기 때문에, 큰 dynamic current가 흐르게 되기 때문이다.
도 5는 도3에 도시된 스위치에 의해 레귤레팅 회로부에 인가되는 입력 기준전압의 형태를 나타낸 그래프이다.
도 5에 도시된 바와 같이, 상기 스위치(230)의 구동에 의해, 처음 스타트-업 시에는 VREF_IN이 출력 BG_OUT으로 출력되어 상기 레귤레이팅 회로부(240)에 인가 되다가, 처음 스타트-업 후에는 BG_IN이 출력되어 상기 레귤레이팅 회로부에 인가됨을 알 수 있다.
즉, 제1 밴드갭 코어부(210)와 제2 밴드갭 코어부(220) 및 스위치(230)에 의해 스타트-업 문제가 해결됨을 알 수 있다.
도 6은 기존의 밴드갭 기준 전압 발생회로와 본 발명에 의한 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로에 따른 PCR 특성을 비교한 그래프이다.
도 6에 표시된 BGR_OLD는 종래의 밴드갭 기준 전압 발생 회로의 출력 PSR이고, BGR_NEW는 본 발명에 의한 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로의 출력 PSR을 각각 나타낸다.
본 발명에 의한 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로는 낮은 주파수 대역에서는 종래의 밴드갭 기준 전압 발생 회로와 비슷한 PSR 특성을 나타내나, 높은 주파수 대역에서는 높은 PSR 특성을 나타냄을 알 수 있다.
도 7은 도 4에 도시된 스위치에 의해 레귤레팅 회로부에 인가되는 입력 기준전압의 형태를 나타낸 그래프이다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리 범위는 설명된 실시예에 국한되어 정해져서는 안 되며 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의하여 정해져야 한다.
210: 제1 밴드갭 코어부 220: 제2 밴드갭 코어부
230: 스위치부 240: 레귤레이팅 회로부

Claims (4)

  1. 밴드갭 레퍼런스 전압회로에 있어서,
    처음 스타트-업 시 공급전압(VDD)을 인가 받아 기준전압(Vref)를 생성하여 출력하는 제1 밴드갭 코어부;
    공급전압(VDD)를 인가 받고, 상기 제1 밴드갭 코어부에서 출력된 제1 기준전압(Vref)을 인가 받아 레귤레이팅 전압(VDDL)을 생성하여 출력하는 레귤레이팅 회로부; 및
    상기 레귤레이팅 회로부에서 출력된 레귤레이팅 전압(VDDL)을 인가 받아 밴드갭 기준전압(VBG)을 생성하여 출력하는 제2 밴드갭 코어부를 포함하고,
    상기 제2 밴드갭 코어부에서 출력된 밴드갭 기준전압(VBG)은 상기 처음 스타트-업 이후 상기 레귤레이팅 회로부의 입력 기준전압으로 피트백되는 것을 특징으로 하는 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로.
  2. 제1항에 있어서,
    상기 제1 밴드갭 코어부에서 출력되는 기준전압(Vref)과 상기 제2 밴드갭 코어부에서 출력되어 피드백되는 밴드갭 기준전압(VBG)은 상기 레귤레이팅 회로부를 구성하는 OP-Amp의 반전입력단자(-)로 인가되되, 상기 기준전압(Vref)는 상기 처음 스타트-업 시에만 인가되고 상기 처음 스타트-업 이후에는 상기 밴드갭 기준전압(VBG)만 인가되는 것을 특징으로 하는 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로.
  3. 제1항에 있어서,
    상기 제1 밴드갭 코어부와 레귤레이팅 회로부 사이에는 상기 제1 밴드갭 코어부에서 출력되는 기준전압(Vref) 또는 상기 제2 밴드갭 코어부에서 출력되어 피드백되는 밴드갭 기준전압(VBG) 중 어느 한 전압만을 상기 레귤레이팅 회로부의 기준전압으로 입력되도록 하는 스위치를 더 포함하는 것을 특징으로 하는 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로.
  4. 제3항에 있어서,
    상기 스위치는
    상기 처음 스타트-업 시에는 상기 제1 밴드갭 코어부에서 출력되는 기준전압(Vref)만 상기 레귤레이팅 회로부에 인가되도록 하고, 상기 처음 스타트-업 이후에는 상기 제2 밴드갭 코어부에서 출력되어 피드백되는 밴드갭 기준전압(VBG)만 상기 레귤레이팅 회로부에 인가되도록 스위칭하는 것을 특징으로 하는 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로.
KR1020110144872A 2011-12-28 2011-12-28 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅 하는 밴드갭 레퍼런스 회로 KR101309399B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110144872A KR101309399B1 (ko) 2011-12-28 2011-12-28 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅 하는 밴드갭 레퍼런스 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110144872A KR101309399B1 (ko) 2011-12-28 2011-12-28 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅 하는 밴드갭 레퍼런스 회로

Publications (2)

Publication Number Publication Date
KR20130076324A KR20130076324A (ko) 2013-07-08
KR101309399B1 true KR101309399B1 (ko) 2013-09-17

Family

ID=48989952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110144872A KR101309399B1 (ko) 2011-12-28 2011-12-28 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅 하는 밴드갭 레퍼런스 회로

Country Status (1)

Country Link
KR (1) KR101309399B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803363B1 (ko) 2006-11-13 2008-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로
JP2009134432A (ja) 2007-11-29 2009-06-18 Mitsubishi Electric Corp 電流源回路
JP2009157702A (ja) 2007-12-27 2009-07-16 Mitsubishi Electric Corp 基準電源装置及び制御装置
JP2011170455A (ja) 2010-02-16 2011-09-01 Rohm Co Ltd 基準電圧回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803363B1 (ko) 2006-11-13 2008-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로
JP2009134432A (ja) 2007-11-29 2009-06-18 Mitsubishi Electric Corp 電流源回路
JP2009157702A (ja) 2007-12-27 2009-07-16 Mitsubishi Electric Corp 基準電源装置及び制御装置
JP2011170455A (ja) 2010-02-16 2011-09-01 Rohm Co Ltd 基準電圧回路

Also Published As

Publication number Publication date
KR20130076324A (ko) 2013-07-08

Similar Documents

Publication Publication Date Title
CN105786069B (zh) 一种低压电源产生电路、方法及集成电路
JP5369750B2 (ja) 電源回路及びその動作制御方法
JP4859754B2 (ja) 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
KR101759808B1 (ko) 저 입력전압으로 작동하기 위한 플라이백 컨버터
US8598862B2 (en) Startup circuit for low voltage cascode beta multiplier current generator
JP5433880B2 (ja) Ｄｃ−ｄｃコンバータ
KR102247121B1 (ko) Dc/dc 컨버터
WO2019084137A3 (en) Start-up circuit
KR102299909B1 (ko) Dcdc 컨버터
CN109613951A (zh) 一种带自启动电路的带隙基准源电路
CN102609023B (zh) 一种内建模拟电源电路
CN107305402A (zh) 带隙基准电路以及具有该带隙基准电路的dcdc转换器
KR102336095B1 (ko) Dc/dc 컨버터
JP2009055708A (ja) スイッチングレギュレータ及びそのスイッチングレギュレータを使用したｄｃ−ｄｃ変換装置
JP2013198252A (ja) スイッチングレギュレータ
KR101309399B1 (ko) 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅 하는 밴드갭 레퍼런스 회로
JP5630895B2 (ja) スイッチング電源回路
JP2006149104A (ja) スイッチング電源装置
US9369074B2 (en) Electric power supply system
JP6320047B2 (ja) 定電圧源回路
WO2018058950A1 (zh) 电源管理电路及其实现方法
JP6352733B2 (ja) 電源回路及びその制御方法
Lin et al. A novel linear regulator in build-in capacitor Dickson charge pump applications with low output ripple
JP2013207537A5 (ko)
TW201828582A (zh) 返馳式電源供應電路及其二次側控制電路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160607

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee