JP2009134432A - 電流源回路 - Google Patents

Abstract

【課題】バイポーラ素子の形成過程で、バイポーラ素子に格子欠陥等の不具合が生じても、安定的に基準電流を他の回路に供給することができる電流源回路を得ることを目的とする。
【解決手段】バンドギャップ電圧基準回路２，４を構成しているＰ型ＭＯＳＦＥＴ１４，２４とカレントミラーを形成しているＰ型ＭＯＳＦＥＴ５が、バンドギャップ電圧基準回路２，４を構成しているＰ型ＭＯＳＦＥＴ１４，２４から出力される基準電流Ｉ_ref1，Ｉ_ref2を他の回路に供給する。
【選択図】図１

Description

この発明は、例えば、衛星通信、地上波マイクロ波通信、移動体通信などに使用されるＩＣ上で利用される電流源回路に関するものである。

一般に、無線通信等で用いられるＩＣにおいては、安定な動作を実現するために基準電流Ｉ_refを必要とする。
特に、Ｓｉ基板上に形成するＩＣでは、シリコンＳｉのバンドギャップ電圧を利用するバンドギャップ電圧基準回路が通常用いられる。

バンドギャップ電圧基準回路を用いている電流源回路は、例えば、以下の非特許文献１に開示されている。
なお、ＩＣ上に電流源回路を形成する一つの過程、即ち、ＳｉＧｅプロセスにおけるバイポーラ素子の形成過程において、Ｓｉ基板に対するゲルマニウムＧｅの打ち込みが行われる。
この過程において、バイポーラ素子に格子欠陥が生じることがあり、格子欠陥が生じた場合には、バイポーラ素子のコレクタ・エミッタ間にリーク電流が発生する。

「超ＬＳＩのためのアナログ集積回路技術 上」１９９０年１１月３０日 株式会社培風館発行 第２６４頁

従来の電流源回路は以上のように構成されているので、ＳｉＧｅプロセスにおけるバイポーラ素子の形成過程において、バイポーラ素子に格子欠陥が生じると、バイポーラ素子のコレクタ・エミッタ間にリーク電流が発生して正常に動作しなくなり、基準電流Ｉ_refを他の回路に供給することができなくなるなどの課題があった。

この発明は上記のような課題を解決するためになされたもので、バイポーラ素子の形成過程で、バイポーラ素子に格子欠陥等の不具合が生じても、安定的に基準電流を他の回路に供給することができる電流源回路を得ることを目的とする。

この発明に係る電流源回路は、電流供給用トランジスタが、複数のバンドギャップ電圧基準回路を構成しているトランジスタから出力される基準電流を他の回路に供給するようにしたものである。

この発明によれば、電流供給用トランジスタが、複数のバンドギャップ電圧基準回路を構成しているトランジスタから出力される基準電流を他の回路に供給するように構成したので、いくつかのバンドギャップ電圧基準回路内のバイポーラ素子に格子欠陥等の不具合が生じても、安定的に基準電流を他の回路に供給することができる効果がある。

実施の形態１．
図１はこの発明の実施の形態１による電流源回路を示す構成図であり、図において、起動回路１は所定の閾値電圧Ｖｔｈ以上の電圧Ｖｋをバンドギャップ電圧基準回路２に印加して、バンドギャップ電圧基準回路２から基準電流Ｉ_ref1が出力される状態に設定する。
バンドギャップ電圧基準回路２はＮＰＮバイポーラトランジスタ１１，１２、Ｐ型ＭＯＳＦＥＴ１３，１４及び基準抵抗１５から構成されており、起動回路１から閾値電圧Ｖｔｈ以上の電圧Ｖｋが印加されたとき基準電流Ｉ_ref1を出力する。

起動回路３は所定の閾値電圧Ｖｔｈ以上の電圧Ｖｋをバンドギャップ電圧基準回路４に印加して、バンドギャップ電圧基準回路４から基準電流Ｉ_ref2が出力される状態に設定する。
バンドギャップ電圧基準回路４はＮＰＮバイポーラトランジスタ２１，２２、Ｐ型ＭＯＳＦＥＴ２３，２４及び基準抵抗２５から構成されており、起動回路３から閾値電圧Ｖｔｈ以上の電圧Ｖｋが印加されたとき基準電流Ｉ_ref2を出力する。

Ｐ型ＭＯＳＦＥＴ５は電流供給用トランジスタであり、バンドギャップ電圧基準回路２，４を構成しているＰ型ＭＯＳＦＥＴ１４，２４とそれぞれカレントミラーを形成しており、Ｐ型ＭＯＳＦＥＴ１４，２４から出力される基準電流Ｉ_ref1，Ｉ_ref2を他の回路に供給する。

次に動作について説明する。
この実施の形態１では、バンドギャップ電圧基準回路２におけるＮＰＮバイポーラトランジスタ１１とＮＰＮバイポーラトランジスタ１２のサイズ比が１：２であり、また、バンドギャップ電圧基準回路４におけるＮＰＮバイポーラトランジスタ２１とＮＰＮバイポーラトランジスタ２２のサイズ比が１：２であるとする。
また、バンドギャップ電圧基準回路２，４におけるＰ型ＭＯＳＦＥＴ１３，１４，２３，２４及びＰ型ＭＯＳＦＥＴ５のサイズが同一であるとする。

このとき、起動回路１，３が所定の閾値電圧Ｖｔｈ以上の電圧Ｖｋをバンドギャップ電圧基準回路２，４に印加すると、ＮＰＮバイポーラトランジスタ１１，２１を流れるコレクタ電流Ｉ_c1と、ＮＰＮバイポーラトランジスタ１２，２２を流れるコレクタ電流Ｉ_c2とは、同じエミッタ面積を有するＰ型ＭＯＳＦＥＴ１３，１４からなる定電流源回路と、Ｐ型ＭＯＳＦＥＴ２３，２４からなる定電流源回路とによって、互いに等しい値になる。
したがって、ＮＰＮバイポーラトランジスタ１２，２２のエミッタ電位Ｖ_xは、下記の式（１）のように表され、コレクタ電流Ｉ_c2は、下記の式（２）のように表される。
Ｖ_x＝Ｉ_c2・Ｒ
＝Ｖ_T・ｌｎ（Ｉ_c1・Ｉ_s2／Ｉ_c2・Ｉ_s1）
＝Ｖ_T・ｌｎ２ （１）
Ｉ_c2＝（Ｖ_T／Ｒ）ｌｎ２ （２）
ただし、Ｒは基準抵抗１５，２５の抵抗値、Ｖ_Tは熱電圧、Ｉ_s1はＮＰＮバイポーラトランジスタ１１，２１の飽和電流、Ｉ_s2はＮＰＮバイポーラトランジスタ１２，２２の飽和電流である。

バンドギャップ電圧基準回路２，４の安定動作点は２つある。１つは電流が流れない状態であり、もう１つは、式（２）のコレクタ電流Ｉ_c2が流れる状態である。
コレクタ電流Ｉ_c2が流れる場合には、温度にのみ比例する安定な基準電流を発生することが可能である。
なお、上記の例では、Ｐ型ＭＯＳＦＥＴ１４，２４とＰ型ＭＯＳＦＥＴ５のサイズが同一であるので、コレクタ電流Ｉ_c2と同じ電流値の基準電流Ｉ_ref1，Ｉ_ref2がＰ型ＭＯＳＦＥＴ５に出力される。
Ｉ_ref1＝Ｉ_ref2＝Ｉ_c2 （３）

Ｐ型ＭＯＳＦＥＴ５は、バンドギャップ電圧基準回路２のＰ型ＭＯＳＦＥＴ１４から基準電流Ｉ_ref1を受け、バンドギャップ電圧基準回路４のＰ型ＭＯＳＦＥＴ２４から基準電流Ｉ_ref2を受けると、その基準電流Ｉ_ref1，Ｉ_ref2の和を他の回路に供給する。

ただし、バンドギャップ電圧基準回路２を構成しているバイポーラ素子に格子欠陥が生じてリーク電流が発生すると、バンドギャップ電圧基準回路２は動作不良となり、バンドギャップ電圧基準回路２のＰ型ＭＯＳＦＥＴ１４から基準電流Ｉ_ref1が出力されなくなる。
この場合、Ｐ型ＭＯＳＦＥＴ５は、バンドギャップ電圧基準回路４のＰ型ＭＯＳＦＥＴ２４から出力された基準電流Ｉ_ref2だけを他の回路に供給することになるが、他の回路は継続して基準電流の供給を受けることができる。
なお、バンドギャップ電圧基準回路４を構成しているバイポーラ素子に格子欠陥が生じてリーク電流が発生した場合も同様であり、他の回路は基準電流Ｉ_ref1の供給を受けることができる。

以上で明らかなように、この実施の形態１によれば、バンドギャップ電圧基準回路２，４を構成しているＰ型ＭＯＳＦＥＴ１４，２４とカレントミラーを形成しているＰ型ＭＯＳＦＥＴ５が、バンドギャップ電圧基準回路２，４を構成しているＰ型ＭＯＳＦＥＴ１４，２４から出力される基準電流Ｉ_ref1，Ｉ_ref2を他の回路に供給するように構成したので、バンドギャップ電圧基準回路２又はバンドギャップ電圧基準回路４内のバイポーラ素子に格子欠陥等の不具合が生じても、安定的に基準電流を他の回路に供給することができる効果を奏する。

なお、この実施の形態１では、２個のバンドギャップ電圧基準回路２，４を実装しているものについて示したが、Ｎ個（Ｎは３以上の整数）のバンドギャップ電圧基準回路を実装するようにしてもよい。
この場合、１個のバンドギャップ電圧基準回路の不良率がｐであるとすると、Ｎ個の場合の不良率はｐ＾Ｎとなり、不良率を低減することができる。

また、この実施の形態１では、Ｐ型ＭＯＳＦＥＴ５に流れる電流を諸回路の基準電流とする回路に関して述べたが、バンドギャップ電圧基準回路２，４から出力される電流を電流源とする回路であれば、これに限るものではない。

実施の形態２．
上記実施の形態１では、バンドギャップ電圧基準回路２がＮＰＮバイポーラトランジスタ１１，１２、Ｐ型ＭＯＳＦＥＴ１３，１４及び基準抵抗１５から構成され、バンドギャップ電圧基準回路４がＮＰＮバイポーラトランジスタ２１，２２、Ｐ型ＭＯＳＦＥＴ２３，２４及び基準抵抗２５から構成されているものについて示したが、バンドギャップ電圧基準回路２，４の回路構成は、これに限るものではない。
図２はバンドギャップ電圧基準回路２，４の他の回路構成の一例を示している。

図２の例では、バンドギャップ電圧基準回路２はＮＰＮバイポーラトランジスタ３１〜３４、Ｐ型ＭＯＳＦＥＴ３５，３６及び基準抵抗３７から構成されており、起動回路１から閾値電圧Ｖｔｈ以上の電圧Ｖｋが印加されたとき基準電流Ｉ_ref1を出力する。
また、バンドギャップ電圧基準回路４はＮＰＮバイポーラトランジスタ４１〜４４、Ｐ型ＭＯＳＦＥＴ４５，４６及び基準抵抗４７から構成されており、起動回路２から閾値電圧Ｖｔｈ以上の電圧Ｖｋが印加されたとき基準電流Ｉ_ref2を出力する。

この実施の形態２では、バンドギャップ電圧基準回路２におけるＮＰＮバイポーラトランジスタ３１とＮＰＮバイポーラトランジスタ３２のサイズ比が１：２であり、ＮＰＮバイポーラトランジスタ３３とＮＰＮバイポーラトランジスタ３４のサイズ比が１：３であるとし、また、バンドギャップ電圧基準回路４におけるＮＰＮバイポーラトランジスタ４１とＮＰＮバイポーラトランジスタ４２のサイズ比が１：２であり、ＮＰＮバイポーラトランジスタ４３とＮＰＮバイポーラトランジスタ４４のサイズ比が１：３であるとする。
また、バンドギャップ電圧基準回路２，４におけるＰ型ＭＯＳＦＥＴ３５，３６，４５，４６及びＰ型ＭＯＳＦＥＴ５のサイズが同一であるとする。

このとき、起動回路１，３が所定の閾値電圧Ｖｈｔ以上の電圧Ｖｋをバンドギャップ電圧基準回路２，４に印加すると、ＮＰＮバイポーラトランジスタ３１，４１を流れるコレクタ電流Ｉ_c3と、ＮＰＮバイポーラトランジスタ３２，４２を流れるコレクタ電流Ｉ_c4と、ＮＰＮバイポーラトランジスタ３３，４３を流れるコレクタ電流Ｉ_c5と、ＮＰＮバイポーラトランジスタ３４，４４を流れるコレクタ電流Ｉ_c6とは、同じエミッタ面積を有するＰ型ＭＯＳＦＥＴ３５，３６からなる定電流源回路と、Ｐ型ＭＯＳＦＥＴ４５，４６からなる定電流源回路とによって、互いに等しい値になる。
したがって、ＮＰＮバイポーラトランジスタ３２，４２のエミッタ電位Ｖ_xは、下記の式（４）のように表され、コレクタ電流Ｉ_c4は、下記の式（５）のように表される。
Ｖ_x＝Ｉ_c4・Ｒ
＝Ｖ_T・ｌｎ（Ｉ_c1・Ｉ_s2・Ｉ_c4・Ｉ_s3／Ｉ_c2・Ｉ_s1・Ｉ_c3・Ｉ_s4）
＝Ｖ_T・ｌｎ６ （４）
Ｉ_c4＝（Ｖ_T／Ｒ）ｌｎ６ （５）
ただし、Ｒは基準抵抗３７，４７の抵抗値、Ｖ_Tは熱電圧、Ｉ_s1はＮＰＮバイポーラトランジスタ３１，４１の飽和電流、Ｉ_s2はＮＰＮバイポーラトランジスタ３２，４２の飽和電流、Ｉ_s3はＮＰＮバイポーラトランジスタ３３，４３の飽和電流、Ｉ_s4はＮＰＮバイポーラトランジスタ３４，４４の飽和電流である。

バンドギャップ電圧基準回路２，４の安定動作点は２つある。１つは電流が流れない状態であり、もう１つは、式（５）のコレクタ電流Ｉ_c4が流れる状態である。
コレクタ電流Ｉ_c4が流れる場合には、温度にのみ比例する安定な基準電流を発生することが可能である。
なお、上記の例では、Ｐ型ＭＯＳＦＥＴ３６，４６とＰ型ＭＯＳＦＥＴ５のサイズが同一であるので、コレクタ電流Ｉ_c4と同じ電流値の基準電流Ｉ_ref1，Ｉ_ref2がＰ型ＭＯＳＦＥＴ５に出力される。
Ｉ_ref1＝Ｉ_ref2＝Ｉ_c4 （６）

Ｐ型ＭＯＳＦＥＴ５は、バンドギャップ電圧基準回路２のＰ型ＭＯＳＦＥＴ３６から基準電流Ｉ_ref1を受け、バンドギャップ電圧基準回路４のＰ型ＭＯＳＦＥＴ４６から基準電流Ｉ_ref2を受けると、その基準電流Ｉ_ref1，Ｉ_ref2の和を他の回路に供給する。

ただし、バンドギャップ電圧基準回路２を構成しているバイポーラ素子に格子欠陥が生じてリーク電流が発生すると、バンドギャップ電圧基準回路２は動作不良となり、バンドギャップ電圧基準回路２のＰ型ＭＯＳＦＥＴ３６から基準電流Ｉ_ref1が出力されなくなる。
この場合、Ｐ型ＭＯＳＦＥＴ５は、バンドギャップ電圧基準回路４のＰ型ＭＯＳＦＥＴ４６から出力された基準電流Ｉ_ref2だけを他の回路に供給することになるが、他の回路は継続して基準電流の供給を受けることができる。
なお、バンドギャップ電圧基準回路４を構成しているバイポーラ素子に格子欠陥が生じてリーク電流が発生した場合も同様であり、他の回路は基準電流Ｉ_ref1の供給を受けることができる。

実施の形態３．
図３はこの発明の実施の形態３による電流源回路を示す構成図であり、図において、図１及び図２と同一符号は同一または相当部分を示すので説明を省略する。
制御回路６は動作が正常なバンドギャップ電圧基準回路を判別して、動作が正常である１つのバンドギャップ電圧基準回路だけを起動する処理を実施する。

図４はこの発明の実施の形態３による電流源回路の制御回路６を示す構成図であり、図において、入力端子５１はＰ型ＭＯＳＦＥＴ５のゲート端子と接続されている。
Ｐ型ＭＯＳＦＥＴ５２はＰ型ＭＯＳＦＥＴ５と並列に接続され、ドレイン端子が電流／電圧変換回路５３と接続されており、バンドギャップ電圧基準回路２から出力された基準電流Ｉ_ref1の電流値が所定のスレッショルド値以上であればオン状態になり、所定のスレッショルド値未満であればオフ状態になる。

電流／電圧変換回路５３はＮ型ＭＯＳＦＥＴ５４，５５及び抵抗５６から構成されており、Ｐ型ＭＯＳＦＥＴ５２がオン状態になると、Ｈレベルの信号をインバータ回路５７に出力し、Ｐ型ＭＯＳＦＥＴ５２がオフ状態になると、Ｌレベルの信号をインバータ回路５７に出力する。
Ｎ型ＭＯＳＦＥＴ５４はＮ型ＭＯＳＦＥＴ５５とカレントミラーを形成している。
抵抗５６はＮ型ＭＯＳＦＥＴ５４を流れる電流が、例えば、Ｐ型ＭＯＳＦＥＴ５に流れる所望の電流の半分以下になうような抵抗値に設定されている。
インバータ回路５７は電流／電圧変換回路５３の出力信号がＨレベルの信号であれば、出力端子５８からバンドギャップ電圧基準回路４の停止を指示するＬレベルの制御信号を起動回路３に出力し、電流／電圧変換回路５３の出力信号がＬレベルの信号であれば、出力端子５８からバンドギャップ電圧基準回路４の起動を指示するＨレベルの制御信号を起動回路３に出力する。

次に動作について説明する。
上記実施の形態１では、バンドギャップ電圧基準回路２，４の双方の動作が正常であれば、Ｐ型ＭＯＳＦＥＴ５からバンドギャップ電圧基準回路２，４から出力される基準電流Ｉ_ref1，Ｉ_ref2の和が他の回路に供給されるものについて示したが、Ｐ型ＭＯＳＦＥＴ５がバンドギャップ電圧基準回路２から出力される基準電流Ｉ_ref1、または、バンドギャップ電圧基準回路４から出力される基準電流Ｉ_ref2のいずれか一方を他の回路に供給するようにしてもよい。
具体的には、以下の通りである。

起動回路１，３は、上記実施の形態１と同様に、所定の閾値電圧Ｖｔｈ以上の電圧Ｖｋをバンドギャップ電圧基準回路２，４に印加して、バンドギャップ電圧基準回路２，４から基準電流Ｉ_ref1，Ｉ_ref2が出力されるようにする。
制御回路６は、バンドギャップ電圧基準回路２の動作が正常であるか否かを判別し、その判別結果に応じた制御信号を起動回路３に出力する。
即ち、制御回路６のＰ型ＭＯＳＦＥＴ５２は、バンドギャップ電圧基準回路２から出力された基準電流Ｉ_ref1の電流値が所定のスレッショルド値以上であればオン状態になり、所定のスレッショルド値未満であればオフ状態になる。
したがって、バンドギャップ電圧基準回路２の動作が正常であれば、基準電流Ｉ_ref1の電流値が所定のスレッショルド値以上になるため、Ｐ型ＭＯＳＦＥＴ５２はオン状態になる。
一方、バンドギャップ電圧基準回路２の動作が正常でなければ、基準電流Ｉ_ref1の電流値が所定のスレッショルド値未満になるため、Ｐ型ＭＯＳＦＥＴ５２はオフ状態になる。

制御回路６の電流／電圧変換回路５３は、Ｐ型ＭＯＳＦＥＴ５２がオン状態（バンドギャップ電圧基準回路２の動作が正常）になると、Ｈレベルの信号をインバータ回路５７に出力し、Ｐ型ＭＯＳＦＥＴ５２がオフ状態（バンドギャップ電圧基準回路２の動作が異常）になると、Ｌレベルの信号をインバータ回路５７に出力する。
制御回路６のインバータ回路５７は、電流／電圧変換回路５３の出力信号がＨレベルの信号であれば、出力端子５８からバンドギャップ電圧基準回路４の停止を指示するＬレベルの制御信号を起動回路３に出力する。
一方、電流／電圧変換回路５３の出力信号がＬレベルの信号であれば、出力端子５８からバンドギャップ電圧基準回路４の起動を指示するＨレベルの制御信号を起動回路３に出力する。

起動回路３は、制御回路６のインバータ回路５７からバンドギャップ電圧基準回路４の停止を指示するＬレベルの制御信号を受けると、バンドギャップ電圧基準回路４に印加している電圧Ｖｋを所定の閾値電圧Ｖｔｈ未満にして、バンドギャップ電圧基準回路４を停止させる。
これにより、バンドギャップ電圧基準回路４から基準電流Ｉ_ref2がＰ型ＭＯＳＦＥＴ５に出力されなくなり、正常に動作しているバンドギャップ電圧基準回路２から出力される基準電流Ｉ_ref1のみが、Ｐ型ＭＯＳＦＥＴ５から他の回路に供給されるようになる。

起動回路３は、制御回路６のインバータ回路５７からバンドギャップ電圧基準回路４の起動を指示するＨレベルの制御信号を受けると、バンドギャップ電圧基準回路４に印加している電圧Ｖｋを引き続き所定の閾値電圧Ｖｔｈ以上にして、バンドギャップ電圧基準回路４の動作を継続させる。
これにより、正常に動作しているバンドギャップ電圧基準回路４から基準電流Ｉ_ref2がＰ型ＭＯＳＦＥＴ５に出力され、Ｐ型ＭＯＳＦＥＴ５から基準電流Ｉ_ref2のみが他の回路に供給されるようになる。

なお、この実施の形態３では、２個のバンドギャップ電圧基準回路２，４を実装しているものについて示したが、Ｎ個（Ｎは３以上の整数）のバンドギャップ電圧基準回路を実装して、制御回路６が、動作が正常なバンドギャップ電圧基準回路を判別し、動作が正常である１つのバンドギャップ電圧基準回路だけを起動するようにしてもよい。
また、制御回路６の回路構成は図４の構成に限るものではなく、別の回路で構成してもよいことは言うまでもない。

以上で明らかなように、この実施の形態３によれば、制御回路６が動作が正常なバンドギャップ電圧基準回路を判別して、動作が正常である１つのバンドギャップ電圧基準回路だけを起動するように構成したので、常に同じ値の基準電流を他の回路に供給することができる効果を奏する。

実施の形態４．
図５はこの発明の実施の形態４による電流源回路を示す構成図であり、図において、図３と同一符号は同一または相当部分を示すので説明を省略する。
制御回路７は動作が正常なバンドギャップ電圧基準回路を判別し、スイッチ８，９の中で、動作が正常である１つのバンドギャップ電圧基準回路に接続されているスイッチだけを投入する処理を実施する。
スイッチ８はバンドギャップ電圧基準回路２を構成しているＰ型ＭＯＳＦＥＴ１４（または、Ｐ型ＭＯＳＦＥＴ３６）とＰ型ＭＯＳＦＥＴ５の間に挿入されている。
スイッチ９はバンドギャップ電圧基準回路４を構成しているＰ型ＭＯＳＦＥＴ２４（または、Ｐ型ＭＯＳＦＥＴ４６）とＰ型ＭＯＳＦＥＴ５の間に挿入されている。
なお、スイッチ８，９としては、例えば、ＰＮＰバイポーラトランジスタやＮＰＮバイポーラトランジスタなどを使用することができる。

図６はこの発明の実施の形態４による電流源回路の制御回路７を示す構成図であり、図において、図４と同一符号は同一または相当部分を示すので説明を省略する。
図６の例では、出力端子５８からスイッチ９を制御する制御信号が出力され、出力端子５９からスイッチ８を制御する制御信号が出力される。

次に動作について説明する。
起動回路１，３は、上記実施の形態１と同様に、所定の閾値電圧Ｖｔｈ以上の電圧Ｖｋをバンドギャップ電圧基準回路２，４に印加して、バンドギャップ電圧基準回路２，４から基準電流Ｉ_ref1，Ｉ_ref2が出力されるようにする。

制御回路７は、バンドギャップ電圧基準回路２の動作が正常であるか否かを判別し、その判別結果に応じた制御信号をスイッチ８，９に出力する。
即ち、制御回路７のＰ型ＭＯＳＦＥＴ５２は、バンドギャップ電圧基準回路２から出力された基準電流Ｉ_ref1の電流値が所定のスレッショルド値以上であればオン状態になり、所定のスレッショルド値未満であればオフ状態になる。
したがって、バンドギャップ電圧基準回路２の動作が正常であれば、基準電流Ｉ_ref1の電流値が所定のスレッショルド値以上になるため、Ｐ型ＭＯＳＦＥＴ５２はオン状態になる。
一方、バンドギャップ電圧基準回路２の動作が正常でなければ、基準電流Ｉ_ref1の電流値が所定のスレッショルド値未満になるため、Ｐ型ＭＯＳＦＥＴ５２はオフ状態になる。

制御回路７の電流／電圧変換回路５３は、Ｐ型ＭＯＳＦＥＴ５２がオン状態（バンドギャップ電圧基準回路２の動作が正常）になると、Ｈレベルの信号をインバータ回路５７及び出力端子５９に出力し、Ｐ型ＭＯＳＦＥＴ５２がオフ状態（バンドギャップ電圧基準回路２の動作が異常）になると、Ｌレベルの信号をインバータ回路５７及び出力端子５９に出力する。
制御回路７のインバータ回路５７は、電流／電圧変換回路５３の出力信号がＨレベルの信号であれば、出力端子５８から非投入（オフ）を指示するＬレベルの制御信号をスイッチ９に出力する。
このとき、出力端子５９からは、投入（オン）を指示するＨレベルの制御信号がスイッチ８に出力される。

制御回路７のインバータ回路５７は、電流／電圧変換回路５３の出力信号がＬレベルの信号であれば、出力端子５８から投入（オン）を指示するＨレベルの制御信号をスイッチ９に出力する。
このとき、出力端子５９からは、非投入（オフ）を指示するＬレベルの制御信号がスイッチ８に出力される。

スイッチ８は、バンドギャップ電圧基準回路２の動作が正常であるために、制御回路７から投入（オン）を指示するＨレベルの制御信号を受けるとオン状態になり、バンドギャップ電圧基準回路２の動作が正常でないために、制御回路７から非投入（オフ）を指示するＬレベルの制御信号を受けるとオフ状態になる。
スイッチ９は、バンドギャップ電圧基準回路２の動作が正常であるために、制御回路７から非投入（オフ）を指示するＬレベルの制御信号を受けるとオフ状態になり、バンドギャップ電圧基準回路２の動作が正常でないために、制御回路７から投入（オン）を指示するＨレベルの制御信号を受けるとオン状態になる。

これにより、バンドギャップ電圧基準回路２の動作が正常であれば、バンドギャップ電圧基準回路２から出力された基準電流Ｉ_ref1のみがＰ型ＭＯＳＦＥＴ５に出力されて、Ｐ型ＭＯＳＦＥＴ５から基準電流Ｉ_ref1のみが他の回路に供給されるようになる。
一方、バンドギャップ電圧基準回路２の動作が正常でなければ、バンドギャップ電圧基準回路４から出力された基準電流Ｉ_ref2のみがＰ型ＭＯＳＦＥＴ５に出力されて、Ｐ型ＭＯＳＦＥＴ５から基準電流Ｉ_ref2のみが他の回路に供給されるようになる。

なお、この実施の形態４では、２個のバンドギャップ電圧基準回路２，４を実装しているものについて示したが、Ｎ個（Ｎは３以上の整数）のバンドギャップ電圧基準回路を実装して、制御回路７が、動作が正常なバンドギャップ電圧基準回路を判別し、動作が正常である１つのバンドギャップ電圧基準回路に接続されているスイッチだけを投入するようにしてもよい。
また、制御回路７の回路構成は図６の構成に限るものではなく、別の回路で構成してもよいことは言うまでもない。

以上で明らかなように、この実施の形態４によれば、制御回路７が動作が正常なバンドギャップ電圧基準回路を判別して、動作が正常である１つのバンドギャップ電圧基準回路に接続されているスイッチだけを投入するように構成したので、常に同じ値の基準電流を他の回路に供給することができる効果を奏する。

実施の形態５．
図７はこの発明の実施の形態５による電流源回路を示す構成図であり、図において、図５と同一符号は同一または相当部分を示すので説明を省略する。
制御回路１０は図３の制御回路６の機能と、図５の制御回路７の機能とを有している回路である。即ち、制御回路１０は動作が正常なバンドギャップ電圧基準回路を判別して、動作が正常である１つのバンドギャップ電圧基準回路だけを起動するとともに、上記バンドギャップ電圧基準回路に接続されているスイッチだけを投入する処理を実施する。
なお、制御回路１０の回路構成は、図５の制御回路７の回路構成と同じであり（図６を参照）、出力端子５８から起動回路３及びスイッチ９を制御する制御信号が出力され、出力端子５９からスイッチ８を制御する制御信号が出力される。

次に動作について説明する。
起動回路１，３は、上記実施の形態１と同様に、所定の閾値電圧Ｖｔｈ以上の電圧Ｖｋをバンドギャップ電圧基準回路２，４に印加して、バンドギャップ電圧基準回路２，４から基準電流Ｉ_ref1，Ｉ_ref2が出力されるようにする。

制御回路１０は、バンドギャップ電圧基準回路２の動作が正常であるか否かを判別し、その判別結果に応じた制御信号を起動回路３及びスイッチ８，９に出力する。
即ち、制御回路１０のＰ型ＭＯＳＦＥＴ５２は、バンドギャップ電圧基準回路２から出力された基準電流Ｉ_ref1の電流値が所定のスレッショルド値以上であればオン状態になり、所定のスレッショルド値未満であればオフ状態になる。
したがって、バンドギャップ電圧基準回路２の動作が正常であれば、基準電流Ｉ_ref1の電流値が所定のスレッショルド値以上になるため、Ｐ型ＭＯＳＦＥＴ５２はオン状態になる。
一方、バンドギャップ電圧基準回路２の動作が正常でなければ、基準電流Ｉ_ref1の電流値が所定のスレッショルド値未満になるため、Ｐ型ＭＯＳＦＥＴ５２はオフ状態になる。

制御回路１０の電流／電圧変換回路５３は、Ｐ型ＭＯＳＦＥＴ５２がオン状態（バンドギャップ電圧基準回路２の動作が正常）になると、Ｈレベルの信号をインバータ回路５７及び出力端子５９に出力し、Ｐ型ＭＯＳＦＥＴ５２がオフ状態（バンドギャップ電圧基準回路２の動作が異常）になると、Ｌレベルの信号をインバータ回路５７及び出力端子５９に出力する。
制御回路１０のインバータ回路５７は、電流／電圧変換回路５３の出力信号がＨレベルの信号であれば、出力端子５８からバンドギャップ電圧基準回路４の停止を指示するＬレベルの制御信号を起動回路３に出力するとともに、非投入（オフ）を指示するＬレベルの制御信号をスイッチ９に出力する。
このとき、出力端子５９からは、投入（オン）を指示するＨレベルの制御信号がスイッチ８に出力される。

制御回路１０のインバータ回路５７は、電流／電圧変換回路５３の出力信号がＬレベルの信号であれば、出力端子５８からバンドギャップ電圧基準回路４の起動を指示するＨレベルの制御信号を起動回路３に出力するとともに、投入（オン）を指示するＨレベルの制御信号をスイッチ９に出力する。
このとき、出力端子５９からは、非投入（オフ）を指示するＬレベルの制御信号がスイッチ８に出力される。

起動回路３は、バンドギャップ電圧基準回路２の動作が正常であるために、制御回路１０からバンドギャップ電圧基準回路４の停止を指示するＬレベルの制御信号を受けると、バンドギャップ電圧基準回路４に印加している電圧Ｖｋを所定の閾値電圧Ｖｔｈ未満にして、バンドギャップ電圧基準回路４を停止させる。
起動回路３は、バンドギャップ電圧基準回路２の動作が正常であるために、制御回路１０からバンドギャップ電圧基準回路４の起動を指示するＨレベルの制御信号を受けると、バンドギャップ電圧基準回路４に印加している電圧Ｖｋを引き続き所定の閾値電圧Ｖｔｈ以上にして、バンドギャップ電圧基準回路４の動作を継続させる。

スイッチ８は、バンドギャップ電圧基準回路２の動作が正常であるために、制御回路１０から投入（オン）を指示するＨレベルの制御信号を受けるとオン状態になり、バンドギャップ電圧基準回路２の動作が正常でないために、制御回路１０から非投入（オフ）を指示するＬレベルの制御信号を受けるとオフ状態になる。
スイッチ９は、バンドギャップ電圧基準回路２の動作が正常であるために、制御回路１０から非投入（オフ）を指示するＬレベルの制御信号を受けるとオフ状態になり、バンドギャップ電圧基準回路２の動作が正常でないために、制御回路１０から投入（オン）を指示するＨレベルの制御信号を受けるとオン状態になる。

これにより、バンドギャップ電圧基準回路２の動作が正常であれば、バンドギャップ電圧基準回路２から出力された基準電流Ｉ_ref1のみがＰ型ＭＯＳＦＥＴ５に出力されて、Ｐ型ＭＯＳＦＥＴ５から基準電流Ｉ_ref1のみが他の回路に供給されるようになる。
一方、バンドギャップ電圧基準回路２の動作が正常でなければ、バンドギャップ電圧基準回路４から出力された基準電流Ｉ_ref2のみがＰ型ＭＯＳＦＥＴ５に出力されて、Ｐ型ＭＯＳＦＥＴ５から基準電流Ｉ_ref2のみが他の回路に供給されるようになる。

なお、この実施の形態５では、２個のバンドギャップ電圧基準回路２，４を実装しているものについて示したが、Ｎ個（Ｎは３以上の整数）のバンドギャップ電圧基準回路を実装して、制御回路１０が、動作が正常なバンドギャップ電圧基準回路を判別し、動作が正常である１つのバンドギャップ電圧基準回路だけを起動するとともに、そのバンドギャップ電圧基準回路に接続されているスイッチだけを投入するようにしてもよい。
また、制御回路１０の回路構成は図６の構成に限るものではなく、別の回路で構成してもよいことは言うまでもない。

以上で明らかなように、この実施の形態５によれば、制御回路１０が動作が正常なバンドギャップ電圧基準回路を判別して、動作が正常である１つのバンドギャップ電圧基準回路だけを起動するとともに、そのバンドギャップ電圧基準回路に接続されているスイッチだけを投入するように構成したので、常に同じ値の基準電流を他の回路に供給することができる効果を奏する。
また、バンドギャップ電圧基準回路２の動作が正常であれば、バンドギャップ電圧基準回路４の動作を停止することができるので、消費電力を低減することができる効果を奏する。

この発明の実施の形態１による電流源回路を示す構成図である。 この発明の実施の形態２による電流源回路を示す構成図である。 この発明の実施の形態３による電流源回路を示す構成図である。 この発明の実施の形態３による電流源回路の制御回路６を示す構成図である。 この発明の実施の形態４による電流源回路を示す構成図である。 この発明の実施の形態４による電流源回路の制御回路７を示す構成図である。 この発明の実施の形態５による電流源回路を示す構成図である。

符号の説明

１ 起動回路、２ バンドギャップ電圧基準回路、３ 起動回路、４ バンドギャップ電圧基準回路、５ Ｐ型ＭＯＳＦＥＴ（電流供給用トランジスタ）、６，７，１０ 制御回路、８，９ スイッチ、１１，１２ ＮＰＮバイポーラトランジスタ、１３，１４ Ｐ型ＭＯＳＦＥＴ、１５ 基準抵抗、２１，２２ ＮＰＮバイポーラトランジスタ、２３，２４ Ｐ型ＭＯＳＦＥＴ、２５ 基準抵抗、３１〜３４ ＮＰＮバイポーラトランジスタ、３５，３６ Ｐ型ＭＯＳＦＥＴ、３７ 基準抵抗、４１〜４４ ＮＰＮバイポーラトランジスタ、４５，４６ Ｐ型ＭＯＳＦＥＴ、４７ 基準抵抗、５１ 入力端子、５２ Ｐ型ＭＯＳＦＥＴ、５３ 電流／電圧変換回路、５４，５５ Ｎ型ＭＯＳＦＥＴ、５６ 抵抗、５７ インバータ回路、５８，５９ 出力端子。

Claims (4)

1. 基準電流を出力する複数のバンドギャップ電圧基準回路と、上記複数のバンドギャップ電圧基準回路を構成しているトランジスタとそれぞれカレントミラーを形成しており、上記トランジスタから出力される基準電流を他の回路に供給する電流供給用トランジスタとを備えた電流源回路。
2. 基準電流を出力する複数のバンドギャップ電圧基準回路と、上記複数のバンドギャップ電圧基準回路を構成しているトランジスタとそれぞれカレントミラーを形成しており、上記トランジスタから出力される基準電流を他の回路に供給する電流供給用トランジスタと、上記複数のバンドギャップ電圧基準回路の中で、動作が正常なバンドギャップ電圧基準回路を判別して、動作が正常である１つのバンドギャップ電圧基準回路だけを起動する制御回路とを備えた電流源回路。
3. 基準電流を出力する複数のバンドギャップ電圧基準回路と、上記複数のバンドギャップ電圧基準回路を構成しているトランジスタとそれぞれカレントミラーを形成しており、上記トランジスタから出力される基準電流を他の回路に供給する電流供給用トランジスタと、上記複数のバンドギャップ電圧基準回路を構成しているトランジスタと上記電流供給用トランジスタの間にそれぞれ挿入された複数のスイッチと、上記複数のバンドギャップ電圧基準回路の中で、動作が正常なバンドギャップ電圧基準回路を判別し、上記複数のスイッチの中で、動作が正常である１つのバンドギャップ電圧基準回路を構成しているトランジスタに接続されているスイッチだけを投入する制御回路とを備えた電流源回路。
4. 基準電流を出力する複数のバンドギャップ電圧基準回路と、上記複数のバンドギャップ電圧基準回路を構成しているトランジスタとそれぞれカレントミラーを形成しており、上記トランジスタから出力される基準電流を他の回路に供給する電流供給用トランジスタと、上記複数のバンドギャップ電圧基準回路の中で、動作が正常なバンドギャップ電圧基準回路を判別して、動作が正常である１つのバンドギャップ電圧基準回路だけを起動するとともに、上記複数のスイッチの中で、上記バンドギャップ電圧基準回路を構成しているトランジスタに接続されているスイッチだけを投入する制御回路とを備えた電流源回路。

Images