WO2017169057A1 - センサ装置 - Google Patents

センサ装置 Download PDF

Info

Publication number
WO2017169057A1
WO2017169057A1 PCT/JP2017/003083 JP2017003083W WO2017169057A1 WO 2017169057 A1 WO2017169057 A1 WO 2017169057A1 JP 2017003083 W JP2017003083 W JP 2017003083W WO 2017169057 A1 WO2017169057 A1 WO 2017169057A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
sensor
sensor device
output
signal
Prior art date
Application number
PCT/JP2017/003083
Other languages
English (en)
French (fr)
Inventor
成亘 小松
健太郎 宮嶋
Original Assignee
日立オートモティブシステムズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立オートモティブシステムズ株式会社 filed Critical 日立オートモティブシステムズ株式会社
Priority to JP2018508463A priority Critical patent/JP6585827B2/ja
Publication of WO2017169057A1 publication Critical patent/WO2017169057A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/58—Testing of lines, cables or conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54—Testing for continuity

Definitions

  • the present invention relates to a sensor device to which power is supplied from the outside.
  • the pull-down resistor When the pull-down resistor is connected and the ground line is disconnected, the pull-down resistor is turned on by the on-current of the NMOS transistor for driving the sensor output or the forward current of the parasitic diode between the NMOS substrate and the drain connected to the sensor output. A current flows and the sensor output becomes indefinite.
  • Patent Documents 1 to 3 there are physical quantity sensor devices described in Patent Documents 1 to 3 as conventional examples for preventing such sensor output from becoming indefinite at the time of disconnection.
  • Patent Document 1 does not have a PMOS transistor that flows an on-current from the internal power supply to the sensor output, and the current from the substrate to the internal power supply becomes a reverse current between the substrate of the PMOS transistor connected to the sensor output and the internal power supply.
  • a diode is inserted so that no current flows through the forward current of the parasitic diode between the drain of the PMOS transistor and the substrate. In this way, measures are taken so that no current flows from the sensor output to the internal power supply. Since no current flows from the sensor output into the sensor, the sensor output is fixed near the power supply by the pull-up resistor.
  • the sensor output is set near the power supply voltage or near the ground potential depending on the resistance ratio of the pull-up resistor connected between the sensor output and the power supply voltage and the pull-down resistor connected between the sensor output and the ground at the time of disconnection.
  • a fixed circuit is shown in FIG.
  • Patent Document 3 discloses a circuit in which a transistor is connected between a power supply and a sensor output, and the sensor output is fixed near the power supply voltage by turning on the transistor when the ground is disconnected.
  • An object of the present invention is to realize a sensor device capable of fixing a sensor output near a power supply voltage or near a ground when a disconnection occurs.
  • a sensor device of the present invention is, for example, a sensor device that detects a predetermined physical quantity, and includes a power supply terminal and a ground terminal to which power is supplied from the outside, and a sensor output of the sensor device.
  • An output terminal that outputs an output signal to the outside; a signal processing circuit that generates an output signal to the output terminal from a signal from a sensor element that detects a physical quantity; and a control signal that controls a sensor output circuit; and the sensor
  • a disconnection detection circuit that detects the disconnection and generates a control signal, the sensor output, the internal power source of the sensor device, and And a cutoff switch for cutting off a current path between the internal grounds.
  • the present invention it is possible to provide a sensor device that can fix a sensor output near a power source or ground when a disconnection occurs.
  • FIG. 1 shows the configuration of the first embodiment of the present invention.
  • the sensor output 4 of the sensor device 1 is input to a sensor output receiver 2 such as an ECU (Engine Control Unit).
  • the power and ground (GND) of the sensor device 1 are supplied from the sensor output receiving device 2 through the power supply wiring 3 and the GND wiring 5.
  • the power supply wiring 3 and the sensor output 4 are connected by a pull-up resistor 6.
  • the pull-up resistor 6 is disposed inside the input circuit of the sensor output receiving device 2, and when the wiring of the sensor output 4 is disconnected, the disconnection is prevented by fixing the input voltage to the sensor output receiving device 2 to the power supply voltage. Plays the role of detecting.
  • the sensor device 1 includes a low voltage detection circuit 11, a sensor element 12, a signal processing circuit 13, a disconnection detection circuit 14, a sensor output drive PMOS 15, a sensor output drive NMOS 16, a sensor power supply PMOS 15 substrate feed switch 17, and a sensor output drive NMOS 16. It is composed of a substrate feed switch 18 and a load resistor 10.
  • the diode 19 is a parasitic diode between the P diffusion constituting the drain of the sensor output driving PMOS 15 and the N well constituting the substrate.
  • the diode 20 is a parasitic diode between the N diffusion constituting the drain of the sensor output drive NMOS 16 and the P well constituting the substrate.
  • the signal processing circuit 13 controls the gate signals 26 and 27 of the sensor output driving PMOS 15 and the sensor output driving NMOS 16 so as to output a signal corresponding to the output of the sensor element to the sensor output 4.
  • the sensor output 4 of the first embodiment is a voltage output in which the voltage value of the sensor output 4 changes according to the physical detection value of the sensor.
  • the sensor output 4 is the main output. It is input to the circuit 13.
  • the sensor output drive PMOS and the sensor output drive NMOS are final stage buffers of the operational amplifier.
  • the operation of the sensor device 1 will be described with reference to the waveform diagram of FIG.
  • the horizontal axis represents time and the vertical axis represents the voltage of each signal.
  • specific values are written for easy understanding, the voltage values are not limited to this, but can be applied to other different voltages.
  • the case where a disconnection occurs in VDD3 at time T1 is described.
  • the operating voltage 5V of the sensor device 1 is supplied from the sensor receiving device 2 to the VDD 3, and the voltage of the VDD 3 is supplied to the internal power supply 8 of the sensor device 1 through wiring connection, and the internal power supply 8 is also 5V.
  • the GND 5 is supplied with the GND potential from the sensor receiving device 2, and the potential of the GND 5 is supplied to the internal GND 9 of the sensor device 1 through wiring connection. Since the internal power supply 8 is the operating voltage of 5 V, low is output as the output signal 21 of the low voltage detection circuit 11.
  • the disconnection detection circuit 14 sets the output signal 25 to the low state, sets the output signal 28 to the high state, and turns on the substrate power supply switches 17 and 18.
  • the voltage of the internal power supply 8 is supplied to the substrate of the PMOS 15, and the voltage of the internal GND 9 is supplied to the substrate of the NMOS 16.
  • the PMOS 15 and the NMOS 16 can operate stably.
  • the low voltage detection circuit 11 When the internal power supply 8 falls below the low voltage detection voltage 4V of the low voltage detection circuit 11 at time T2 shown in FIG. 2, the low voltage detection circuit 11 outputs high to the low voltage detection signal 21.
  • the circuits constituting the signal processing circuit 13 stop operating, fixing the signal 23 to high and the signal 24 to low.
  • the voltage of the sensor output 4 is determined by the ratio between the internal impedance of the sensor device 1 and the resistance value of the external pull-up resistor 6.
  • the internal impedance of the sensor device 1 is determined by the DC current and leak current of the signal processing circuit 13 and the resistance value of the load resistor 10 because the signal processing circuit 13 is stopped and no operating current flows.
  • the disconnection detection circuit 14 outputs the voltage of the sensor output 4 to the signal 25 and the signal 26 when the voltage of the internal power supply 8 becomes lower than the voltage of the sensor output 4 by a certain voltage or more. Since the voltage of the internal power supply 8 is lower than the voltage of the sensor output 4, the source of the PMOS 15 becomes a terminal connected to the sensor output 4, and the source of the PMOS 15 is at the same potential and is turned off.
  • the substrate feed switch 17 since current is supplied to the internal power supply 8 through the substrate of the PMOS 15, the voltage of the substrate of the PMOS 15 is higher than the voltage of the internal power supply 8, and the substrate feed switch 17 has a terminal connected to the substrate of the PMOS 15 as a source. Since the gate voltage becomes higher than the source voltage, the transistor is turned off.
  • the external device can detect the disconnection without the sensor output becoming unstable when VDD3 is disconnected.
  • the DC current and leakage current of the signal processing circuit 13 are very small, even if the external pull-up resistor 6 is increased, the voltage of the sensor output 4 can be fixed around 5V.
  • the internal power supply 8 needs to be equal to or lower than the low voltage detection voltage. It is necessary to set the resistance value of the external pull-up resistor 6 and the low voltage detection voltage so as to be lower than the low voltage detection voltage.
  • the resistance value of the load resistor 10 needs to be set so that the voltage difference generated between the sensor output 4 and the internal power supply 8 is equal to or higher than the detection voltage of the disconnection detection circuit 14. The voltage difference between the sensor output 4 and the internal power supply 8 is determined by the relationship between the forward voltage of the parasitic diode 19 and the current.
  • the 0V voltage is not directly supplied to the internal GND 9 of the sensor device 1 shown in FIG.
  • a current is extracted from the GND 5 to the sensor output 4 through the external pull-down resistor 7, and a current is extracted from the internal GND 9 to the sensor output 4 through the on-current of the PMOS 16 and the forward current of the parasitic diode 20.
  • current is drawn from the sensor output 4, the voltage of the internal GND 5 rises due to the operating current of the internal circuit because of the on-resistance of the pull-down resistor 7 and the NMOS 16 and the forward voltage of the parasitic diode.
  • the external device can detect the disconnection without causing the sensor output to become unstable when the GND 5 is disconnected.
  • the DC current and leakage current of the signal processing circuit 13 are very small, even if the external pull-down resistor 7 is increased, the voltage of the sensor output 4 can be fixed near 0V.
  • the disconnection detection circuit 14 includes a resistor 41, an NMOS 42, a PMOS 44, a resistor 46, a PMOS 47, a resistor 49, a resistor 50, an NMOS 51, a PMOS 53, an NMOS 54, a PMOS 55, an NMOS 56, a PMOS 57, an NMOS 58, a PMOS 59, an NMOS 60, and a parasitic diode 43 of each MOS. , 45, 48, 52.
  • the PMOS 59 is a substrate feed switch that connects each PMOS substrate constituting the disconnection detection circuit 14 and the internal power supply 8.
  • the NMOS 60 is a substrate feed switch that connects each NMOS substrate constituting the disconnection detection circuit 14 to the internal GND 9.
  • the PMOS 57 fixes the signal 26 to the voltage of the sensor output signal 4 when the disconnection of the VDD 3 is detected, and the NMOS 58 fixes the signal 27 to the voltage of the sensor output signal 4 when the disconnection of the GND 5 is detected.
  • FIG. 8 shows a waveform diagram.
  • the internal power supply 8, the internal GND 9, and the sensor output 4 are the same as the waveforms shown in FIG. First, a description will be given of the normal operation before the disconnection of the VDD3 wiring occurs at time T1.
  • the PMOS 47 has a gate connected to the internal power supply 8 and a source connected to the sensor output 4. During normal operation, the voltage of the sensor output 4 does not become higher than the voltage of the internal power supply 8, so that the PMOS 47 is turned off. Since the PMOS 47 is in the off state, the signal 25 becomes the same voltage 0V as the internal GND by the resistor 49. Since the signal 25 is 0V, the NMOS 51 connected to the gate of the signal 25 is also turned off, and the signal 63 becomes the same voltage 5V as the internal power supply by the resistor 50. Since the signal 25 is 0V, the PMOS 53 is turned on. Further, since the signal 63 is 5V, the NMOS 54 is also turned on, and the PMOS 57 is turned off.
  • the voltage value of the signal 23 is output as the signal 26. Since the signal 25 is 0V, the PMOS 59 is turned on, and the voltage 5V of the internal power supply 8 is supplied to each PMOS substrate.
  • the NMOS 42 has a gate connected to the internal GND and a source connected to the sensor output 4. During normal operation, the voltage of the sensor output 4 never becomes lower than the voltage of the internal GND 9, so that the NMOS 42 is turned off. Since the NMOS 42 is in the off state, the signal 28 becomes the voltage 5V of the internal power supply 8 by the resistor 41.
  • the PMOS 44 connected to the gate of the signal 28 is also turned off, and the signal 64 is drawn by the resistor 46 and becomes the voltage 0V of the internal GND 9. Since the signal 28 is 5V, the NMOS 56 is turned on. Further, since the signal 64 is 0V, the PMOS 55 is also turned on, and the NMOS 58 is turned off. Since the PMOS 55 and the NMOS 56 are on and the NMOS 58 is off, the voltage value of the signal 24 is output as the signal 27. Further, since the signal 28 is 5V, the NMOS 60 is turned on, and the voltage of 0V of the internal GND 9 is supplied to each NMOS substrate.
  • the voltage of the internal power supply 8 decreases, and the voltage of the internal power supply 8 becomes lower than the voltage of the sensor output 4 by the forward voltage of the parasitic diode 19.
  • the PMOS 47 is turned on. If the PMOS 47 is turned on and the resistance value of the resistor 49 is designed to be sufficiently higher than the on-resistance of the PMOS 47, the signal 25 becomes the voltage of the sensor output 4. The signal 25 becomes the voltage of the sensor output 4, and the NMOS 51 is also turned on.
  • the signal 63 becomes the voltage 0V of the internal GND9. Since current is supplied from the sensor output 4 to the sensor device 1, the voltages at the internal nodes 23 and 26 of the sensor device 1 are lower than the voltage at the sensor output 4. Since the signal 25 becomes the voltage of the sensor output 4, the gate voltage of the PMOS 53 becomes higher than the signals 23 and 26, and the PMOS 53 is turned off. Since the signal 63 becomes 0V, the NMOS 54 is turned off and the PMOS 57 is turned on. Since the PMOS 53 and the NMOS 54 are turned off, the signal 26 is disconnected from the signal 23 and the voltage of the sensor output 4 is supplied by the PMOS 57.
  • the PMOS 59 Since the signal 25 becomes the potential of the sensor output 4, the PMOS 59 is turned off, and current is prevented from being supplied to the internal power supply 8 due to the forward current of the PMOS parasitic diode connecting the sensor output 4 and the internal power supply 8. .
  • the sensor output 4 does not become lower than the internal GND 9, so that the voltage of the internal power supply 8 is output as the signal 28 and the voltage 0V of the internal GND is output as the signal 64.
  • the signal 25 and the signal 26 become the voltage of the sensor output 4, the PMOS 15 and the PMOS 17 in FIG. 1 are turned off, and there is no current path from the sensor output 4 to the GND through the sensor device 1. 4 is fixed to a voltage 5V of VDD3.
  • FIG. 9 shows a waveform diagram.
  • the internal power supply 8, the internal GND 9, and the sensor output 4 are the same as the waveforms shown in FIG.
  • the normal operation before the disconnection of the GND5 wiring at time T2 is the same as the normal operation already described when the VDD3 is disconnected.
  • An operation after GND 5 is disconnected at time T2 will be described.
  • the voltage of the internal GND 9 rises, and the voltage of the internal GND 9 becomes higher than the voltage of the sensor output 4 by the forward voltage of the parasitic diode 20.
  • the sensor device 1 Since the sensor device 1 has a current drawn from the sensor output 4, the voltages of the internal nodes 24 and 27 of the sensor device 1 are higher than the voltage of the sensor output 4. Since the signal 28 becomes the voltage of the sensor output 4, the gate voltage of the NMOS 56 is lower than the signals 24 and 27, and the NMOS 56 is turned off. Since the signal 64 becomes 5V, the PMOS 55 is turned off and the NMOS 58 is turned on. Since the NMOS 56 and the PMOS 55 are turned off, the signal 27 is disconnected from the signal 24 and is extracted to the voltage of the sensor output 4 by the NMOS 58.
  • the NMOS 60 Since the signal 28 becomes the potential of the sensor output 4, the NMOS 60 is turned off to prevent the current from being drawn from the internal GND 9 to the sensor output 4 due to the forward current of the NMOS parasitic diode connecting the sensor output 4 and the internal GND 9. To do. When the wiring of the GND 5 is disconnected, the voltage of the sensor output 4 does not become higher than that of the internal power supply 8, so the voltage of the internal GND 9 is output as the signal 25 and the voltage 5V of the internal power supply is output as the signal 63. Is done. Since the signal 27 and the signal 28 become the voltage of the sensor output 4, the NMOS 16 and the NMOS 18 in FIG. 4 are turned off, and there is no current path from the sensor output 4 to the power supply through the sensor device 1. Is fixed to the voltage 0V of GND5.
  • the circuit configuration of the disconnection detection circuit 14 shown in the present embodiment detects the disconnection of the power supply or the GND by comparing the voltage of the sensor output with the voltage of the internal power supply and the internal GND. Control is performed so that the transistor between the sensor output and the internal power supply or the internal GND is turned off so that a current path does not occur from the output to the internal power supply or the internal GND through the sensor device. Further, since the disconnection detection circuit operates using the voltage of the sensor output, it can operate normally even when all the internal nodes of the sensor device 1 become GND or the power supply voltage.
  • the resistance values of the external pull-up resistor and pull-down resistor are the power consumption of the disconnection detection circuit. It is necessary to determine the upper limit in consideration of the voltage range defined as disconnection detection.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

断線時にセンサ出力を電源電圧付近もしくはグラウンド付近に固定可能なセンサ装置を実現すること　所定の物理量を検出するセンサ装置であって、外部から電源を供給される電源端子およびグラウンド端子と、センサ装置のセンサ出力の出力信号を外部へ出力する出力端子と、物理量を検知するセンサ素子からの信号から出力端子への出力信号を生成し、センサ出力回路を制御する制御信号を生成する信号処理回路と、センサ装置と外部電源との間の配線、もしくは、外部グラウンドとの配線が断線した場合に、断線したことを検知し制御信号を生成する断線検知回路と、センサ出力とセンサ装置の内部電源及び内部グラウンドの間の電流パスを遮断する遮断スイッチと、を有する

Description

センサ装置
　本発明は外部から電源が供給されるセンサ装置に関する。
　外部電源もしくはグラウンドが断線した場合に、センサ出力電圧が不定になることがある。具体的には、センサ出力にはセンサ出力が断線した場合にセンサ出力を固定するために、センサ外部でプルアップ抵抗もしくは、プルダウン抵抗が接続されている。そして、プルアップ抵抗が接続されていて電源が断線した場合と、プルダウン抵抗が接続されていてグラウンド線が断線した場合に、センサ出力が不定になる可能性がある。
　プルアップ抵抗が接続されていて電源が断線した場合、プルアップ抵抗からセンサ出力に接続された素子を通じてセンサ内部の電源に電流が供給される。電流の供給経路としては、センサ出力駆動用のＰＭＯＳトランジスタのオン電流や、センサ出力に接続されたＰＭＯＳの基板とドレイン間の寄生ダイオードの順方向電流が考えられる。センサの内部電源に電流が流れることで、プルアップ抵抗に電流が流れ電圧降下が発生し、センサ出力は電流量によって不定となる。また、センサ内部電源が不定となるため、誤動作を起こしセンサ出力が不定となる可能性がある。
　プルダウン抵抗が接続されていてグラウンド線が断線した場合は、センサ出力駆動用のＮＭＯＳトランジスタのオン電流や、センサ出力に接続されたＮＭＯＳの基板とドレイン間の寄生ダイオードの順方向電流によってプルダウン抵抗に電流が流れ、センサ出力は不定となる。
　このようなセンサ出力が断線時に不定となるのを防止する従来例として例えば、特許文献１～３に記載された物理量センサ装置がある。
　特許文献１には、内部電源からセンサ出力にオン電流を流すＰＭＯＳトランジスタを持たず、センサ出力に接続されたＰＭＯＳトランジスタの基板と内部電源間に基板から内部電源への電流が逆方向電流となるダイオードを挿入し、ＰＭＯＳトランジスタのドレインと基板間の寄生ダイオードの順方向電流を通じて電流が流れないようにしている。このようにして、センサ出力から内部電源に電流が流れないように対策がなされている。センサ出力からセンサ内部に電流が流れ込まないので、プルアップ抵抗によってセンサ出力は、電源付近に固定される。
　特許文献２には、断線時にセンサ出力と電源電圧の間に接続されたプルアップ抵抗、及び、センサ出力とグラウンド間に接続されたプルダウン抵抗の抵抗比によってセンサ出力を電源電圧付近もしくはグラウンド電位付近に固定される回路が示されている。
　特許文献３には、電源とセンサ出力の間にトランジスタを接続し、グラウンド断線時に前記トランジスタがオンすることでセンサ出力を電源電圧付近に固定する回路が示されている。
特開２０１４－０２５７３１号公報 特開２００３－３０４６３３号公報 特開２０１１－０８９８４９号公報
　上記従来技術では、いずれも対応可能なセンサ外部のプルアップ抵抗やプルダウン抵抗値の範囲が狭く、接続可能な回路が限定されてしまう。
　すなわち、特許文献１の回路では、センサ出力のハイ側への駆動を外部プルアップ抵抗で行うため、プルアップ抵抗が必須であり、プルダウン抵抗は選択できない。また、動作速度の制約からプルアップ抵抗はある抵抗値以下である必要がある。
　特許文献２の回路では、断線時にプルアップとプルダウン抵抗の抵抗比で、センサ出力を固定する。このため、センサ出力を電源電圧もしくはグラウンド電位付近に固定するためには、抵抗比を大きくとる必要があり。消費電力を考えるとある抵抗値以上にする必要がある。
　特許文献３の回路では、センサ出力と電源電圧の電位差が小さくなると、センサ出力に電源電圧から電流を供給するトランジスタのゲートとソース間の電位差が小さくなるため電流値が減少し、断線時にセンサ出力を電源電圧付近に固定するのが難しい。電源電圧付近に固定するためには、外部プルダウン抵抗の抵抗値を大きくするか、前記トランジスタのサイズを大きくする必要がある。しかしながら、トランジスタサイズの増加によるコスト増加を考えると、プルダウン抵抗値をある抵抗値以上にする必要がある。
　本発明の目的は、断線時にセンサ出力を電源電圧付近もしくはグラウンド付近に固定可能なセンサ装置を実現することである。
　上記課題を解決するために、本発明のセンサ装置は、例えば、所定の物理量を検出するセンサ装置であって、外部から電源を供給される電源端子およびグラウンド端子と、前記センサ装置のセンサ出力の出力信号を外部へ出力する出力端子と、物理量を検知するセンサ素子からの信号から前記出力端子への出力信号を生成し、センサ出力回路を制御する制御信号を生成する信号処理回路と、前記センサ装置と外部電源との間の配線、もしくは、外部グラウンドとの配線が断線した場合に、断線したことを検知し制御信号を生成する断線検知回路と、前記センサ出力と前記センサ装置の内部電源及び内部グラウンドの間の電流パスを遮断する遮断スイッチと、を有する。
　本発明によれば、断線時にセンサ出力を電源もしくはグラウンド付近に固定可能なセンサ装置を提供することが可能となる。
第１の実施例の回路構成 第１の実施例の動作波形図 第１の実施例の断線箇所の説明 第２の実施例の回路構成 第２の実施例の動作波形図 第２の実施例の断線箇所の説明 第３の実施例の断線検知回路の構成例 第３の実施例の断線検知回路の動作波形図
　以下、本発明の実施例について、図面を参照して説明する。
　本発明の第１の実施例の構成を図１に示す。まず、本実施例のセンサ装置と外部装置の接続を説明する。センサ装置１のセンサ出力４は、ＥＣＵ（Engine Control Unit）などのセンサ出力受信装置２に入力されている。センサ装置１の電源及びグラウンド（ＧＮＤ）は、センサ出力受信装置２から電源配線３及びＧＮＤ配線５を通じて供給されている。電源配線３とセンサ出力４は、プルアップ抵抗６で接続されている。一般にプルアップ抵抗６はセンサ出力受信装置２の入力回路内部に配置され、センサ出力４の配線が断線した場合に、センサ出力受信装置２への入力電圧を電源電圧に固定することで、断線を検知する役割を果たす。
　次に、センサ装置１の構成を説明する。センサ装置１は、低電圧検知回路１１、センサ素子１２、信号処理回路１３、断線検知回路１４、センサ出力駆動ＰＭＯＳ１５、センサ出力駆動ＮＭＯＳ１６、センサ出力駆動ＰＭＯＳ１５の基板給電スイッチ１７、センサ出力駆動ＮＭＯＳ１６の基板給電スイッチ１８、負荷抵抗１０から構成されている。ダイオード１９はセンサ出力駆動ＰＭＯＳ１５のドレインを構成するＰ拡散と基板を構成Ｎウェル間の寄生ダイオードである。ダイオード２０はセンサ出力駆動ＮＭＯＳ１６のドレインを構成するＮ拡散と基板間を構成するＰウェル間の寄生ダイオードである。
　低電圧検知回路１１は、内部電源８の電圧が、内部回路の正常動作が困難なある一定電圧以下の時に信号２１にハイもしくはロウの特定の電圧を出力し、信号処理回路１３の動作を制御する。センサ素子１２は物理量を検知し、センサ素子出力２２に物理量に応じた電気信号を出力するセンサ素子である。信号処理回路１３は、センサ素子の制御回路や、センサ素子の出力信号を処理するための回路ブロックで、アナログ回路であるクロック生成回路、定電圧源生成回路、温度センサ、ＡＤＣ、ＤＡＣやデジタル回路であるＤＳＰ、ＭＣＵ、キャッシュ、不揮発性メモリや通信Ｉ／Ｆなどから構成される。信号処理回路１３は、センサ素子の出力に対応した信号をセンサ出力４に出力するように、センサ出力駆動ＰＭＯＳ１５及びセンサ出力駆動ＮＭＯＳ１６のゲート信号２６及び２７を制御する。本実施例１のセンサ出力４はセンサの物理検出値に応じてセンサ出力４の電圧値が変化する電圧出力であり、主回路１３に含まれるオペアンプのフィードバック制御のために、センサ出力４は主回路１３に入力されている。本実施例では、センサ出力駆動ＰＭＯＳ及びセンサ出力駆動ＮＭＯＳは、オペアンプの最終段バッファである。断線検知回路１４は、ＶＤＤ３もしくはＧＮＤ５の配線が断線し、センサ装置１に電源もしくはＧＮＤ電位が供給されなくなったことを検知し、センサ出力駆動用ＰＭＯＳ１５、ＮＭＯＳ１６、基板給電用スイッチ１８、１９のオンオフを制御することで、センサ出力４をハイもしくはロウ電圧に固定し、センサ出力受信装置２が、センサ装置１に電源もしくはＧＮＤを供給する配線に断線が発生したことを検知可能にする。
　次に、センサ装置１の動作について、図２の波形図を用いて説明する。波形図は横軸が時間で縦軸は各信号の電圧である。電圧値は分かりやすくするために具体的な数値を書いているが、はこれに限らず他の異なる電圧でも適用可能である。時間Ｔ１でＶＤＤ３に断線が生じた場合を記述している。
　まず、Ｔ１以前の通常時の動作について説明する。ＶＤＤ３にはセンサ受信装置２からセンサ装置１の動作電圧５Ｖの電圧が供給され、ＶＤＤ３の電圧は配線接続を通じてセンサ装置１の内部電源８に供給され、内部電源８も５Ｖになる。ＧＮＤ５にはセンサ受信装置２からＧＮＤ電位が供給され、ＧＮＤ５の電位は配線接続を通じてセンサ装置１の内部ＧＮＤ９に供給される。内部電源８が動作電圧の５Ｖなので、低電圧検知回路１１の出力信号２１にはロウが出力されている。
　信号処理回路１３の出力信号２３及び２４にはセンサ素子１２の出力信号に応じた信号が出力されている。通常動作時は、断線検知回路１４は、信号２３を信号２６に、信号２４を信号２７に接続する。これにより、センサ出力駆動ＰＭＯＳ１５とＮＭＯＳ１６のゲート信号は、信号処理回路１３の出力信号によって制御され、センサ出力４には、センサ素子１２の出力信号に応じた信号が出力される。
　また、断線検知回路１４は、出力信号２５をロウ状態に、出力信号２８をハイ状態にし、基板給電スイッチ１７と１８をオン状態にする。これにより、ＰＭＯＳ１５の基板には内部電源８の電圧が供給され、ＮＭＯＳ１６の基板には内部ＧＮＤ９の電圧が供給される。基板にソース電圧が供給されることで、ＰＭＯＳ１５及びＮＭＯＳ１６は安定動作が可能となる。
　次に、時間Ｔ１でＶＤＤ３の電圧をセンサ装置１に供給する配線が断線した場合を説明する。図３はＶＤＤ３の配線の断線状態を示したものである。
　図３に示されるようにＶＤＤ３の配線が断線することで、センサ装置１内の内部電源８にはＶＤＤ３から直接電流が供給されなくなる。一方で、センサ出力４には、ＶＤＤ３から外部プルアップ抵抗６を通じて電流が供給されており、図１に示される内部電源８にはセンサ出力４からＰＭＯＳ１５のオン電流と寄生ダイオード１９の順方向電流を通じて電流が供給される。
　センサ出力４から電流は供給されるが、プルアップ抵抗６やＰＭＯＳ１５のオン抵抗、寄生ダイオード１９の順方向電圧があるため、内部回路の動作電流によって内部電源８の電圧は低下する。
　図２に示される時間Ｔ２で内部電源８が、低電圧検知回路１１の低電圧検知電圧４Ｖ以下になると、低電圧検知回路１１は低電圧検知信号２１にハイを出力する。低電圧検知信号２１がハイになると、信号処理回路１３を構成する回路は動作を停止し、信号２３をハイに、信号２４をロウに固定する。
　信号２３がハイになることで、信号２３と接続された信号２６もハイになり、ＰＭＯＳ１５はオフ状態になる。信号２４がロウになることで、信号２４に接続された信号２７もロウになり、ＮＭＯＳ１６はオフ状態になる。
　ＰＭＯＳ１５がオフ状態となることで、センサ出力４から内部電源８に電流を供給するのは寄生ダイオード１９の順方向電流だけとなり、内部電源８は、センサ出力４より寄生ダイオード１９の順方向電圧（一般的に０．７Ｖ程度）分低い電圧となる。センサ出力４の電圧は、センサ装置１の内部インピーダンスと、外部プルアップ抵抗６の抵抗値の比で決まる。センサ装置１の内部インピーダンスは、信号処理回路１３が停止しており動作電流が流れないため、信号処理回路１３のＤＣ電流やリーク電流と、負荷抵抗１０の抵抗値で決まる。
　断線検知回路１４は、内部電源８の電圧がセンサ出力４の電圧より一定電圧以上低くなると、信号２５と信号２６にセンサ出力４の電圧を出力する。内部電源８の電圧がセンサ出力４の電圧より低いためＰＭＯＳ１５のソースは、センサ出力４に接続された端子となり、ＰＭＯＳ１５はソースとゲートが同電位となりオフ状態になる。
　また、内部電源８にはＰＭＯＳ１５の基板を通じて電流が供給されるので、ＰＭＯＳ１５の基板の電圧の方が内部電源８の電圧より高く、基板給電スイッチ１７はＰＭＯＳ１５の基板に接続された端子がソースとなり、ゲート電圧がソース電圧より高くなるので、オフ状態となる。
　ＰＭＯＳ１５と基板給電スイッチ１７が共にオフ状態となることで、センサ出力４から内部電源８への電流供給はなくなり、内部電源８はセンサ装置１の内部インピーダンスによって０Ｖに低下する。断線検知回路１４の出力信号を除くセンサ装置１の内部信号は内部電源８の低下とともに０Ｖに低下する。また、内部電源が０Ｖに低下するため、ＮＭＯＳ１６、１８のゲート信号も０Ｖとなり、センサ出力からセンサ装置１内部を通じたＧＮＤへの電流経路がなくなるため、センサ出力４はプルアップ抵抗６によって５Ｖに固定される。
　このように上述した構成とすることで、ＶＤＤ３の断線時にセンサ出力が不定になることなく、外部装置が断線を検知することが可能である。また、一般的に信号処理回路１３のＤＣ電流やリーク電流は非常に小さいため、外部プルアップ抵抗６を大きくしたとしても、センサ出力４の電圧は５Ｖ付近に固定することができる。
　なお、上記のように回路が動作するには、内部電源８が低電圧検知電圧以下になる必要があり、センサ出力４からの電流供給パスのインピーダンスと動作電流によって低下した内部電源８の電圧が低電圧検知電圧以下になるように、外部プルアップ抵抗６の抵抗値と低電圧検知電圧を設定する必要がある。また、負荷抵抗１０の抵抗値は、センサ出力４と内部電源８に発生する電圧差が、断線検知回路１４の検知電圧以上になるように設定する必要がある。センサ出力４と内部電源８の電圧差は、寄生ダイオード１９の順方向電圧と電流の関係で決まる。
　なお、センサ出力４に外部プルアップ抵抗が接続されていてＧＮＤ５が断線した場合は、センサ出力からＧＮＤ５への電流パスがないためセンサ装置の全ノードが５Ｖに固定され、センサ出力４は５Ｖに固定される。
　本発明の第２の実施例を図４に示す。図１との違いは外部プルアップ抵抗６のかわりに外部プルダウン抵抗７がセンサ出力４に接続されている点である。なお、実施例１と同様の構成に関しては符号を同じくして説明を省略する。
　外部プルダウン抵抗７がセンサ出力４に接続され、ＧＮＤ５の配線が断線した場合のセンサ装置１の動作を、図５の波形図を用いて説明する。なお、ＧＮＤ５の断線箇所を図６に示す。
　時間Ｔ３で断線が発生した場合について説明する。なお、時間Ｔ３までは通常動作をしており、これは前記実施例１の時間Ｔ１以前の通常動作と同じである。そのため、ここでは、ＧＮＤ５の断線が発生した時間Ｔ３以降の動作について説明する。
　図６に示されるようにＧＮＤ５が断線することで図４に示されるセンサ装置１の内部ＧＮＤ９には直接０Ｖ電圧が供給されなくなる。一方で、センサ出力４には、ＧＮＤ５から外部プルダウン抵抗７を通じて電流が引き抜かれており、内部ＧＮＤ９からはＰＭＯＳ１６のオン電流と寄生ダイオード２０の順方向電流を通じてセンサ出力４に電流が引き抜かれる。センサ出力４から電流は引き抜かれるが、プルダウン抵抗７やＮＭＯＳ１６のオン抵抗、寄生ダイオードの順方向電圧があるため、内部回路の動作電流によって内部ＧＮＤ５の電圧は上昇する。
　図５に示される時間Ｔ４で内部グラウンド９と内部電源８の電圧差が、低電圧検知回路１１の低電圧検知電圧４Ｖ以下になると、低電圧検知回路１１は低電圧検知信号２１にハイを出力する。低電圧検知信号２１がハイになると、信号処理回路１３を構成する回路は動作を停止し、信号２３をハイに、信号２４をロウに固定する。
　信号２３がハイになることで、信号２３と接続された信号２６もハイになり、ＰＭＯＳ１５はオフ状態になる。信号２４がロウになることで、信号２４に接続された信号２７もロウになり、ＮＭＯＳ１６はオフ状態になる。
　ＮＭＯＳ１６がオフ状態となることで、内部ＧＮＤ９からセンサ出力４に電流を引き抜くのは寄生ダイオード２０の順方向電流だけとなり、内部ＧＮＤ９は、センサ出力４より寄生ダイオード２０の順方向電圧（一般的に０．７Ｖ程度）分高い電圧となる。センサ出力４の電圧は、センサ装置１の内部インピーダンスと、外部プルダウン抵抗７の抵抗値の比で決まる。センサ装置１の内部インピーダンスは、信号処理回路１３が停止しており動作電流が流れないため、信号処理回路１３のＤＣ電流やリーク電流と、負荷抵抗１０の抵抗値で決まる。
　断線検知回路１４は、内部ＧＮＤ９の電圧がセンサ出力４の電圧より一定電圧以上高くなると、信号２７と信号２８にセンサ出力４の電圧を出力する。内部ＧＮＤ９の電圧がセンサ出力４の電圧より高いためＮＭＯＳ１６のソースは、センサ出力４に接続された端子となり、ＮＭＯＳ１６はソースとゲートが同電位となりオフ状態になる。また、内部ＧＮＤ９からはＮＭＯＳ１６の基板を通じて電流が引き抜かれるので、ＮＭＯＳ１６の基板の電圧の方が内部ＧＮＤ９の電圧より低く、基板給電スイッチ１８はＮＭＯＳ１６の基板に接続された端子がソースとなり、ゲート電圧がソース電圧より高くなるので、オフ状態となる。ＮＭＯＳ１６と基板給電スイッチ１８が共にオフ状態となることで、内部ＧＮＤ９からセンサ出力４への電流の引き抜きなくなり、内部ＧＮＤ９はセンサ装置１の内部インピーダンスによって内部電源８の電圧５Ｖに上昇する。断線検知回路１４の出力信号を除くセンサ装置１の内部信号は内部ＧＮＤ９の上昇とともに５Ｖに上昇する。センサ装置１の内部ノードが全て５Ｖに上昇するため、ＰＭＯＳ１５と１７のゲート電圧も５Ｖとなりオフ状態となるため、センサ装置１内部からセンサ出力４への電流の引き抜きがなくなり、センサ出力４はプルダウン抵抗７によって０Ｖに固定される。
　このように上述の構成とすることで、ＧＮＤ５の断線時にセンサ出力が不定になることなく、外部装置が断線を検知することが可能である。また、一般的に信号処理回路１３のＤＣ電流やリーク電流は非常に小さいため、外部プルダウン抵抗７を大きくしたとしても、センサ出力４の電圧は０Ｖ付近に固定することができる。
　本発明の実施例３では、断線検知回路１４の構成例を図７に示す。本実施例では断線検知回路１４は、抵抗４１とＮＭＯＳ４２とＰＭＯＳ４４と抵抗４６とＰＭＯＳ４７と抵抗４９と抵抗５０とＮＭＯＳ５１とＰＭＯＳ５３とＮＭＯＳ５４ＰＭＯＳ５５とＮＭＯＳ５６とＰＭＯＳ５７とＮＭＯＳ５８とＰＭＯＳ５９とＮＭＯＳ６０と各ＭＯＳの寄生ダイオード４３、４５、４８、５２から構成されている。ＰＭＯＳ５９は、断線検知回路１４を構成する各ＰＭＯＳの基板と内部電源８を接続する基板給電スイッチである。ＮＭＯＳ６０は、断線検知回路１４を構成する各ＮＭＯＳの基板と内部ＧＮＤ９を接続する基板給電スイッチである。
　抵抗４１とＮＭＯＳ４２とＰＭＯＳ４４と抵抗４６は、センサ出力４の電圧が内部ＧＮＤ９の電圧より低くなった場合に制御信号を生成する回路を構成している。ＰＭＯＳ４７と抵抗４９と抵抗５０とＮＭＯＳ５１は、センサ出力４の電圧が内部電源８の電圧より高くなった場合に制御信号を生成する回路を構成している。ＰＭＯＳ５３とＮＭＯＳ５４は信号２３と信号２６間のスイッチを構成しており、ＰＭＯＳ５５とＮＭＯＳ５６は信号２４と信号２７間のスイッチを形成している。
　ＰＭＯＳ５７はＶＤＤ３の断線検知時に、信号２６をセンサ出力信号４の電圧に固定し、ＮＭＯＳ５８はＧＮＤ５の断線検知時に、信号２７をセンサ出力信号４の電圧に固定する。
　まず、図３に示す外部プルアップ抵抗が接続されていてＶＤＤ３が断線した状態の時の回路動作を説明する。図８に波形図を示す。内部電源８、内部ＧＮＤ９、センサ出力４は実施例１で説明した図２の波形と同じである。まず、時間Ｔ１でＶＤＤ３の配線の断線が発生する前の通常動作時について説明する。
　ＰＭＯＳ４７はゲートが内部電源８に接続されており、ソースがセンサ出力４に接続されている。通常動作時は、センサ出力４の電圧が内部電源８の電圧より高くなることはないので、ＰＭＯＳ４７はオフ状態となる。ＰＭＯＳ４７がオフ状態なので、信号２５は抵抗４９によって内部ＧＮＤと同じ電圧０Ｖになる。信号２５が０Ｖなので信号２５がゲートに接続されているＮＭＯＳ５１もオフ状態となり、抵抗５０によって信号６３は内部電源と同じ電圧５Ｖとなる。信号２５が０Ｖなので、ＰＭＯＳ５３はオン状態となる。また、信号６３が５ＶなのでＮＭＯＳ５４もオン状態となり、ＰＭＯＳ５７はオフ状態となる。ＰＭＯＳ５３とＮＭＯＳ５４がオン状態でＰＭＯＳ５７がオフ状態なので、信号２６には信号２３の電圧値が出力される。また、信号２５が０Ｖなので、ＰＭＯＳ５９はオン状態となり、各ＰＭＯＳの基板には内部電源８の電圧５Ｖが供給される。ＮＭＯＳ４２はゲートが内部ＧＮＤに接続され、ソースがセンサ出力４に接続されている。通常動作時は、センサ出力４の電圧が内部ＧＮＤ９の電圧より低くなることはないので、ＮＭＯＳ４２はオフ状態となる。ＮＭＯＳ４２がオフ状態なので、信号２８は、抵抗４１によって内部電源８の電圧５Ｖになる。信号２８が５Ｖなので、信号２８がゲートに接続されたＰＭＯＳ４４もオフ状態になり、信号６４は抵抗４６によって電流が引き抜かれ内部ＧＮＤ９の電圧０Ｖになる。信号２８が５Ｖなので、ＮＭＯＳ５６はオン状態となる。また、信号６４が０ＶなのでＰＭＯＳ５５もオン状態となり、ＮＭＯＳ５８はオフ状態となる。ＰＭＯＳ５５とＮＭＯＳ５６がオン状態でＮＭＯＳ５８がオフ状態なので、信号２７には信号２４の電圧値が出力される。また、信号２８が５Ｖなので、ＮＭＯＳ６０はオン状態となり、各ＮＭＯＳの基板には内部ＧＮＤ９の電圧０Ｖが供給される。
　次に時間Ｔ１でＶＤＤ３の配線の断線が発生した後の動作について説明する。実施例１で説明したように、内部電源８の電圧は低下し、内部電源８の電圧はセンサ出力４の電圧よりも寄生ダイオード１９の順方向電圧分だけ低くなる。内部電源８の電圧がセンサ出力４の電圧に対して、ＰＭＯＳ４７のしきい値電圧以上に低下すると、ＰＭＯＳ４７はオン状態となる。ＰＭＯＳ４７がオン状態となり、抵抗４９の抵抗値をＰＭＯＳ４７のオン抵抗に比べて十分高い値に設計しておけば、信号２５はセンサ出力４の電圧になる。信号２５がセンサ出力４の電圧となり、ＮＭＯＳ５１もオン状態となる。抵抗５０の抵抗値をＮＭＯＳ５１のオン抵抗に比べて十分高い値に設計しておけば、信号６３は内部ＧＮＤ９の電圧０Ｖになる。センサ装置１にはセンサ出力４から電流が供給されているので、センサ装置１の内部ノード２３、２６の電圧はセンサ出力４の電圧よりも低い。信号２５がセンサ出力４の電圧となるので、ＰＭＯＳ５３のゲート電圧は、信号２３、２６よりも高くなり、ＰＭＯＳ５３はオフ状態となる。信号６３が０Ｖとなるので、ＮＭＯＳ５４はオフ状態となり、ＰＭＯＳ５７はオン状態となる。ＰＭＯＳ５３とＮＭＯＳ５４がオフ状態となるので、信号２６は信号２３から切り離され、ＰＭＯＳ５７によってセンサ出力４の電圧が供給される。信号２５がセンサ出力４の電位となるため、ＰＭＯＳ５９はオフ状態となり、センサ出力４と内部電源８を接続するＰＭＯＳの寄生ダイオードの順方向電流によって内部電源８に電流が供給されるのを防止する。ＶＤＤ３の配線が断線した場合には、センサ出力４が内部ＧＮＤ９より低くなることはないので、信号２８には内部電源８の電圧が出力され、信号６４には内部ＧＮＤの電圧０Ｖが出力される。信号２５及び信号２６がセンサ出力４の電圧になるため、図１のＰＭＯＳ１５とＰＭＯＳ１７はオフ状態となり、センサ出力４からセンサ装置１を通じたＧＮＤへの電流パスはなくなり、プルアップ抵抗６によってセンサ出力４はＶＤＤ３の電圧５Ｖに固定される。
　次に、図６に示す外部プルダウン抵抗が接続されていてＧＮＤ５が断線した状態の時の回路動作を説明する。図９に波形図を示す。内部電源８、内部ＧＮＤ９、センサ出力４は実施例２で説明した図５の波形と同じである。時間Ｔ２でＧＮＤ５の配線の断線が発生する前の通常動作時の動作は、すでにＶＤＤ３の断線時に説明した通常時の動作と同じである。時間Ｔ２でＧＮＤ５が断線した後の動作について説明する。実施例２で説明したように、内部ＧＮＤ９の電圧は上昇し、内部ＧＮＤ９の電圧はセンサ出力４の電圧よりも寄生ダイオード２０の順方向電圧分だけ高くなる。内部ＧＮＤ９の電圧がセンサ出力４の電圧に対して、ＮＭＯＳ４２のしきい値電圧以上に上昇すると、ＮＭＯＳ４２はオン状態となる。抵抗４１の抵抗値をＮＭＯＳ４２のオン抵抗に比べて十分高い値に設計しておけば、ＮＭＯＳ４２がオン状態となることで、信号２８はセンサ出力４の電圧になる。信号２８がセンサ出力４の電圧となり、ＰＭＯＳ４４もオン状態となる。抵抗４６の抵抗値をＰＭＯＳ４４のオン抵抗に比べて十分高い値に設計しておけば、信号６４は内部電源８Ｖの電圧５Ｖになる。センサ装置１はセンサ出力４から電流が引き抜かれているので、センサ装置１の内部ノード２４、２７の電圧はセンサ出力４の電圧よりも高い。信号２８がセンサ出力４の電圧となるので、ＮＭＯＳ５６のゲート電圧は、信号２４、２７よりも低くなり、ＮＭＯＳ５６はオフ状態となる。信号６４が５Ｖとなるので、ＰＭＯＳ５５はオフ状態となり、ＮＭＯＳ５８はオン状態となる。ＮＭＯＳ５６とＰＭＯＳ５５がオフ状態となるので、信号２７は信号２４から切り離され、ＮＭＯＳ５８によってセンサ出力４の電圧に引き抜かれる。信号２８がセンサ出力４の電位となるため、ＮＭＯＳ６０はオフ状態となり、センサ出力４と内部ＧＮＤ９を接続するＮＭＯＳの寄生ダイオードの順方向電流によって内部ＧＮＤ９からセンサ出力４へ電流が引き抜かれるのを防止する。ＧＮＤ５の配線が断線した場合には、センサ出力４の電圧が内部電源８より高くなることはないので、信号２５には内部ＧＮＤ９の電圧が出力され、信号６３には内部電源の電圧５Ｖが出力される。信号２７及び信号２８がセンサ出力４の電圧になるため、図４のＮＭＯＳ１６とＮＭＯＳ１８はオフ状態となり、センサ出力４からセンサ装置１を通じた電源への電流パスはなくなり、プルダウン抵抗７によってセンサ出力４はＧＮＤ５の電圧０Ｖに固定される。
　以上のように本実施例で示した断線検知回路１４の回路構成は、センサ出力の電圧と内部電源及び内部ＧＮＤの電圧を比較することで、電源もしくはＧＮＤの断線を検知し、断線時はセンサ出力からセンサ装置内部を通じて内部電源もしくは内部ＧＮＤに電流パスが発生しないように、センサ出力と内部電源もしくは内部ＧＮＤ間のトランジスタがオフ状態になるように制御する。また、センサ出力の電圧を利用して断線検知回路は動作するため、センサ装置１の内部ノードが全てＧＮＤもしくは電源電圧になっても、正常に動作することができる。ただし、断線検知回路の消費電流が外部プルアップ抵抗もしくはプルダウン抵抗に流れることで、センサ出力電圧にＩＲドロップが発生するので、外部プルアップ抵抗、プルダウン抵抗の抵抗値は、断線検知回路の消費電力と断線検知として定義される電圧範囲を考慮して上限値を決める必要がある。
[規則91に基づく訂正 07.04.2017]　
　１…センサ装置、３…ＶＤＤ（電源端子）、４…センサ出力、５…ＧＮＤ（グラウンド端子）、６…プルアップ抵抗、７…プルダウン抵抗、１３…信号処理回路、１４…断線検知回路、１５…出力ドライバ用ＰＭＯＳトランジスタ、１６…出力ドライバ用ＮＭＯＳトランジスタ、１７…基板給電スイッチ用ＰＭＯＳトランジスタ、１８…基板給電スイッチ用ＮＭＯＳトランジスタ

Claims (6)

  1. 　所定の物理量を検出するセンサ装置であって、
    　外部から電源を供給される電源端子およびグラウンド端子と、
    　前記センサ装置のセンサ出力の出力信号を外部へ出力する出力端子と、
    　物理量を検知するセンサ素子からの信号から前記出力端子への出力信号を生成し、センサ出力回路を制御する制御信号を生成する信号処理回路と、
    　前記センサ装置と外部電源との間の配線、もしくは、外部グラウンドとの配線が断線した場合に、断線したことを検知し制御信号を生成する断線検知回路と、
    　前記センサ出力と前記センサ装置の内部電源及び内部グラウンドの間の電流パスを遮断する遮断スイッチと、を有することを特徴とするセンサ装置。
  2. [規則91に基づく訂正 07.04.2017]　
    　請求項１に記載のセンサ装置において、
    　前記センサ装置外部で前記センサ出力と外部電源の間に接続されたプルアップ抵抗もしくは、前記センサ出力外部グラウンドの間に接続されたプルダウン抵抗を有することを特徴とするセンサ装置
  3. 　請求項１に記載のセンサ装置において、
    　前記断線検知回路は、前記センサ出力の電圧と前記センサ装置内部の電源の電圧を比較し、
    　前記センサ出力の電圧が前記センサ装置内部の電源電圧より一定値以上高い場合に、前記センサ出力と前記センサ装置の内部電源の間の電流パスを遮断するように前記遮断スイッチ及び前記センサ出力回路の入力信号を制御することを特徴とするセンサ装置。
  4. 　請求項１に記載のセンサ装置において、
    　前記断線検知回路は、前記センサ出力の電圧と前記センサ装置内部のグラウンドの電圧を比較し、
    　前記センサ出力の電圧が前記センサ装置内部のグラウンドの電圧より一定値以上低い場合に、前記センサ装置と外部グラウンドを接続する配線が断線したと判断し、
    　前記センサ出力と前記センサ装置の内部グラウンドの間の電流パスを遮断するように前記遮断スイッチ及びセンサ出力回路の入力信号を制御することを特徴とするセンサ装置。
  5. 　請求項１に記載のセンサ装置において、
    　前記センサ装置の内部電源がある一定電圧以下になったことを検知し、信号を生成する低電圧検知回路を有し、
    　前記信号処理回路は前記低電圧検知回路の出力信号が入力されており、電源電圧がある一定電圧以下になると、センサ出力回路の制御信号をハイもしくはロウに固定することを特徴とするセンサ装置。
  6. 　請求項１に記載のセンサ装置において、
    　前記出力回路がＰＭＯＳ及びＣＭＯＳによって構成されており、
    　前記ＰＭＯＳの基板ノードと内部電源間に電流遮断用のスイッチを有し、
    　前記ＮＭＯＳの基板ノードと内部グラウンド間に電流遮断用のスイッチを有し、
    　前記電流遮断用のスイッチのオンオフは、前記断線検知回路の制御信号によって制御されることを特徴とするセンサ装置。
PCT/JP2017/003083 2016-03-31 2017-01-30 センサ装置 WO2017169057A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018508463A JP6585827B2 (ja) 2016-03-31 2017-01-30 センサ装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016069945 2016-03-31
JP2016-069945 2016-03-31

Publications (1)

Publication Number Publication Date
WO2017169057A1 true WO2017169057A1 (ja) 2017-10-05

Family

ID=59963774

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/003083 WO2017169057A1 (ja) 2016-03-31 2017-01-30 センサ装置

Country Status (2)

Country Link
JP (1) JP6585827B2 (ja)
WO (1) WO2017169057A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111624518A (zh) * 2020-05-25 2020-09-04 南京英锐创电子科技有限公司 传感器及其断路检测电路
US20220311233A1 (en) * 2019-11-14 2022-09-29 Mitsubishi Electric Corporation Semiconductor Device
CN117526231A (zh) * 2024-01-08 2024-02-06 赛卓电子科技(上海)股份有限公司 一种断线保护电路及传感器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7403238B2 (ja) * 2019-05-31 2023-12-22 日立Astemo株式会社 電子回路およびセンサシステム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5155664A (ja) * 1974-09-17 1976-05-15 Koruchesutaa Reisu Co Ltd Za
US5942677A (en) * 1997-09-16 1999-08-24 Harris Corporation Knock sensor system for detecting and responding to a disconnect condition
JP2003240810A (ja) * 2002-02-14 2003-08-27 Mitsubishi Electric Corp 断線検出回路
JP2003304633A (ja) * 2002-04-09 2003-10-24 Fuji Electric Co Ltd 断線故障検知回路
JP2004301670A (ja) * 2003-03-31 2004-10-28 Denso Corp センサ装置用断線検出回路
US20090302907A1 (en) * 2005-08-11 2009-12-10 Zentrum Mikroelektronik Dresden Ag Circuit arrangement for producing a defined output signal
JP2014025731A (ja) * 2012-07-25 2014-02-06 Hitachi Automotive Systems Ltd センサ装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5155664A (ja) * 1974-09-17 1976-05-15 Koruchesutaa Reisu Co Ltd Za
US5942677A (en) * 1997-09-16 1999-08-24 Harris Corporation Knock sensor system for detecting and responding to a disconnect condition
JP2003240810A (ja) * 2002-02-14 2003-08-27 Mitsubishi Electric Corp 断線検出回路
JP2003304633A (ja) * 2002-04-09 2003-10-24 Fuji Electric Co Ltd 断線故障検知回路
JP2004301670A (ja) * 2003-03-31 2004-10-28 Denso Corp センサ装置用断線検出回路
US20090302907A1 (en) * 2005-08-11 2009-12-10 Zentrum Mikroelektronik Dresden Ag Circuit arrangement for producing a defined output signal
JP2014025731A (ja) * 2012-07-25 2014-02-06 Hitachi Automotive Systems Ltd センサ装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220311233A1 (en) * 2019-11-14 2022-09-29 Mitsubishi Electric Corporation Semiconductor Device
US11929605B2 (en) * 2019-11-14 2024-03-12 Mitsubishi Electric Corporation Semiconductor device
CN111624518A (zh) * 2020-05-25 2020-09-04 南京英锐创电子科技有限公司 传感器及其断路检测电路
CN117526231A (zh) * 2024-01-08 2024-02-06 赛卓电子科技(上海)股份有限公司 一种断线保护电路及传感器
CN117526231B (zh) * 2024-01-08 2024-03-26 赛卓电子科技(上海)股份有限公司 一种断线保护电路及传感器

Also Published As

Publication number Publication date
JP6585827B2 (ja) 2019-10-02
JPWO2017169057A1 (ja) 2018-11-22

Similar Documents

Publication Publication Date Title
KR101974024B1 (ko) 저전압 차단 회로, 이를 포함하는 스위치 제어 회로 및 전력 공급 장치
JP6585827B2 (ja) センサ装置
US9634662B2 (en) High-voltage-tolerant pull-up resistor circuit
JP5148537B2 (ja) 電源電圧検出回路
JP2009232495A (ja) スイッチング電源制御用半導体装置、起動回路、およびスイッチング電源装置の起動方法
US8736320B2 (en) Power-on reset circuit
KR101149902B1 (ko) 레벨 시프트 회로
TW201608247A (zh) 電源電壓檢測電路
KR20140104352A (ko) 레벨 시프트 회로
US9660651B2 (en) Level shift circuit
JP5806972B2 (ja) 出力ドライバ回路
JP6378230B2 (ja) 半導体装置
JP2009065649A (ja) 電源電圧低下検出回路
KR102617255B1 (ko) 전자 장치 및 그의 동작 방법
JP2005278056A (ja) 電源電圧低下検出回路
JP4744909B2 (ja) ヒステリシスコンパレータ
JP5206348B2 (ja) 制御回路
JP2008219664A (ja) スイッチング回路
JP2011248467A (ja) 活線挿抜制御回路
JP5687091B2 (ja) 電源電圧検出回路
JP2008148024A (ja) リセット回路
US8188775B2 (en) Circuit arrangement for operating voltage detection
JP4799262B2 (ja) 電源検出回路
JP2010153974A (ja) コンパレータ及び検出回路
JP6429665B2 (ja) Ｅｓｄ保護回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2018508463

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17773606

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17773606

Country of ref document: EP

Kind code of ref document: A1