TW201608247A

TW201608247A - 電源電壓檢測電路

Info

Publication number: TW201608247A
Application number: TW104107088A
Authority: TW
Inventors: Hironori Nagasawa
Original assignee: Toshiba Kk
Priority date: 2014-08-26
Filing date: 2015-03-05
Publication date: 2016-03-01
Also published as: JP2016045873A; US20160062383A1

Abstract

本發明的電源電壓檢測電路，其即便含有具有溫度特性的元件，亦可降低溫度之影響。該電源電壓檢測電路具備：第1電壓檢測電路，其檢測直流電源之電源電壓，於電源電壓未達第1閾值之情形時將開關電路斷開，另一方面，於電源電壓為第1閾值以上之情形時將開關電路接通；第2電壓檢測電路，其連接於開關電路，檢測開關電路之輸出電壓，並基於輸出電壓而輸出控制負載電路之動作之信號，且於輸出電壓未達較第1閾值更高之第2閾值之情形時，輸出將負載電路停止之信號，另一方面，於輸出電壓為第2閾值以上之情形時，輸出使負載電路啟動之信號。

Description

電源電壓檢測電路

[相關申請案]

本申請案享有以日本專利申請案2014-171773號(申請日：2014年8月26日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。

本實施形態係關於一種電源電壓檢測電路。

先前，於利用1晶片形成有複數個電路區塊之積體電路中存在具備電壓檢測電路之積體電路，上述電壓檢測電路檢測自外部供給之電源電壓，而使負載電路開始動作。該電壓檢測電路基於使用兩個電阻對電源電壓進行分壓所得之電壓與使用電阻及二極體進行分壓所得之電壓之大小關係，檢測電源電壓是否為閾值以上。而且，若電源電壓超過某一閾值，則電壓檢測電路會將電源開關自斷開切換為接通並且使負載電路啟動。

此處，於上述電壓檢測電路中，使用電阻及二極體進行分壓所得之分壓電壓根據二極體之溫度特性而變化。而且，對電源電壓進行分壓所得之分壓電壓相對於電源電壓具有正斜率。基於該等分壓電壓之大小關係而決定之使負載電路啟動之上述閾值具有溫度偏差。

如此，存在溫度對使負載電路啟動之電源電壓之閾值之影響。

本發明之實施形態提供一種電源電壓檢測電路，即便包含具有溫度特性之元件，亦可降低溫度之影響。

根據實施例之電源電壓檢測電路具備開關電路，該開關電路具備連接於直流電源之輸入部、及連接於負載電路之輸出部。電源電壓檢測電路具備第1電壓檢測電路，上述第1電壓檢測電路檢測上述直流電源之電源電壓，於上述電源電壓未達第1閾值之情形時，將上述開關電路斷開，另一方面，於上述電源電壓為第1閾值以上之情形時，將上述開關電路接通。電源電壓檢測電路具備第2電壓檢測電路，上述第2電壓檢測電路連接於上述開關電路，檢測上述開關電路之輸出電壓，且基於上述輸出電壓而輸出控制上述負載電路之動作之信號，且於上述輸出電壓未達較上述第1閾值更高之第2閾值之情形時，輸出將上述負載電路停止之信號，另一方面，於上述輸出電壓為上述第2閾值以上之情形時，輸出使上述負載電路啟動之信號。

100‧‧‧半導體積體電路

B‧‧‧直流電源

BG‧‧‧帶隙基準電路

Bx‧‧‧第1分壓電路

CON1‧‧‧第1比較電路

CONx‧‧‧比較電路

DC1‧‧‧第1電壓檢測電路

DC2‧‧‧第2電壓檢測電路

Dx‧‧‧第1檢測二極體

Dy‧‧‧第2檢測二極體

NV1‧‧‧第1電源節點

NV2‧‧‧第2電源節點

Rx‧‧‧第1檢測電阻

Ry‧‧‧第2檢測電阻

S1‧‧‧控制信號

S2‧‧‧控制信號

SW‧‧‧開關電路

VBGR‧‧‧基準電壓

VC‧‧‧電壓

Vdd‧‧‧電源電壓

Vxb‧‧‧分壓電壓

X‧‧‧電源電壓檢測電路

Y‧‧‧負載電路

Y1‧‧‧ROM電路

Y2‧‧‧控制電路

圖1係表示具備第1實施形態之電源電壓檢測電路X之半導體積體電路100之電路構成之一例的電路圖。

圖2係表示圖1所示之半導體積體電路100之第1電壓檢測電路DC1之電路構成之一例之電路圖。

圖3係表示圖2所示之第1電壓檢測電路DC1中之相對於電源電壓Vdd之分壓電壓Vxb及第1檢測電壓Vx之特性之一例的波形圖。

圖4係表示圖1所示之半導體積體電路100之第2電壓檢測電路DC2之電路構成之一例之電路圖。

圖5係表示圖4所示之第2電壓檢測電路DC2之帶隙基準電路BG之電路構成之一例之電路圖。

圖6係表示圖4所示之具有帶隙基準電路BG之第2電壓檢測電路DC2中之相對於電源電壓Vdd之基準電壓VBGR及第2檢測電壓Vb之特性之一例的波形圖。

圖7係表示圖1所示之半導體積體電路100之第2電壓檢測電路DC2之電路構成之另一例的電路圖。

以下，基於圖式對各實施例進行說明。

[第1實施形態]

圖1係表示具備第1實施形態之電源電壓檢測電路X之半導體積體電路100之電路構成之一例之電路圖。又，圖2係表示圖1所示之半導體積體電路100之第1電壓檢測電路DC1之電路構成之一例之電路圖。又，圖3係表示圖2所示之第1電壓檢測電路DC1中之相對於電源電壓Vdd之分壓電壓Vxb及第1檢測電壓Vx之特性之一例之波形圖。又，圖4係表示圖1所示之半導體積體電路100之第2電壓檢測電路DC2之電路構成之一例之電路圖。又，圖5係表示圖4所示之第2電壓檢測電路DC2之帶隙基準電路BG之電路構成之一例之電路圖。

如圖1所示，半導體積體電路100具備電源電壓檢測電路X、及負載電路Y。再者，直流電源B設置於半導體積體電路100之外部。

電源電壓檢測電路X決定是否將直流電源B供給至第1電源節點NV1之電壓(電源電壓Vdd)供給至負載電路Y。

又，負載電路Y被自電源電壓檢測電路X供給電源電壓Vdd而進行動作。該負載電路Y例如具備ROM(Read Only Memory，唯讀記憶體)電路Y1、及控制該ROM電路之讀出動作之控制電路Y2。再者，該負載電路Y亦可為ROM電路以外之儲存電路或邏輯電路等電路構成。

此處，例如，如圖1所示，電源電壓檢測電路X具備開關電路SW、第1電壓檢測電路DC1、及第2電壓檢測電路DC2。

開關電路SW之輸入部連接於第1電源節點NV1，輸出部連接於第2電源節點NV2。即，開關電路SW具有連接於直流電源B之輸入部、及連接於負載電路Y之輸出部。該開關電路SW例如為 MOS(Metal-Oxide-Semiconductor，金屬-氧化物-半導體)電晶體(pMOS電晶體)，上述MOS電晶體之一端(源極)連接於第1電源節點NV1，另一端(汲極)連接於第2電源節點NV2，閘極電壓係由第1電壓檢測電路DC1輸出之控制信號S1控制。

該開關電路SW藉由接通而導通第1電源節點NV1與第2電源節點NV2。另一方面，開關電路SW藉由斷開而切斷第1電源節點NV1與第2電源節點NV2。

又，第1電壓檢測電路DC1檢測第1電源節點NV1之電源電壓Vdd。該第1電壓檢測電路DC1基於所檢測出之電源電壓Vdd輸出控制信號S1，而控制開關電路SW。

例如，第1電壓檢測電路DC1於電源電壓Vdd未達第1閾值Vdet1之情形時，輸出使開關電路SW斷開之信號作為控制信號S1而使開關電路SW斷開。

另一方面，第1電壓檢測電路DC1於電源電壓Vdd為第1閾值Vdet1以上之情形時，使用控制信號S1將開關電路SW接通。

例如，如圖2所示，該第1電壓檢測電路DC1具備第1檢測電阻Rx、第1檢測二極體Dx、第1分壓電路Bx、及比較電路CONx。

第1檢測電阻Rx之一端連接於第1電源節點NV1，另一端連接於第1檢測節點Nx。再者，該第1檢測電阻Rx例如為多晶矽電阻。

第1檢測二極體Dx之陽極連接於第1檢測節點Nx，陰極接地。再者，該第1檢測二極體Dx例如為PN接合二極體、或肖特基障壁二極體(Schottky Barrier Diode)。

又，第1分壓電路Bx將使用電阻Rx1及電阻Rx2而將電源電壓Vdd分壓所得之分壓電壓Vxb自分壓節點Nxb輸出。

又，比較電路CONx將分壓電壓Vxb與第1檢測節點Nx之第1檢測電壓Vx進行比較，並基於其比較結果而輸出控制開關電路SW之控制信號S1。此處，如圖3所示，設定為於電源電壓Vdd未達第1閾值Vdet1之情形時，分壓電壓Vxb變得低於分壓電壓Vx，於電源電壓Vdd為第1閾值Vdet1以上之情形時，分壓電壓Vxb變為分壓電壓Vx以上。

該比較電路CONx於分壓電壓Vxb未達第1檢測電壓Vx(電源電壓Vdd未達第1閾值Vdet1)之情形時，輸出使開關電路SW斷開之控制信號S1。

另一方面，比較電路CONx於分壓電壓Vxb為第1檢測電壓Vx以上(電源電壓Vdd為第1閾值Vdet1以上)之情形時，輸出使開關電路SW接通之控制信號S1。

又，圖1所示之第2電壓檢測電路DC2藉由開關電路SW接通，而經由開關電路SW被供給電壓VC(電源電壓Vdd)而進行動作。

該第2電壓檢測電路DC2檢測第2電源節點NV2(開關電路SW之輸出部)之電壓VC。而且，第2電壓檢測電路DC2基於所檢測出之電壓VC及第2閾值Vdet2而輸出控制信號S2，而控制負載電路Y之啟動(動作)。

例如，第2電壓檢測電路DC2於第2電源節點NV2之電壓VC未達第2閾值Vdet2(其中，Vdet2>Vdet1)之情形時，以禁止啟動負載電路Y之方式輸出控制信號S2。

另一方面，第2電壓檢測電路DC2於第2電源節點NV2之電壓VC為第2閾值Vdet2以上之情形時，輸出控制信號S2，而使負載電路Y啟動(允許負載電路Y之啟動)。

例如，如圖4所示，該第2電壓檢測電路DC2具備第2檢測二極體Dy、第2檢測電阻Ry、帶隙基準電路(基準電壓電路)BG、及第1比較電路CON1。

帶隙基準電路BG被供給第2電源節點NV2之電壓VC而啟動，且對基準節點NBG輸出基準電壓VBGR。

再者，該第2電源節點NV2之電壓VC以當開關電路SW接通時 (即，電源電壓Vdd為第1閾值Vdet1以上時)變為與電源電壓Vdd大致相等之方式決定開關電路SW之接通電阻。

第2檢測二極體Dy之陽極連接於第2電源節點NV2，陰極連接於第2檢測節點Ny。該第2檢測二極體Dy例如為PN接合二極體、或者肖特基勢壘二極體。

第2檢測電阻Ry之一端連接於第2檢測節點Ny，另一端接地。該第2檢測電阻Ry例如為多晶矽電阻。

又，第1比較電路CON1對基準電壓VBGR與第2檢測節點Ny之第2檢測電壓Vb進行比較，並基於其比較結果輸出控制負載電路Y之啟動之控制信號S2。

例如，第1比較電路CON1於第2檢測電壓Vb未達基準電壓VBGR之情形時，以禁止負載電路Y之啟動之方式輸出控制信號S2。

另一方面，第1比較電路CON1於第2檢測電壓Vb為基準電壓VBGR以上之情形時，輸出控制信號S2，而使負載電路Y啟動(允許負載電路Y之啟動)。

此處，例如，如圖5所示，上述帶隙基準電路BG具備驅動MOS電晶體Td、第1二極體Dd1、第2二極體Dd2、第1電阻Rd1、第2電阻Rd2、第3電阻Rd3、及第2比較電路CON2。

驅動MOS電晶體Td之一端(源極)連接於第2電源節點NV2，另一端(汲極)連接於基準節點NBG。該驅動MOS電晶體Td於此為pMOS電晶體。

第1電阻Rd1之一端連接於基準節點NBG，另一端連接於第1節點Nd1。

第1二極體Dd1之陽極連接於第1節點Nd1，陰極接地。

第2電阻Rd2之一端連接於基準節點NBG，另一端連接於第2節點Nd2。

再者，第1電阻Rd1之電阻值例如設定為與第2電阻Rd2之電阻值相等。

第2二極體Dd2之陽極連接於第2節點Nd2。

第3電阻Rd3之一端連接於第2二極體Dd2之陰極，另一端接地。

又，第2比較電路CON2以第1節點Nd1之第1分壓電壓與第2分壓節點Nd2之第2分壓電壓變得相等之方式控制驅動MOS電晶體Td之閘極電壓。

例如，如圖5所示，該第2比較電路CON2具備第1pMOS電晶體TP1、第2pMOS電晶體TP2、第3pMOS電晶體TP3、第1nMOS電晶體TN1、第2nMOS電晶體TN2、第1電流源I1、及第2電流源I2。

第1pMOS電晶體TP1之一端(源極)連接於第2電源節點NV2，且經二極體連接。

第1nMOS電晶體TN1之一端(汲極)連接於第1pMOS電晶體TP1之另一端(汲極)，閘極連接於第1節點Nd1。

第1電流源I1連接於第1nMOS電晶體TN1之另一端(源極)與接地之間。該第1電流源I1輸出特定之電流。

第2pMOS電晶體TP2之一端(源極)連接於第2電源節點NV2，閘極連接於第1pMOS電晶體TP1之閘極。

第2nMOS電晶體TN2之一端(汲極)連接於第2pMOS電晶體TP2之另一端(汲極)，另一端(源極)連接於第1nMOS電晶體TN1之另一端(源極)，閘極連接於第2節點Nd2。

第3pMOS電晶體TP3之一端(源極)連接於第2電源節點NV2，另一端(汲極)連接於驅動MOS電晶體Td之閘極。

第2電流源I2連接於第3pMOS電晶體TP3之另一端與接地之間。該第2電流源I2輸出特定之電流。

又，啟動電路B1以於電源電壓Vdd未達第2閾值Vdet2期間使驅動 MOS電晶體Td接通之方式，控制驅動MOS電晶體Td之閘極電壓。

例如，如圖5所示，該啟動電路B1具備第4電阻Rd4、第5電阻Rd5、第3nMOS電晶體TN3、第4nMOS電晶體TN4、及第5nMOS電晶體TN5。

第4電阻Rd4之一端連接於第2電源節點NV2，另一端連接於第3節點Nd3。

第5電阻Rd5之一端連接於第3節點Nd3。

第3nMOS電晶體TN3之一端(汲極)連接於第5電阻Rd5之另一端，另一端(源極)接地，閘極連接於第3節點Nd3。

第4nMOS電晶體TN4之一端(汲極)連接於第5電阻Rd5之另一端，另一端(源極)接地，且經二極體連接。

第5nMOS電晶體TN5之一端(汲極)連接於驅動MOS電晶體Td之閘極，另一端(源極)接地，閘極連接於第4nMOS電晶體TN4之閘極。

再者，第1至第2二極體Dd1、Dd2例如為PN接合二極體。

又，第1至第5電阻Rd1~Rd5例如為多晶矽電阻。

此處，對圖5所示之帶隙基準電路BG之動作之一例進行說明。

以下，將第3至第5nMOS電晶體TN3~TN5之閾值電壓設為Vthn，將驅動MOS電晶體(pMOS電晶體)Td之閾值電壓設為Vthp，將第3至第5nMOS電晶體TN3~TN5之接通電阻分別設為Ron3、Ron4、Ron5。

例如，於帶隙基準電路BG中，驅動MOS電晶體Td一旦接通，電流Ix、Iy便會流入至第1、第2電阻Rd1、Rd2。由此，決定第2比較電路CON2之動作點，形成反饋迴路，而繼續第2比較電路CON2之動作。再者，為了繼續該第2比較電路CON2之動作，必須至少使電壓VC為第1、第2二極體Dd1、Dd2之接通電壓以上。

其次，對於電源電壓Vdd上升至第1閾值Vdet1以上之情形時，啟動電路B1使驅動MOS電晶體Td接通之動作進行說明。

電源電壓Vdd自0V上升至第1閾值Vdet1以上，開關電路SW接通，由此，第2電源節點NV2之電壓VC上升。

而且，當電壓VC未達閾值電壓Vthn時，第3至第5nMOS電晶體TN3~TN5全部斷開。

因此，第3nMOS電晶體TN3之閘極電壓Vg2、第4、第5nMOS電晶體TN4、TN5之閘極電壓Vg1變得與電壓VC相等。而且，因為第5nMOS電晶體TN5之汲極處於高阻抗狀態，所以驅動MOS電晶體Td之閘極電壓Vgd處於接近不定之狀態。

其後，當第2電源節點NV2之電壓VC超過閾值電壓Vthn時，閘極電壓Vg1、Vg2亦與電壓VC同樣地超過閾值電壓Vthn。由此，第3至第5nMOS電晶體TN3~TN5全部接通。

此時，藉由第5nMOS電晶體TN5接通，驅動MOS電晶體Td之閘極電壓Vgd開始降低。

而且，當自電壓VC減去閘極電壓Vgd所得之值超過驅動MOS電晶體Td之閾值電壓Vthp之絕對值時，驅動MOS電晶體Td接通。

而且，當驅動MOS電晶體Td接通時，如上所述，第2比較電路CON2啟動。

另一方面，藉由第3、第4nMOS電晶體TN3、TN4接通，電流流入至第4、第5電阻Rd4、Rd5。由此，如式(1)、(2)所示，產生由第4、第5電阻Rd4、Rd5導致之電壓降。再者，式(1)、(2)中，Ron3//Ron4表示並聯連接之第3、第4nMOS電晶體TN3、TN4之接通電阻之合成電阻。

Vg1=VC×(Ron3//Ron4)/(Rd4+Rd5+Ron3//Ron4)...(1)

Vg2=VC×(Rd5+Ron3//Ron4)/(Rd4+Rd5+Ron3//Ron4)...(2)

此處，以成為Rd4>>Ron3//Ron4、Rd5>>Ron3//Ron4之方式進行設定。由此，於第3、第4nMOS電晶體TN3、TN4接通之情形時，可近似於Vg1≒0V(接地電壓)、Vg2≒VC×Rd5/(Rd4+Rd5)。

而且，因為Vg1≒0V<Vthn，所以，第4、第5nMOS電晶體TN4、 TN5斷開。而且，藉由第5nMOS電晶體TN5斷開，驅動MOS電晶體Td維持接通狀態，所以，第2比較電路CON2不會受到啟動電路B1之影響而繼續動作。

此時，藉由以變為Vg2>Vthn之方式設定第4電阻Rd4及第5電阻Rd5之比率，第3nMOS電晶體TN3維持接通狀態。由此，閘極電壓Vg1、Vg2之電位繼續一定狀態，第4、第5nMOS電晶體TN、TN5維持斷開狀態。

根據以上情形，於電源電壓Vdd上升至第1閾值Vdet1以上之情形時，啟動電路B1可使驅動MOS電晶體Td更確實地接通，使帶隙基準電路BG啟動，而輸出一定之基準電壓VREF。

而且，該帶隙基準電路BG中，接合面積不同之兩個PN接合二極體(第1、第2二極體Dd1、Dd2)之順向電壓之差量之溫度特性與順向電壓之溫度特性相互抵消。由此，輸出相對於溫度一定之基準電壓VBGR。又，該基準電壓VBGR相對於電源電壓Vdd，只要電源電壓Vdd為某電壓以上，則基準電壓VBGR亦變為一定。再者，此處之「某電壓」會根據電路元件常數之選擇方式而產生若干變化。

其次，對具有如上構成之電源電壓檢測電路X之動作之例子進行說明。

如上上述，當第1電壓檢測電路DC1之電源電壓Vdd自0V上升變為第1閾值Vdet1時，使開關電路SW接通。

由此，電源電壓Vdd傳遞至第2電壓檢測電路DC2之電源線(第2電源節點NV2)，第2電壓檢測電路DC2開始動作。

其後，當第2電壓檢測電路DC2之電壓VC(電源電壓Vdd)變為第2閾值Vdet2時，允許負載電路Y之啟動。

由此，負載電路Y以被供給第2閾值Vdet2以上之電壓VC之狀態啟動，而可實現正常之動作。

此處，圖6係表示具有圖5所示之帶隙基準電路BG之第2電壓檢測電路DC2中之相對於電源電壓Vdd之基準電壓VBGR及第2檢測電壓Vb之特性之一例之波形圖。再者，該圖6表示將電源電壓Vdd直接供給至第2電壓檢測電路DC2之電源節點NV2之情形時之電路模擬結果。

如圖6所示，當電源電壓Vdd上升時，基準電壓VBGR與第2檢測電壓Vb僅於1點(第2閾值Vdet2)交叉。藉由比較基準電壓VBGR與第2檢測電壓Vb，可檢測電源電壓Vdd變得與第2閾值Vdet2相等之時點。

而且，因為基準電壓VBGR不取決於電源電壓Vdd及溫度，所以第2閾值Vdet2之偏差僅由第2檢測電壓Vb之精度決定。

因此，第2閾值Vdet2之偏差由PN接合二極體(第2檢測二極體Dy)之接通電壓之溫度偏差及電阻Ry之溫度偏差決定。因為PN接合二極體之溫度係數為負，所以若選擇電阻之溫度係數變為負之材料，Dy之溫度偏差與電阻Ry之溫度偏差便會相互抵消，因此，結果，Ny之溫度偏差變小，第2電壓檢測電路DC2可實現高精度之電壓檢測。

另一方面，帶隙基準電路BG中，於電源電壓Vdd為0V(接地電壓)至PN接合二極體之接通電壓期間，基準電壓VBGR為0V。

因此，本實施形態中，如上上述，當電源電壓Vdd為0V至第1閾值Vdet1時，利用第1電壓檢測電路DC1監控電源電壓Vdd。而且，當電源電壓Vdd為第1閾值Vdet1以上且未達第2閾值Vdet2時，利用第2電壓檢測電路DC2監控電源電壓Vdd(電壓VC)。

再者，第2電壓檢測電路DC2僅於開關電路SW接通時，被供給電源電壓Vdd而動作。因此，於電源電壓Vdd未達第1閾值Vdet1之情形時，第2電壓檢測電路DC2停止，而不消耗電力。

如上上述，當電源電壓Vdd變為PN接合之接通電壓或閾值電壓Vthn之某一較高電壓以上時，帶隙基準電路BG啟動。因此，於電源電壓Vdd未達第2閾值Vdet2且為帶隙基準電路BG啟動之電壓以上之情形時，可使基準電壓VBGR與第2檢測電壓Vb之差異大(圖6)，對電源電壓Vdd之噪聲之耐性優異。

即，根據第1實施形態之電源電壓檢測電路，即便包含具有溫度特性之元件，亦可減少溫度之影響。

[第2實施形態]

圖7係表示圖1所示之半導體積體電路100之第2電壓檢測電路DC2之電路構成之另一例之電路圖。再者，圖7中，與圖4之符號相同之符號表示與第1實施形態相同之構成。

如圖7所示，第2電壓檢測電路DC2具備第2檢測二極體Dy、第2檢測電阻Ry、帶隙基準電路(基準電壓電路)BG、第1比較電路CON1、及分壓電路BC。

即，本第2實施形態中，第2電壓檢測電路DC2與圖3所示之構成相比，還具備分壓電路BC。

此處，分壓電路BC輸出對基準電壓VBGR進行分壓所得之分壓基準電壓VBGA。例如，如圖7所示，該分壓電路BC具備一端連接於基準節點NBG另一端連接於節點Nd之電阻Ra、及一端連接於節點Nd另一端接地之電阻Rb。

該分壓電路BC輸出使用電阻Ra、Rb對基準電壓VBGR進行分壓所得之分壓基準電壓VBGA。

而且，本第2實施形態中，第1比較電路CON1對該分壓基準電壓VBGA與第2檢測節點Ny之第2檢測電壓Vb進行比較，並基於其比較結果輸出控制上述負載電路Y之啟動之控制信號S2。

例如，第1比較電路CON1於第2檢測電壓Vb未達分壓基準電壓VBGA之情形時，停止控制信號S2之輸出而禁止負載電路Y之啟動。

另一方面，第1比較電路CON1於第2檢測電壓Vb為分壓基準電壓VBGA以上之情形時，輸出控制信號S2而允許負載電路Y之啟動。

此處，基準電壓VBGR及第2檢測電壓Vb係根據半導體之性質決定其電壓值。另一方面，分壓基準電壓VBGA只要未達基準電壓VBGR便可選擇任意值。

因此，本第2實施形態之第2電壓檢測電路DC2中，藉由使用分壓基準電壓VBGA，可以更擴大第2閾值Vdet2之設定範圍。

該第2實施形態之電源電壓檢測電路之其他構成與第1實施形態同樣。而且，該第2實施形態之電源電壓檢測電路之動作亦與第1實施形態同樣。

即，根據該第2實施形態之電源電壓檢測電路，與第1實施形態同樣，即便包含具有溫度特性之元件，亦可降低溫度之影響。

再者，本發明並不限定於上述實施形態，於實施階段可以於不脫離本發明之主旨之範圍內改變構成要素而具體化。又，可藉由適當組合上述實施形態中公開之複數個構成要素而形成各種發明。例如，亦可自實施形態所示之所有構成要素中刪除若干構成要素。而且，亦可適當組合涵蓋不同之實施形態之構成要素。