JP2019040351A - 半導体装置、電源システム、半導体装置の制御方法 - Google Patents

半導体装置、電源システム、半導体装置の制御方法 Download PDF

Info

Publication number
JP2019040351A
JP2019040351A JP2017161318A JP2017161318A JP2019040351A JP 2019040351 A JP2019040351 A JP 2019040351A JP 2017161318 A JP2017161318 A JP 2017161318A JP 2017161318 A JP2017161318 A JP 2017161318A JP 2019040351 A JP2019040351 A JP 2019040351A
Authority
JP
Japan
Prior art keywords
power supply
voltage
control circuit
circuit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017161318A
Other languages
English (en)
Inventor
正隆 本橋
Masataka Motohashi
正隆 本橋
洋介 渡邉
Yosuke Watanabe
洋介 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017161318A priority Critical patent/JP2019040351A/ja
Priority to US16/029,348 priority patent/US10627884B2/en
Priority to EP18183463.1A priority patent/EP3460972A1/en
Priority to KR1020180097386A priority patent/KR20190022356A/ko
Priority to CN201810958778.1A priority patent/CN109428392A/zh
Publication of JP2019040351A publication Critical patent/JP2019040351A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/32Means for protecting converters other than automatic disconnection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/36Means for starting or stopping converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0006Arrangements for supplying an adequate voltage to the control circuit of converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/32Means for protecting converters other than automatic disconnection
    • H02M1/325Means for protecting converters other than automatic disconnection with means for allowing continuous operation despite a fault, i.e. fault tolerant converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Power Sources (AREA)
  • Dc-Dc Converters (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】制御回路の電源に異常が発生しても、システムを安全に停止させること。【解決手段】制御回路91と、制御回路91に電源電圧として供給される第1の電圧を出力する第1の電源92と、第1の電圧が異常であるか否かを判断する第1の電圧監視回路93と、第1の電源92及び制御回路91に接続され、第1の電圧が異常と判断されると、第1の電圧の制御回路91への供給を遮断する第1のスイッチ94と、制御回路91以外の電源被供給回路96に電源電圧として供給される第2の電圧を出力する第2の電源95及び制御回路91に接続され、第1の電圧の制御回路91への供給が遮断された状態では、第2の電圧を制御回路91に供給する電源切替回路97と、を備える。【選択図】図18

Description

本発明は、半導体装置に関し、例えば、冗長化された電源を用いる半導体装置に関する。
システムLSI(Large Scale Integrated circuit)等の半導体装置は、電源の出力電圧に低下等の異常が発生した場合には、制御回路の制御の下で、半導体装置を含むシステム全体を安全に停止させるための停止シーケンスを実行する。
しかし、制御回路に電源電圧を供給する正規の電源の出力電圧が異常になり、正規の電源から制御回路に電源電圧を供給できないと、制御回路が停止シーケンスを実行できなくなり、例えば、半導体装置の内部のアナログ回路が破壊されるおそれがある。また、正規の電源から制御回路に電源電圧を供給できないと、制御回路から半導体装置の内部又は外部に意図しない信号を発信してしまい、例えば、システムが誤動作するおそれもある。
そのため、制御回路に安定して電源電圧を供給するための技術が提案されている。例えば、特許文献1によれば、現用電源の他に、少なくとも1個の予備電源を設け、現用電源の出力電圧を監視する。現用電源の出力電圧が閾値以下に低下すると、停止状態の予備電源の起動操作をし、予備電源の起動完了を条件にして、予備電源を新たな現用電源とする電源切り替え操作を行う。
特開2009−055686号公報
しかし、特許文献1に開示された技術は、現用電源の他に、予備電源を設ける必要があるため、面積インパクトが大きいという問題があった。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、第1の電源から出力され、制御回路に電源電圧として供給される第1の電圧が異常と判断されると、第1の電圧の前記制御回路への供給を遮断する。そして、第1の電圧の制御回路への供給が遮断された状態では、第2の電源から出力され、制御回路以外の電源被供給回路に電源電圧として供給される第2の電圧を、制御回路に供給する。
前記一実施の形態によれば、上述した課題の解決に貢献することができる。
実施の形態1に係る電源システム100の構成例を示す回路図である。 実施の形態1に係るシステムLSI1Aにおいて、電源8の出力電圧V1が低下した場合の動作例を示すタイミングチャートである。 実施の形態1に係るシステムLSI1Aにおいて、電源8の出力電圧V1が低下した場合の動作例を示すタイミングチャートである。 実施の形態1に係るシステムLSI1Aにおいて、電源8の出力電圧V1が上昇した場合の動作例を示すタイミングチャートである。 実施の形態1に係るシステムLSI1Aにおいて、電源10の出力電圧V2が上昇した場合の動作例を示すタイミングチャートである。 実施の形態1に係るシステムLSI1Aにおいて、電源10の出力電圧V2が低下した場合の動作例を示すタイミングチャートである。 実施の形態1に係るシステムLSI1Aの全体的な動作フロー例を示すフローチャートである。 実施の形態2に係る電源システム200の構成例を示す回路図である。 実施の形態2に係るシステムLSI2Aにおいて、電源8の出力電圧V1が低下した場合の動作例を示すタイミングチャートである。 実施の形態2に係るシステムLSI2Aにおいて、電源8の出力電圧V1が上昇した場合の動作例を示すタイミングチャートである。 実施の形態2に係るシステムLSI2Aにおいて、電源10の出力電圧V2が上昇した場合の動作例を示すタイミングチャートである。 実施の形態2に係るシステムLSI2Aにおいて、電源10の出力電圧V2が低下した場合の動作例を示すタイミングチャートである。 実施の形態3に係る電源システム300の構成例を示す回路図である。 実施の形態3に係るシステムLSI3Aにおいて、電源8の出力電圧V1が低下した場合の動作例を示すタイミングチャートである。 実施の形態3に係るシステムLSI3Aにおいて、電源8の出力電圧V1が上昇した場合の動作例を示すタイミングチャートである。 実施の形態3に係るシステムLSI3Aにおいて、電源16の出力電圧V3が上昇した場合の動作例を示すタイミングチャートである。 実施の形態3に係るシステムLSI3Aにおいて、電源16の出力電圧V3が低下した場合の動作例を示すタイミングチャートである。 実施の形態1〜3を概念的に示した電源システム400の構成例を示す回路図である。
以下、実施の形態について説明する。なお、以下の記載及び図面は、説明の明確化のため、適宜、省略及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
(1)実施の形態1
<実施の形態1の構成>
まず、図1を参照して、本実施の形態1に係る電源システム100の構成について説明する。図1は、本実施の形態1に係る電源システム100の構成例を示す回路図である。
図1に示されるように、本実施の形態1に係る電源システム100は、システムLSI1A及びMCU(Micro Controller Unit)7等を備えている。システムLSI1Aが本実施の形態1に係る半導体装置に相当する。また、システムLSI1Aは、制御回路2、アナログ回路(電源被供給回路)3、電源(第1の電源)8、電圧監視回路(第1の電圧監視回路)13、SW(第1のスイッチ)9、電源(第2の電源)10、電圧監視回路(第2の電圧監視回路)14、SW(第2のスイッチ)11、及びダイオード12を備えている。
制御回路2は、アナログ回路3の動作を制御すると共に、MCU7と通信し、システムLSI1Aの内部及び外部の異常をMCU7に伝達する。
電源8は、制御回路2に電源電圧Vlogicとして供給される電圧V1を出力する、制御回路2用の正規の電源である。電源8は、SW9を介して制御回路2に接続されている。そのため、電源8の出力電圧V1は、SW9を介して、制御回路2に供給される。
電圧監視回路13は、電源8の出力電圧V1を監視し、その監視結果を示す検知信号Vmon1をSW9及び制御回路2に出力する。電圧監視回路13は、電源8の出力電圧V1の異常(低下又は上昇)を検知すると、検知信号Vmon1をLからHに切り替える。
SW9は、電圧監視回路13から出力された検知信号Vmon1がLからHに切り替わると、オフし、電源8の出力電圧V1の制御回路2への供給を遮断する。
アナログ回路3は、電圧、電流、温度等を監視する監視回路4、電源10から供給される電源電圧を各種電圧に変換するDCDCコンバータ(DCDC converter)5、及び、各種アクチュエータを駆動するドライバ(Driver)6等を備えている。
電源10は、アナログ回路3に電源電圧として供給される電圧V2を出力する、アナログ回路3用の電源である。電源10は、アナログ回路3に直接接続されている。そのため、電源10の出力電圧V2は、アナログ回路3に直接供給される。
また、電源10は、SW11及びダイオード12を介して制御回路2にも接続されている。詳細には、電源10にはSW11が接続され、制御回路2にはダイオード12のカソードが接続され、ダイオード12のアノードとSW11とが接続されている。そのため、電源10の出力電圧V2は、SW11及びダイオード12を介して、制御回路2にも供給可能である。そのため、電源10は、制御回路2用の冗長電源の役割も持つ。
電圧監視回路14は、電源10の出力電圧V2を監視し、その監視結果を示す検知信号Vmon2をSW11及び制御回路2に出力する。電圧監視回路14は、電源10の出力電圧V2の異常(低下又は上昇)を検知すると、検知信号Vmon2をLからHに切り替える。
SW11は、電圧監視回路14から出力された検知信号Vmon2がLからHに切り替わると、オフし、電源10の出力電圧V2の制御回路2への供給を遮断する。
ダイオード12は、順電圧がVfであるダイオードである。
SW11及びダイオード12は、電源切替回路を構成している。この電源切替回路は、SW9により電源8の出力電圧V1の制御回路2への供給が遮断された状態では、電源10の出力電圧V2を制御回路2に供給する。この電源切替回路を介して制御回路2に電源電圧Vlogicとして供給される電圧は、電源10の出力電圧V2よりもダイオード12の順電圧Vfだけ低いV2−Vfになる。
なお、電源切替回路が電源10の出力電圧V2の制御回路2への供給を開始するタイミングは、SW9により電源8の出力電圧V1の制御回路2への供給が遮断されたタイミングと必ずしも一致する必要はなく、その前のタイミングでも良い。すなわち、電源切替回路は、SW9により電源8の出力電圧V1の制御回路2への供給が遮断された以降の状態では、電源10の出力電圧V2を制御回路2に供給しているものであれば良い。
このように、制御回路2には、電源8の出力電圧V1が正常であれば、出力電圧V1が電源電圧Vlogicとして供給され、電源8の出力電圧V1に異常が発生すると、電源10の出力電圧V2が電源電圧Vlogicとして供給される。そのため、電源8の出力電圧V1に異常が発生しても、制御回路2は、正常な動作を維持できる。
なお、電源10の出力電圧V2は、電源8の出力電圧V1と同程度の電圧であり、制御回路2に実際に供給されるV2−Vfの電圧値が、制御回路2が正常動作可能となる電圧値以上となれば良い。
<実施の形態1の動作>
以下、本実施の形態1に係るシステムLSI1Aの動作として、電源8の出力電圧V1及び電源10の出力電圧V2に異常が発生した場合の動作について説明する。なお、以下では、電源8の出力電圧V1及び電源10の出力電圧V2は、正常時の電圧が共に3.3Vであるものとして説明する。
<電源8の出力電圧V1が低下した場合の動作>
まず、電源8の出力電圧V1が低下した場合の動作例について説明する。なお、電源8の出力電圧V1が低下した場合の動作は、出力電圧V1の下限の閾値Vth1とV2−Vfとの大小関係に応じて異なるため、以下では、それぞれの場合について説明する。
<電源8の出力電圧V1が低下した場合の動作(Vth1≦V2−Vf)>
まず、図2を参照して、Vth1≦V2−Vfに設定されている状態で、電源8の出力電圧V1が低下した場合の動作例について説明する。図2は、本実施の形態1に係るシステムLSI1Aにおいて、Vth1≦V2−Vfに設定されている状態で、電源8の出力電圧V1が低下した場合の動作例を示すタイミングチャートである。ここでは、電源8の出力電圧V1が3.3Vから0Vに徐々に低下するものとする。
図2に示されるように、初期状態では、電源8の出力電圧V1及び電源10の出力電圧V2は共に、3.3Vで正常である。そのため、電源8の3.3Vの出力電圧V1が、電源電圧Vlogicとして制御回路2に供給されている。また、システムLSI1A内のアナログ回路3は、アクティブ状態(Active)になっている。
時刻t11において、電源8の出力電圧V1が3.3Vから低下すると、制御回路2に供給される電源電圧Vlogicも低下する。
時刻t12において、電源8の出力電圧V1が、電源10の出力電圧V2よりもダイオード12の順電圧Vfだけ低いV2−Vf以下になると、電源10の出力電圧V2も制御回路2に供給される。そのため、時刻t12〜時刻t13の間は、電源8の出力電圧V1及び電源10の出力電圧V2の両方が、電源電圧Vlogicとして制御回路2に供給される。
時刻t13において、電源8の出力電圧V1が、V1の下限の閾値Vth1以下になると、電圧監視回路13は、V1の電圧低下を検知して検知信号Vmon1をLからHに切り替える。これを受けて、SW9がオフし、電源8の出力電圧V1の制御回路2への供給が遮断される。これにより、時刻t13以降は、電源10の出力電圧V2のみが制御回路2に供給されることになる。
時刻t13以降、制御回路2に供給される電源電圧Vlogicは、徐々に上昇し、制御回路2の入力段に接続されている不図示の容量成分に起因する遅延時間後の時刻t14において、V2−Vfとなる。これにより、制御回路2は正常な動作を維持できる。
また、時刻t13において、電圧監視回路13が検知信号Vmon1をLからHに切り替えると、これを受けて、制御回路2は、システムLSI1A内のアナログ回路3を安全に停止させる停止シーケンスに入る。時刻t15において、停止シーケンスが終了すると、アナログ回路3は、インアクティブ状態(inactive)になる。
また、時刻t13において、制御回路2は、システムLSI1Aの外部にあるMCU7にエラーフラグ(エラー信号)を出力する。これにより、MCU7も停止シーケンスに入るため、電源システム100全体を安全に停止させることができる。
<電源8の出力電圧V1が低下した場合の動作(Vth1>V2−Vf)>
続いて、図3を参照して、Vth1>V2−Vfに設定されている状態で、電源8の出力電圧V1が低下した場合の動作例について説明する。図3は、本実施の形態1に係るシステムLSI1Aにおいて、Vth1>V2−Vfに設定されている状態で、電源8の出力電圧V1が低下した場合の動作例を示すタイミングチャートである。ここでは、電源8の出力電圧V1が3.3Vから0Vに徐々に低下するものとする。
図3に示されるように、初期状態は図2と同様である。
時刻t21において、電源8の出力電圧V1が3.3Vから低下すると、制御回路2に供給される電源電圧Vlogicも低下する。
時刻t22において、電源8の出力電圧V1が、V1の下限の閾値Vth1以下になると、電圧監視回路13は、V1の電圧低下を検知して検知信号Vmon1をLからHに切り替える。これを受けて、SW9がオフし、電源8の出力電圧V1の制御回路2への供給が遮断される。これにより、時刻t22以降は、電源10の出力電圧V2が制御回路2に供給されることになる。
時刻t22以降、制御回路2に供給される電源電圧Vlogicは、徐々に低下し、制御回路2の入力段に接続されている不図示の容量成分に起因する遅延時間後の時刻t23において、V2−Vfとなる。これにより、制御回路2は正常な動作を維持できる。
また、時刻t22において、電圧監視回路13が検知信号Vmon1をLからHに切り替えると、これを受けて、制御回路2は、システムLSI1A内のアナログ回路3を安全に停止させる停止シーケンスに入る。時刻t24において、停止シーケンスが終了すると、アナログ回路3は、インアクティブ状態になる。
また、時刻t22において、制御回路2は、システムLSI1Aの外部にあるMCU7にエラーフラグ(エラー信号)を出力する。これにより、MCU7も停止シーケンスに入るため、電源システム100全体を安全に停止させることができる。
<電源8の出力電圧V1が上昇した場合の動作>
続いて、図4を参照して、電源8の出力電圧V1が上昇した場合の動作例について説明する。図4は、本実施の形態1に係るシステムLSI1Aにおいて、電源8の出力電圧V1が上昇した場合の動作例を示すタイミングチャートである。ここでは、電源8の出力電圧V1が3.3Vから10Vに徐々に上昇するものとする。また、電源8の出力電圧V1の上限の閾値Vth2は、制御回路2が破壊されない任意の電圧値とする。
図4に示されるように、初期状態は図2と同様である。
時刻t31において、電源8の出力電圧V1が3.3Vから上昇すると、制御回路2に供給される電源電圧Vlogicも上昇する。
時刻t32において、電源8の出力電圧V1が、V1の上限の閾値Vth2以上になると、電圧監視回路13は、V1の電圧上昇を検知して検知信号Vmon1をLからHに切り替える。これを受けて、SW9がオフし、電源8の出力電圧V1の制御回路2への供給が遮断される。これにより、時刻t32以降は、電源10の出力電圧V2が制御回路2に供給されることになる。
時刻t32以降、制御回路2に供給される電源電圧Vlogicは、徐々に低下し、制御回路2の入力段に接続されている不図示の容量成分に起因する遅延時間後の時刻t33において、V2−Vfとなる。これにより、制御回路2を過電圧破壊から保護しつつ、制御回路2の正常な動作を維持できる。
また、時刻t32において、電圧監視回路13が検知信号Vmon1をLからHに切り替えると、これを受けて、制御回路2は、システムLSI1A内のアナログ回路3を安全に停止させる停止シーケンスに入る。時刻t34において、停止シーケンスが終了すると、アナログ回路3は、インアクティブ状態になる。
また、時刻t32において、制御回路2は、システムLSI1Aの外部にあるMCU7にエラーフラグ(エラー信号)を出力する。これにより、MCU7も停止シーケンスに入るため、電源システム100全体を安全に停止させることができる。
<電源10の出力電圧V2が上昇した場合の動作>
続いて、図5を参照して、電源10の出力電圧V2が上昇した場合の動作例について説明する。図5は、本実施の形態1に係るシステムLSI1Aにおいて、電源10の出力電圧V2が上昇した場合の動作例を示すタイミングチャートである。ここでは、電源10の出力電圧V2が3.3Vから10Vに徐々に上昇するものとする。電圧V2の上限の閾値Vth3は、電圧監視回路14の設定値で決まり、アナログ回路3及び制御回路2が破壊されない任意の電圧値とする。また、電圧V2の上限の閾値Vth3は、電源8の出力電圧V1よりもダイオード12の順電圧Vfだけ高いV1+Vfよりも高い任意の電圧値とすれば、電源8の出力電圧V1が正常状態よりも下回った場合に電源10から制御回路2に電源が供給できる効果も得られる。しかし、本実施の形態1は、電圧V2の上限の閾値Vth3がV1+Vfよりも高いものに限定されるものではない。
図5に示されるように、初期状態は図2と同様である。
時刻t41において、電源10の出力電圧V2が3.3Vから上昇する。
時刻t42において、電源10の出力電圧V2が、電源8の出力電圧V1よりもダイオード12の順電圧Vfだけ高いV1+Vf以上になると、電源10の出力電圧V2も制御回路2に供給される。そのため、時刻t42〜時刻t43の間は、電源8の出力電圧V1及び電源10の出力電圧V2の両方が、電源電圧Vlogicとして制御回路2に供給され、電源電圧Vlogicが上昇する。
時刻t43において、電源10の出力電圧V2が、V2の上限の閾値Vth3以上になると、電圧監視回路14は、V2の電圧上昇を検知して検知信号Vmon2をLからHに切り替える。これを受けて、SW11がオフし、電源10の出力電圧V2の制御回路2への供給が遮断される。これにより、時刻t43以降は、電源8の出力電圧V1のみが制御回路2に供給されることになる。
時刻t43以降、制御回路2に供給される電源電圧Vlogicは、徐々に低下し、制御回路2の入力段に接続されている不図示の容量成分に起因する遅延時間後の時刻t44において、V1となる。これにより、制御回路2を過電圧破壊から保護しつつ、制御回路2の正常な動作を維持できる。
また、時刻t43において、電圧監視回路14が検知信号Vmon2をLからHに切り替えると、これを受けて、制御回路2は、システムLSI1A内のアナログ回路3を安全に停止させる停止シーケンスに入る。時刻t45において、停止シーケンスが終了すると、アナログ回路3は、インアクティブ状態になる。
また、時刻t43において、制御回路2は、システムLSI1Aの外部にあるMCU7にエラーフラグ(エラー信号)を出力する。これにより、MCU7も停止シーケンスに入るため、電源システム100全体を安全に停止させることができる。
<電源10の出力電圧V2が低下した場合の動作>
続いて、図6を参照して、電源10の出力電圧V2が低下した場合の動作例について説明する。図6は、本実施の形態1に係るシステムLSI1Aにおいて、電源10の出力電圧V2が低下した場合の動作例を示すタイミングチャートである。ここでは、電源10の出力電圧V2が3.3Vから0Vに徐々に低下するものとする。また、電源10の出力電圧V2の下限の閾値Vth4は、3.3Vよりも低い任意の電圧値とする。
図6に示されるように、初期状態は図2と同様である。
時刻t51において、電源10の出力電圧V2が3.3Vから低下する。
時刻t52において、電源10の出力電圧V2が、V2の下限の閾値Vth4以下になると、電圧監視回路14は、V2の電圧低下を検知して検知信号Vmon2をLからHに切り替える。これを受けて、SW11がオフし、電源10の出力電圧V2の制御回路2への供給が遮断される。
そのため、時刻t52以降も、電源10の出力電圧V2の電圧低下は制御回路2には伝搬されず、電源8の出力電圧V1が電源電圧Vlogicとして制御回路2に供給される状態が維持される。これにより、制御回路2の正常な動作を維持できる。
また、時刻t52において、電圧監視回路14が検知信号Vmon2をLからHに切り替えると、これを受けて、制御回路2は、システムLSI1A内のアナログ回路3を安全に停止させる停止シーケンスに入る。時刻t53において、停止シーケンスが終了すると、アナログ回路3は、インアクティブ状態になる。
また、時刻t52において、制御回路2は、システムLSI1Aの外部にあるMCU7にエラーフラグ(エラー信号)を出力する。これにより、MCU7も停止シーケンスに入るため、電源システム100全体を安全に停止させることができる。
<全体的な動作フロー>
続いて、図7を参照して、本実施の形態1に係るシステムLSI1Aの全体的な動作フロー例について説明する。図7は、本実施の形態1に係るシステムLSI1Aの全体的な動作フロー例を示すフローチャートである。
図7に示されるように、電源8の出力電圧V1が、V1の上限の閾値Vth2以上に上昇したとする(ステップS100のYES)。この場合、電源8の出力電圧V1の上昇を電圧監視回路13が検知し(ステップS101)、SW9を遮断する(ステップS102)。これにより、制御回路2に供給される電源電圧Vlogicは、電源8の出力電圧V1から、最終的には、電源10の出力電圧V2よりもダイオード12の順電圧Vfだけ低いV2−Vfに切り替わる(ステップS103)。その後、制御回路2は、停止シーケンスを実行する(ステップS104)。
また、電源8の出力電圧V1が、V1の下限の閾値Vth1以下に低下したとする(ステップS110のYES)。この場合、電源8の出力電圧V1の低下を電圧監視回路13が検知し(ステップS111)、SW9を遮断する(ステップS112)。これにより、制御回路2に供給される電源電圧Vlogicは、電源8の出力電圧V1から、最終的には、電源10の出力電圧V2よりもダイオード12の順電圧Vfだけ低いV2−Vfに切り替わる(ステップS113)。その後、制御回路2は、停止シーケンスを実行する(ステップS114)。
また、電源10の出力電圧V2が、V2の上限の閾値Vth3以上に上昇したとする(ステップS120のYES)。この場合、電源10の出力電圧V2の上昇を電圧監視回路14が検知し(ステップS121)、SW11を遮断する(ステップS122)。これにより、制御回路2に供給される電源電圧Vlogicは、電源8の出力電圧V1を維持する(ステップS123)。その後、制御回路2は、停止シーケンスを実行する(ステップS124)。
また、電源10の出力電圧V2が、V2の下限の閾値Vth4以下に低下したとする(ステップS130のYES)。この場合、電源10の出力電圧V2の低下を電圧監視回路14が検知し(ステップS131)、SW11を遮断する(ステップS132)。これにより、制御回路2に供給される電源電圧Vlogicは、電源8の出力電圧V1を維持する(ステップS133)。その後、制御回路2は、停止シーケンスを実行する(ステップS134)。
なお、電源8の出力電圧V1が上昇も低下もしていない場合(ステップS100,S110が共にNO)、かつ、電源10の出力電圧V2が上昇も低下もしていない(ステップS120,S130が共にNO)場合は、再度、ステップS100の処理に戻る。
<実施の形態1の効果>
本実施の形態1によれば、制御回路2以外のアナログ回路3に電源電圧を供給している電源10を、制御回路2用の冗長電源として使用する。そして、制御回路2用の正規の電源8の出力電圧V1に異常(低下又は上昇)が発生すると、SW9により、電源8の出力電圧V1の制御回路2への供給を遮断し、SW11及びダイオード12からなる電源切替回路により、電源10の出力電圧V2を制御回路2に供給する。
このように、制御回路2以外のアナログ回路3に電源電圧を供給している電源10を、制御回路2用の冗長電源として使用し、予備電源を設けていないため、制御回路2用の電源の冗長化による面積インパクトを抑えることができる。
また、制御回路2用の正規の電源8の出力電圧V1に異常が発生すると、電源8の出力電圧V1の制御回路2への供給を遮断し、電源10の出力電圧V2を制御回路2に供給するため、制御回路2は、正常な動作を維持できる。また、電源8の出力電圧V1の異常が電圧上昇であった場合は、制御回路2を過電圧破壊から保護することもできる。
従って、正規の電源8の出力電圧V1に異常が発生しても、制御回路2は、停止シーケンスを実行できるため、システムLSI1Aの内部のアナログ回路3を、破壊されることなく、安全に停止させることができる。また、制御回路2からシステムLSI1Aの内部又は外部に意図しない信号を発信することが抑制されるため、電源システム100が誤動作することを抑制できる。
また、本実施の形態1によれば、制御回路2用の冗長電源である電源10の出力電圧V2に異常(低下又は上昇)が発生すると、SW11により、電源10の出力電圧V2の制御回路2への供給を遮断する。
そのため、電源10の出力電圧V2の異常が電圧上昇であった場合でも、制御回路2を過電圧破壊から保護することができる。
(2)実施の形態2
上述の実施の形態1は、電源切替回路を、SW及びダイオードにより実現していた。
これに対して、本実施の形態2は、電源切替回路を、クランプ回路で実現するものである。
<実施の形態2の構成>
まず、図8を参照して、本実施の形態2に係る電源システム200の構成について説明する。図8は、本実施の形態2に係る電源システム200の構成例を示す回路図である。
図8に示されるように、本実施の形態2に係る電源システム200は、上述の実施の形態1に係る電源システム100と比較して、システムLSI1Aの代わりに、システムLSI2Aを設けた点が異なる。システムLSI2Aが本実施の形態2に係る半導体装置に相当する。また、システムLSI2Aは、上述のシステムLSI1Aと比較して、SW11及びダイオード12の代わりに、クランプ回路15を設けた点が異なる。
本実施の形態2においては、電源10は、クランプ回路15を介して、制御回路2に接続される。クランプ回路15は、電源10の出力電圧V2をクランプ電圧V2_clampにクランプする。クランプ回路15を介して制御回路2に電源電圧Vlogicとして供給される電圧は、電源8の出力電圧V1より低いクランプ電圧V2_clamp(例えば、V1=3.3Vの場合、V2_clampは2.5V)に制限されるものとする。
また、クランプ回路15は、電源10の出力電圧V2を、常時、クランプ電圧V2_clampに制限しているため、V2の監視結果を示す検知信号Vmon2を受け取る必要がない。そのため、電圧監視回路14は、制御回路2のみに検知信号Vmon2を出力する。
その他の構成は実施の形態1と同様であるため、説明を省略する。
<実施の形態2の動作>
以下、本実施の形態2に係るシステムLSI2Aの動作として、電源8の出力電圧V1及び電源10の出力電圧V2に異常が発生した場合の動作について説明する。なお、以下では、電源8の出力電圧V1及び電源10の出力電圧V2は、正常時の電圧が共に3.3Vであり、クランプ回路15によるクランプ電圧V2_clampは、2.5Vであるものとして説明する。
<電源8の出力電圧V1が低下した場合の動作>
まず、図9を参照して、電源8の出力電圧V1が低下した場合の動作例について説明する。図9は、本実施の形態2に係るシステムLSI2Aにおいて、電源8の出力電圧V1が低下した場合の動作例を示すタイミングチャートである。ここでは、電源8の出力電圧V1が3.3Vから0Vに徐々に低下するものとする。また、出力電圧V1の下限の閾値Vth1とクランプ電圧V2_clampとの大小関係がVth1≦V2_clampに設定されているものとする。
図9に示されるように、初期状態では、電源8の出力電圧V1及び電源10の出力電圧V2は共に、3.3Vで正常である。そのため、電源8の3.3Vの出力電圧V1が、電源電圧Vlogicとして制御回路2に供給されている。また、システムLSI1A内のアナログ回路3は、アクティブ状態になっている。
時刻t11において、電源8の出力電圧V1が3.3Vから低下すると、制御回路2に供給される電源電圧Vlogicも低下する。
時刻t12において、電源8の出力電圧V1が、クランプ電圧V2_clamp以下になると、電源10の出力電圧V2も制御回路2に供給される。そのため、時刻t12〜時刻t13の間は、電源8の出力電圧V1及び電源10の出力電圧V2の両方が、電源電圧Vlogicとして制御回路2に供給される。
以降の動作は、上述の実施の形態1の図2の動作と同様であるため、説明を省略する。
なお、以上の動作は、Vth1≦V2_clampに設定されている場合の動作である。一方、Vth1>V2_clampに設定されている場合の動作は、上述の実施の形態1の図3の動作に対して、V2−VfをV2_clampに置き換えた動作に相当するため、説明を省略する。
<電源8の出力電圧V1が上昇した場合の動作>
続いて、図10を参照して、電源8の出力電圧V1が上昇した場合の動作例について説明する。図10は、本実施の形態2に係るシステムLSI2Aにおいて、電源8の出力電圧V1が上昇した場合の動作例を示すタイミングチャートである。ここでは、電源8の出力電圧V1が3.3Vから10Vに徐々に上昇するものとする。また、電源8の出力電圧V1の上限の閾値Vth2は、制御回路2が破壊されない任意の電圧値とする。
図10に示されるように、初期状態は図9と同様である。
時刻t31において、電源8の出力電圧V1が3.3Vから上昇すると、制御回路2に供給される電源電圧Vlogicも上昇する。
時刻t32において、電源8の出力電圧V1が、V1の上限の閾値Vth2以上になると、電圧監視回路13は、V1の電圧上昇を検知して検知信号Vmon1をLからHに切り替える。これを受けて、SW9がオフし、電源8の出力電圧V1の制御回路2への供給が遮断される。これにより、時刻t32以降は、電源10の出力電圧V2が制御回路2に供給されることになる。
時刻t32以降、制御回路2に供給される電源電圧Vlogicは、徐々に低下し、制御回路2の入力段に接続されている不図示の容量成分に起因する遅延時間後の時刻t33において、V2_clampとなる。これにより、制御回路2を過電圧破壊から保護しつつ、制御回路2の正常な動作を維持できる。
以降の動作は、上述の実施の形態1の図4の動作と同様であるため、説明を省略する。
<電源10の出力電圧V2が上昇した場合の動作>
続いて、図11を参照して、電源10の出力電圧V2が上昇した場合の動作例について説明する。図11は、本実施の形態2に係るシステムLSI2Aにおいて、電源10の出力電圧V2が上昇した場合の動作例を示すタイミングチャートである。ここでは、電源10の出力電圧V2が3.3Vから10Vに徐々に上昇するものとする。また、電源10の出力電圧V2の上限の閾値Vth3は、アナログ回路3及び制御回路2が破壊されない任意の電圧値とする。
図11に示されるように、初期状態は図9と同様である。
時刻t41において、電源10の出力電圧V2が3.3Vから上昇する。
時刻t43において、電源10の出力電圧V2が、V2の上限の閾値Vth3以上になると、電圧監視回路14は、V2の電圧上昇を検知して検知信号Vmon2をLからHに切り替える。
このとき、電源10からクランプ回路15を介して制御回路2に供給されるクランプ電圧V2_clampは、2.5Vに制限されており、V2が上昇しても、電圧値は変わらない。そのため、電源10の出力電圧V2の電圧上昇は制御回路2には伝搬されず、電源8の出力電圧V1が電源電圧Vlogicとして制御回路2に供給される状態が維持される。これにより、制御回路2を過電圧破壊から保護しつつ、制御回路2の正常な動作を維持できる。
以降の動作は、上述の実施の形態1の図5の動作と同様であるため、説明を省略する。
<電源10の出力電圧V2が低下した場合の動作>
続いて、図12を参照して、電源10の出力電圧V2が低下した場合の動作例について説明する。図12は、本実施の形態2に係るシステムLSI2Aにおいて、電源10の出力電圧V2が低下した場合の動作例を示すタイミングチャートである。ここでは、電源10の出力電圧V2が3.3Vから0Vに徐々に低下するものとする。また、電源10の出力電圧V2の下限の閾値Vth4は、3.3Vよりも低く、かつ、クランプ電圧V2_clampの2.5Vよりも高い任意の電圧値とする。
図12に示されるように、初期状態は図9と同様である。
時刻t51において、電源10の出力電圧V2が3.3Vから低下する。
時刻t52において、電源10の出力電圧V2が、V2の下限の閾値Vth4以下になると、電圧監視回路14は、V2の電圧低下を検知して検知信号Vmon2をLからHに切り替える。
このとき、電源10からクランプ回路15を介して制御回路2に供給されるクランプ電圧V2_clampは、2.5Vに制限されている。そのため、電源10の出力電圧V2の電圧低下は制御回路2には伝搬されず、電源8の出力電圧V1が電源電圧Vlogicとして制御回路2に供給される状態が維持される。これにより、制御回路2の正常な動作を維持できる。
以降の動作は、上述の実施の形態1の図6の動作と同様であるため、説明を省略する。
<実施の形態2の効果>
本実施の形態2によれば、電源切替回路として、電源10の出力電圧V2を監視する電圧監視回路14から出力される検知信号Vmon2を使用せず、常時、V2をクランプ電圧V2_clampに制限するクランプ回路15を使用する。そのため、電圧監視回路14の応答時間以上に急峻な電圧変化が発生した場合でも、電源電圧Vlogicが上昇することを抑制できる。
その他の効果は実施の形態1と同様である。
(3)実施の形態3
上述の実施の形態1,2は、制御回路用の冗長電源として、同じ半導体装置の内部の電源を使用していた。
これに対して、本実施の形態3は、制御回路用の冗長電源として、異なる半導体装置の内部の電源を使用するものである。
<実施の形態3の構成>
まず、図13を参照して、本実施の形態3に係る電源システム300の構成について説明する。図13は、本実施の形態3に係る電源システム300の構成例を示す回路図である。
図13に示されるように、本実施の形態3に係る電源システム300は、上述の実施の形態1に係る電源システム100と比較して、システムLSI1Aの代わりに、システムLSI3Aを設けると共に、システムLSI3Aに接続された、電源を有する外部LSI3Bをさらに設けた点が異なる。システムLSI3Aが本実施の形態3に係る半導体装置に相当する。また、システムLSI3Aは、上述のシステムLSI1Aと比較して、電圧監視回路14、SW11及びダイオード12の代わりに、電圧監視回路(第2の電圧監視回路)23、SW(第2のスイッチ)20及びダイオード21を設けた点が異なる。
外部LSI3Bは、電源(第2の電源)16、アナログ回路(電源被供給回路)18、及び制御回路19を備えている。
制御回路19は、アナログ回路18の動作を制御すると共に、システムLSI3Aの内部の制御回路2と通信する。
アナログ回路18は、システムLSI3Aの内部のアナログ回路3に相当するもので、例えば、アナログ回路3と同様に、監視回路、DCDCコンバータ、ドライバ等を備えている。
電源16は、アナログ回路18に電源電圧として供給される電圧V3を出力する、アナログ回路18用の電源である。電源16は、アナログ回路18に直接接続されている。そのため、電源16の出力電圧V3は、アナログ回路18に直接供給される。
また、電源16は、システムLSI3Aの内部のSW20及びダイオード21を介して制御回路2にも接続されている。詳細には、電源16にはSW20が接続され、制御回路2にはダイオード21のカソードが接続され、ダイオード21のアノードとSW20とが接続されている。そのため、電源16の出力電圧V3は、SW20及びダイオード21を介して、制御回路2にも供給可能である。そのため、電源16は、制御回路2用の冗長電源の役割も持つ。
電圧監視回路23は、電源16の出力電圧V3を監視し、その監視結果を示す検知信号Vmon3をSW20及び制御回路2に出力する。電圧監視回路23は、電源16の出力電圧V3の異常(低下又は上昇)を検知すると、検知信号Vmon3をLからHに切り替える。
SW20は、電圧監視回路23から出力された検知信号Vmon3がLからHに切り替わると、オフし、電源16の出力電圧V3の制御回路2への供給を遮断する。
ダイオード21は、順電圧がVfであるダイオードである。
SW20及びダイオード21は、電源切替回路を構成している。この電源切替回路は、SW9により電源8の出力電圧V1の制御回路2への供給が遮断された状態では、電源16の出力電圧V3を制御回路2に供給する。この電源切替回路を介して制御回路2に電源電圧Vlogicとして供給される電圧は、電源16の出力電圧V3よりもダイオード12の順電圧Vfだけ低いV3−Vfになる。
その他の構成は上述の実施の形態1と同様であるため、説明を省略する。
<実施の形態3の動作>
図14は、本実施の形態3に係るシステムLSI3Aにおいて、Vth1≦V3−Vfに設定されている状態で、電源8の出力電圧V1が低下した場合の動作例を示すタイミングチャートである。また、図15は、電源8の出力電圧V1が上昇した場合の動作例を示すタイミングチャートである。また、図16は、電源16の出力電圧V3が上昇した場合の動作例を示すタイミングチャートである。また、図17は、電源16の出力電圧V3が低下した場合の動作例を示すタイミングチャートである。
ただし、本実施の形態3の図14〜図17の動作は、上述の実施の形態1の図2、図4〜図7の動作に対して、電源10を電源16に置き換えた動作に相当するため、説明を省略する。
また、本実施の形態3に係るシステムLSI3Aにおいて、Vth1>V3−Vfに設定されている状態で、電源8の出力電圧V1が低下した場合の動作は、上述の実施の形態1の図3の動作に対して、電源10を電源16に置き換えた動作に相当するため、図示及び説明を省略する。
<実施の形態3の効果>
本実施の形態3によれば、制御回路2用の冗長電源として、システムLSI3Aとは異なる外部LSI3Bの内部の電源16を使用する。システムLSI3Aの内部の電源8及び電源10が共通原因により故障をした場合(例えば、同一のバンドギャップ回路を両電源の基準電圧として使用している場合など)には、電源8及び電源10に同時に異常が発生することになり、停止シーケンスを実行できずに制御回路2が停止してしまうおそれがある。しかし、システムLSI3Aとは異なる外部LSI3Bの内部の電源16を、制御回路2用の冗長電源として使用することで、システムLSI3Aの内部の電源8及び電源10に同時に異常が発生した場合でも、制御回路2には停止シーケンスを実行するのに十分な電圧が供給される。
その他の効果は実施の形態1と同様である。
(4)実施の形態1〜3の概念
続いて、図18を参照して、上述の実施の形態1〜3の概念を説明する。図18は、上述の実施の形態1〜3を概念的に示した電源システム400の構成例を示す回路図である。
図18に示されるように、電源システム400は、制御回路91、第1の電源92、第1の電圧監視回路93、第1のスイッチ94、第2の電源95、電源被供給回路96、及び、電源切替回路97を備えている。
制御回路91は、実施の形態1〜3の制御回路2に相当する。
第1の電源92は、制御回路91に電源電圧Vlogicとして供給される第1の電圧V1を出力する。第1の電源92は、実施の形態1〜3の電源8に相当する。
第1の電圧監視回路93は、第1の電圧V1が異常であるか否かを判断し、その判断結果を示す信号Vmon1を第1のスイッチ94及び制御回路91に出力する。第1の電圧監視回路93は、例えば、第1の電圧V1が、V1の上限の閾値Vth2以上であるか、又は、V1の下限の閾値Vth1以下である場合に、異常と判断する。第1の電圧監視回路93は、実施の形態1〜3の電圧監視回路13に相当する。
第1のスイッチ94は、第1の電源92及び制御回路91に接続される。第1のスイッチ94は、第1の電圧監視回路93により第1の電圧V1が異常と判断されると、オフし、第1の電圧V1の制御回路91への供給を遮断する。第1のスイッチ94は、実施の形態1〜3のSW9に相当する。
第2の電源95は、制御回路91以外の電源被供給回路96に電源電圧として供給される第2の電圧V2を出力する。第2の電源95は、実施の形態1,2の電源10、又は、実施の形態3の電源16に相当する。
電源被供給回路96は、第2の電源95から電源電圧が供給される。電源被供給回路96は、実施の形態1,2のアナログ回路3、又は、実施の形態3のアナログ回路18に相当する。
電源切替回路97は、第2の電源95及び制御回路91に接続される。電源切替回路97は、第1のスイッチ94により、第1の電圧V1の制御回路91への供給が遮断された状態では、第2の電圧V2を制御回路91に供給する。電源切替回路97は、実施の形態1のSW11及びダイオード12、実施の形態2のクランプ回路15、又は、実施の形態3のSW20及びダイオード21に相当する。
なお、電源切替回路97が第2の電圧V2の制御回路91への供給を開始するタイミングは、第1のスイッチ94により、第1の電圧V1の制御回路91への供給が遮断されたタイミングと必ずしも一致する必要はなく、その前のタイミングでも良い。すなわち、電源切替回路97は、第1のスイッチ94により、第1の電圧V1の制御回路91への供給が遮断された以降の状態では、第2の電圧V2の制御回路91に供給しているものであれば良い。
ここで、電源システム400の全ての構成要素が同じ半導体装置に搭載されたものが、実施の形態1,2に相当する。一方、制御回路91、第1の電源92、第1の電圧監視回路93、第1のスイッチ94、及び電源切替回路97が、第1の半導体装置に搭載され、第2の電源95及び電源被供給回路96が、第1の半導体装置とは異なる第2の半導体装置に搭載されたものが、実施の形態3に相当する。
電源システム400によれば、制御回路91以外の電源被供給回路96に電源電圧を供給している第2の電源95を、制御回路91用の冗長電源として使用し、予備電源を設けていないため、制御回路91用の電源の冗長化による面積インパクトを抑えることができる。
また、制御回路91用の第1の電源92から出力された第1の電圧V1に異常が発生すると、第1のスイッチ94により、第1の電圧V1の制御回路91への供給を遮断し、電源切替回路97により、第2の電圧V2を制御回路91に供給するため、制御回路91は、正常な動作を維持できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
例えば、上述の実施の形態3においては、電源切替回路として、SW20及びダイオード21を使用したが、これには限られない。本実施の形態3においては、電源切替回路は、上述の実施の形態2のクランプ回路15に相当するクランプ回路を使用しても良い。
また、上記の実施の形態1〜3では、半導体装置の内部の構成要素をハードウェア的に実現していたが、半導体装置の内部の電源以外の構成要素の全部又は一部を、メモリから読み出されたプログラム等によってソフトウェア的に実現しても良い。その場合、半導体装置は、演算処理や制御処理等を行うCPU(Central Processing Unit)などのプロセッサ、プロセッサにより読み出されて実行されるプログラムや各種のデータを記憶するメモリ等を含むコンピュータで構成することができる。したがって、これらの構成要素がハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによって色々な形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。
また、上記のプログラムは、様々なタイプの非一時的なコンピュータ可読媒体を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体(例えば、フレキシブルディスク、磁気テープ、ハードディスクドライブ)、光磁気記録媒体(例えば、光磁気ディスク)、CD−ROM(compact disc read only memory)、CD−R(compact disc recordable)、CD−R/W(compact disc rewritable)、半導体メモリ(例えば、マスクROM、PROM(programmable ROM)、EPROM(erasable PROM)、フラッシュROM、RAM(random access memory))を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
100,200,300,400 電源システム
1A,2A,3A システムLSI
2,19,91 制御回路
3,18 アナログ回路
3B 外部LSI
4 監視回路
5 DCDCコンバータ
6 ドライバ
7 MCU
8,10,16 電源
9,11,20 SW
12,21 ダイオード
13,14,23 電圧監視回路
15 クランプ回路
92 第1の電源
93 第1の電圧監視回路
94 第1のスイッチ
95 第2の電源
96 電源被供給回路
97 電源切替回路

Claims (17)

  1. 制御回路と、
    前記制御回路に電源電圧として供給される第1の電圧を出力する第1の電源と、
    前記第1の電圧が異常であるか否かを判断する第1の電圧監視回路と、
    前記第1の電源及び前記制御回路に接続され、前記第1の電圧が異常と判断されると、前記第1の電圧の前記制御回路への供給を遮断する第1のスイッチと、
    前記制御回路以外の電源被供給回路に電源電圧として供給される第2の電圧を出力する第2の電源及び前記制御回路に接続され、前記第1の電圧の前記制御回路への供給が遮断された状態では、前記第2の電圧を前記制御回路に供給する電源切替回路と、
    を備える半導体装置。
  2. 前記第2の電圧が異常であるか否かを判断する第2の電圧監視回路をさらに備え、
    前記電源切替回路は、
    前記第2の電源に接続され、前記第2の電圧が異常と判断されると、前記第2の電圧の前記制御回路への供給を遮断する第2のスイッチと、
    カソードが前記制御回路に接続され、アノードが前記第2のスイッチに接続されたダイオードと、を含む、
    請求項1に記載の半導体装置。
  3. 前記電源切替回路は、
    前記第2の電源及び前記制御回路に接続され、前記第2の電圧をクランプするクランプ回路である、
    請求項1に記載の半導体装置。
  4. 前記第2の電圧が異常であるか否かを判断する第2の電圧監視回路をさらに備える、
    請求項3に記載の半導体装置。
  5. 前記第2の電源は、前記半導体装置の内部に設けられている、請求項1に記載の半導体装置。
  6. 前記第2の電源は、前記半導体装置の外部に設けられている、請求項1に記載の半導体装置。
  7. 前記制御回路は、
    前記第1の電圧が異常と判断されると、前記半導体装置の内部の回路を停止させる停止シーケンスを実行すると共に、前記半導体装置の外部にエラー信号を出力する、
    請求項1に記載の半導体装置。
  8. 前記制御回路は、
    前記第2の電圧が異常と判断されると、前記半導体装置の内部の回路を停止させる停止シーケンスを実行すると共に、前記半導体装置の外部にエラー信号を出力する、
    請求項2に記載の半導体装置。
  9. 前記制御回路は、
    前記第2の電圧が異常と判断されると、前記半導体装置の内部の回路を停止させる停止シーケンスを実行すると共に、前記半導体装置の外部にエラー信号を出力する、
    請求項4に記載の半導体装置。
  10. 第1の半導体装置と、
    第2の半導体装置と、を備え、
    前記第2の半導体装置は、
    前記第2の半導体装置の内部の電源被供給回路に電源電圧として供給される第2の電圧を出力する第2の電源を備え、
    前記第1の半導体装置は、
    制御回路と、
    前記制御回路に電源電圧として供給される第1の電圧を出力する第1の電源と、
    前記第1の電圧が異常であるか否かを判断する第1の電圧監視回路と、
    前記第1の電源及び前記制御回路に接続され、前記第1の電圧が異常と判断されると、前記第1の電圧の前記制御回路への供給を遮断する第1のスイッチと、
    前記第2の電源及び前記制御回路に接続され、前記第1の電圧の前記制御回路への供給が遮断された状態では、前記第2の電圧を前記制御回路に供給する電源切替回路と、
    を備える電源システム。
  11. 前記第1の半導体装置は、
    前記第2の電圧が異常であるか否かを判断する第2の電圧監視回路をさらに備え、
    前記電源切替回路は、
    前記第2の電源に接続され、前記第2の電圧が異常と判断されると、前記第2の電圧の前記制御回路への供給を遮断する第2のスイッチと、
    カソードが前記制御回路に接続され、アノードが前記第2のスイッチに接続されたダイオードと、を含む、
    請求項10に記載の電源システム。
  12. 前記電源切替回路は、
    前記第2の電源及び前記制御回路に接続され、前記第2の電圧をクランプするクランプ回路である、
    請求項10に記載の電源システム。
  13. 前記第1の半導体装置は、
    前記第2の電圧が異常であるか否かを判断する第2の電圧監視回路をさらに備える、
    請求項12に記載の電源システム。
  14. 前記制御回路は、
    前記第1の電圧が異常と判断されると、前記第1の半導体装置の内部の回路を停止させる停止シーケンスを実行すると共に、前記第2の半導体装置にエラー信号を出力する、
    請求項10に記載の電源システム。
  15. 前記制御回路は、
    前記第2の電圧が異常と判断されると、前記第1の半導体装置の内部の回路を停止させる停止シーケンスを実行すると共に、前記第2の半導体装置にエラー信号を出力する、
    請求項11に記載の電源システム。
  16. 前記制御回路は、
    前記第2の電圧が異常と判断されると、前記第1の半導体装置の内部の回路を停止させる停止シーケンスを実行すると共に、前記第2の半導体装置にエラー信号を出力する、
    請求項13に記載の電源システム。
  17. 半導体装置の制御方法であって、
    第1の電源から出力され、制御回路に電源電圧として供給される第1の電圧が異常であるか否かを判断し、
    前記第1の電圧が異常と判断されると、前記第1の電圧の前記制御回路への供給を遮断し、
    前記第1の電圧の前記制御回路への供給が遮断された状態では、第2の電源から出力され、前記制御回路以外の電源被供給回路に電源電圧として供給される第2の電圧を、前記制御回路に供給する、
    半導体装置の制御方法。
JP2017161318A 2017-08-24 2017-08-24 半導体装置、電源システム、半導体装置の制御方法 Pending JP2019040351A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017161318A JP2019040351A (ja) 2017-08-24 2017-08-24 半導体装置、電源システム、半導体装置の制御方法
US16/029,348 US10627884B2 (en) 2017-08-24 2018-07-06 Semiconductor device, power-supply system, and controlling method of semiconductor device
EP18183463.1A EP3460972A1 (en) 2017-08-24 2018-07-13 Semiconductor device, power-supply system, and controlling method of semiconductor device
KR1020180097386A KR20190022356A (ko) 2017-08-24 2018-08-21 반도체 장치, 전원 시스템, 반도체 장치의 제어 방법
CN201810958778.1A CN109428392A (zh) 2017-08-24 2018-08-22 半导体器件、电源系统、以及半导体器件的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017161318A JP2019040351A (ja) 2017-08-24 2017-08-24 半導体装置、電源システム、半導体装置の制御方法

Publications (1)

Publication Number Publication Date
JP2019040351A true JP2019040351A (ja) 2019-03-14

Family

ID=62951963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017161318A Pending JP2019040351A (ja) 2017-08-24 2017-08-24 半導体装置、電源システム、半導体装置の制御方法

Country Status (5)

Country Link
US (1) US10627884B2 (ja)
EP (1) EP3460972A1 (ja)
JP (1) JP2019040351A (ja)
KR (1) KR20190022356A (ja)
CN (1) CN109428392A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110143180A (zh) * 2019-04-17 2019-08-20 苏州佳世达光电有限公司 电子装置及电源管理方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757505A (en) 1986-04-30 1988-07-12 Elgar Electronics Corp. Computer power system
US4788449A (en) 1987-04-24 1988-11-29 The Foxboro Company Redundant power distribution
US6016072A (en) * 1998-03-23 2000-01-18 Vanguard International Semiconductor Corporation Regulator system for an on-chip supply voltage generator
JP2000339958A (ja) * 1999-05-25 2000-12-08 Toshiba Corp 半導体集積回路
US6614671B2 (en) * 2001-11-09 2003-09-02 I-Bus / Phoenix, Incorporated Dual isolated power supply inputs
JP5088049B2 (ja) 2007-08-24 2012-12-05 富士通株式会社 電源システム
JP4605250B2 (ja) * 2008-05-14 2011-01-05 トヨタ自動車株式会社 車両のステアリング装置
KR20130025217A (ko) * 2011-09-01 2013-03-11 삼성전기주식회사 역률 보상 제어 장치 및 그의 제로 커런트 검출 방법
JP2016045873A (ja) * 2014-08-26 2016-04-04 株式会社東芝 電源電圧検知回路
US9608616B1 (en) * 2016-05-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Power clamp circuits and methods

Also Published As

Publication number Publication date
KR20190022356A (ko) 2019-03-06
US20190064904A1 (en) 2019-02-28
US10627884B2 (en) 2020-04-21
EP3460972A1 (en) 2019-03-27
CN109428392A (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
TWI516905B (zh) Controllers and semiconductor systems
JP2019040351A (ja) 半導体装置、電源システム、半導体装置の制御方法
CN108983940B (zh) 一种双控存储掉电保护系统
US11368102B2 (en) Power conversion device
US8977406B2 (en) Power supply system, power supply control method, power supply control device and program
KR20170142867A (ko) 전압 레귤레이터를 위한 진단 시스템
JP6638068B2 (ja) システム電源回路および電子機器、電子機器の保護方法
US20120212059A1 (en) Power supply system with multiple power sources in parallel
JP6994673B2 (ja) 電力変換システム
US20190103760A1 (en) Power supply system
US8629796B1 (en) Preventing interference between microcontroller components
JP2020080613A (ja) 電源回路、電源システム、及び電源回路の制御方法
EP3672022B1 (en) Controlled holdup discharge for improved component reliability
KR102005896B1 (ko) Plc장치
JP2007124783A (ja) 無停電電源装置およびバッテリユニット
CN110134043B (zh) 电源系统、计算系统和自动驾驶车辆
US20160347059A1 (en) Control apparatus and control method of the same
JP6298683B2 (ja) 半導体回路、半導体装置、及び電位供給回路
EP3346366B1 (en) Electronic apparatus
KR20170061730A (ko) 전원 제어 시스템
JP2016032989A (ja) 負荷制御装置
CN113169563A (zh) 车载用的备用电源控制装置及车载用的备用电源
JP7265648B2 (ja) 車両の制御機器用のエネルギー供給構成
JP6828969B1 (ja) 電源装置、情報処理システム、電源装置による判定方法及びプログラム
JPWO2018131079A1 (ja) 代替装置、情報処理システム及び代替方法