JP5088049B2

JP5088049B2 - 電源システム

Info

Publication number: JP5088049B2
Application number: JP2007218691A
Authority: JP
Inventors: 正紀大橋; 道弘落合; 健次福田; 一郎高橋
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2007-08-24
Filing date: 2007-08-24
Publication date: 2012-12-05
Anticipated expiration: 2027-08-24
Also published as: JP2009055686A

Description

本発明は、予め備えられた少なくとも１個の予備電源を含む複数の電源を用いて電力を供給する電源システムに関する。

通信装置、医療機器等の電子装置において、複数の二次電源を備えた電源システムが使用されている。図１には、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、ＦＰＧＡ（Field Programmable Gate Array）、ＲＯＭ（Read Only Memory）、入出力装置（Ｉ／Ｏ）等によって構成される電子装置１００に対する従来の電源システムの構成が示されている。

図１に示されるように、電子装置１００へ電力を供給する一次側の電源装置１１０には、ＵＰＳ（Uninterruptible Power Supply）を使用した電源バックアップ構成１１２や、専用電源の多重化による電源バックアップ構成１１４が設けられる場合がある。一方、ＣＰＵ、ＲＡＭ、ＦＰＧＡ、ＲＯＭ、Ｉ／Ｏ等によって構成される電子装置１００においては、それらの各電子部品の低電圧化、多電源化により、異なる出力電圧を持つ複数の電源系統が搭載されるのが一般的である。このような電子装置内部の二次側以降の電源に関しては、コストや実装の面からバックアップ電源は通常搭載されない。すなわち、メモリのバックアップ程度の目的のためにはバックアップ電源は搭載されないのが普通である。

この場合において、二次側以降の電源に電圧低下、電源断等の電源障害が発生したときには、誤動作や動作不能という状態が発生するが、通信装置、医療機器等の電子装置のように連続した動作を保証しなければならない装置に関しては、そのような動作停止は致命的である。このため、使用される電源を長寿命化させるか、あるいは、予備電源を搭載してシームレスに予備電源へ切り替えるバックアップ機能を設ける必要がある。しかし、複数ある電源全てに予備電源を搭載することは、コストの面、実装の面、消費電力の面で問題が生ずる。

図２は、図１において、電源０として示される一次電源、電源１〜４の任意の一つとして示される二次電源、及びＣＰＵ等として示される電力供給先の部品の接続の詳細、並びに、その正常時の状態、を示す図である。図２に示されるように、二次電源の出力電圧Ｐ−ＯＵＴ１が所定の閾値を基準にして“Ｈ”（ハイレベル）となっているときには、電源監視回路からも“Ｈ”の信号が出力される。その結果、半導体スイッチたるＦＥＴ（Field Effect Transistor）はオン状態となり、その出力Ｐ−ＯＵＴは、Ｐ−ＯＵＴ１となって部品に供給される。

二次電源に異常が発生すると、図３に示されるように、電源監視回路は、Ｐ−ＯＵＴ１が“Ｌ”（ロウレベル）に落ちたことを検出し、その出力を“Ｌ”とする。すると、ＦＥＴは、オフ状態（遮断状態）となる。しかし、ＦＥＴの出力ラインには大容量コンデンサＣが設けられているため、図４に示されるように、二次電源に異常が発生した時点と部品への供給電圧が低下してアラーム状態となる時点との間には、一定時間の遅れがある。このように大容量コンデンサを設けることにより一時的なバックアップは可能となるが、長時間に及ぶ異常には対処することができない。

なお、本発明に関連する先行技術文献として、下記特許文献１は、出力電圧及び出力電流がそれぞれ同一の基本構成の複数の直流電源部と、その複数の直流電源部を出力端子に対して逆流阻止用のダイオードを介して接続し且つ隣接する直流電源部の負極性端子と正極性端子との間を接続する為のスイッチ回路と、そのスイッチ回路を直流出力電圧及び直流出力電流の条件設定に従って選択的に制御し該複数の直流電源部の直列、並列又は直並列の接続状態に制御する制御回路と、を備え、各種の出力条件に対応可能とした直流電源装置について開示している。

また、下記特許文献２は、出力電圧可変型ＤＣ−ＤＣコンバータとそのＤＣ−ＤＣコンバータの出力電圧を設定する電圧設定信号を出力する電源切替回路とからなる複数個の電源ユニットと、該電源切替回路にそれぞれ接続され該電圧設定信号を選択する複数の選択回路と、からなり、各ＤＣ−ＤＣコンバータとして同一の構成のＤＣ−ＤＣコンバータを使用して、同一の装置電源より受電し、出力電圧の異なる複数の電源を得られるようにした電源装置について開示している。

また、下記特許文献３は、複数個の入力端子を介してそれぞれ電力を供給している複数個の直流電源のなかから一つの直流電源を選択し、その直流電源から供給される電力を出力端子に出力する直流電源切替装置であって、出力端子と複数個の入力端子との間にそれぞれ電源入切手段を設け、各電源入切手段が出力端子への出力をオンオフする第１のオンオフ手段と入力端子から供給される直流電源を第１のオンオフ手段へ出力するときにダイオードを介するか否かを制御する第２のオンオフ手段とから構成されるようにして、電源切り替え時に負荷にかかる電圧の変動を小さくするとともに通常使用時における電圧の低下がないようにした直流電源切替装置について開示している。

特開２００３−３０４６８８号公報特開２００１−３０９６４８号公報特開平５−８３８８４号公報

本発明は、上述した問題点に鑑みてなされたものであり、その目的は、コスト、実装領域及び消費電力を抑制しつつ、バックアップのための冗長な電源構成、シームレスな電源切り替え及びシステム全体としての長寿命化を実現する電源システムを提供することにある。

上記目的を達成するために、本発明によれば、予め少なくとも１個の予備電源を備え、複数の電源のうちの少なくとも１個の電源を現用電源として電力を供給する電源システムであって、各電源の電圧を監視する電圧監視手段と、現用電源の電圧が第一の閾値以下に低下したときに停止状態の予備電源の起動操作をする予備電源起動手段と、少なくとも該予備電源の起動完了を条件にして該予備電源を新たな現用電源とする電源切り替え操作を行う電源切り替え手段と、を具備する電源システムが提供される。

一つの好適な態様では、前記予備電源起動手段は、予備電源の出力電圧を対象現用電源の電圧値に設定して起動操作を行う。

一つの好適な態様では、前記電源切り替え手段は、瞬間的な電圧低下を無視するためのグリッチ時間内に現用電源の電圧が該第一の閾値よりも低い第二の閾値以下に低下したこと、又は、該グリッチ時間経過時に現用電源の電圧が依然として該第一の閾値以下であること、を更なる条件として電源切り替え操作を行う。

一つの好適な態様では、現用電源の出力電流が増加した場合に、該現用電源に対して予備電源を並列に動作させ出力補助を行わせる手段、を更に具備する。

一つの好適な態様では、現用電源に対して負荷側の動作モードの変更により消費電力が変化するのに応じて、該現用電源から消費電力に適した予備電源への電源切り替えを行う手段、を更に具備する。

一つの好適な態様では、前記電圧監視手段は、該現用電源の電圧が該第一の閾値以下に低下したことを検出する第一の監視回路と、該現用電源の電圧が該第一の閾値よりも低い第二の閾値以下に低下したことを検出する第二の監視回路と、から構成され、前記予備電源起動手段は、該第一の監視回路の出力に基づいて動作する半導体スイッチ回路及びゲート回路から構成され、前記電源切り替え手段は、該第二の監視回路の出力に基づいて動作する半導体スイッチ回路及びゲート回路から構成される。

本発明による電源システムにおいては、現用電源の電圧が低下した時点で停止状態の予備電源が起動されるため、消費電力を抑制することができる。また、電源切り替えに際しては、上述のように予め予備電源の起動をしておき、次いで現用電源から予備電源への切り替え操作を行うという２段階の動作となるため、シームレスな電源切り替えが実現されて、電子装置の動作に支障を及ぼすことがない。そして、電源システム全体としての電力供給期間の長期化が図られる。

以下、添付図面を参照して本発明の実施形態について説明する。図５は、本発明による電源システムのハードウェア構成の第一の形態を示す図である。この形態では、１個の予備電源が複数個の現用電源に対するバックアップを行うように予め構成される。図５において、符号１は、一次電源を示す。符号２は、一次電源１による電力供給を遮断するＦＥＴを示す。

符号３−１，３−２，…，３−ｎ（任意の一つを符号３で示す。）は、現用電源としての複数個の二次電源を示す。符号４−１，４−２，…，４−ｎ（任意の一つを符号４で示す。）は、それぞれ、二次電源３−１，３−２，…，３−ｎの出力電圧を監視する電圧検出器を示す。符号５−１，５−２，…，５−ｎ（任意の一つを符号５で示す。）は、予備電源側のダイオードとともにダイオードＯＲ回路を構成する逆流防止用ダイオードを示す。

符号６は、二次電源３−１，３−２，…，３−ｎ（現用電源）に対するバックアップを行う予備電源を示す。符号７は、予備電源６の出力電圧を調整するための回路を示す。符号８は、予備電源６の出力電圧を監視する電圧検出器を示す。符号９−１，９−２，…，９−ｎ（任意の一つを符号９で示す。）は、電源切り替え用ＦＥＴを示す。符号１０−１，１０−２，…，１０−ｎ（任意の一つを符号１０で示す。）は、現用電源側のダイオード５とともにダイオードＯＲ回路を構成するダイオードを示す。

符号１１−１，１１−２，…，１１−ｎ（任意の一つを符号１１で示す。）は、過電流の検出を行う電流センサを示す。符号１２は、プログラムにより電源切り替え制御を行う電源制御回路を示す。電子装置内に実装されるＣＰＵ、ＦＰＧＡ等には、各種電源電圧が必要であり、電源シーケンスが規定されているものがあるため、図５における電源制御回路１２は、電源投入／電源切断時、二次電源３−１，３−２，…，３−ｎ（現用電源）の電源シーケンスをプログラムにより制御する。

図５において、電圧検出器４は、現用電源３の電圧値を電源制御回路１２に報知し、電圧検出器８は、予備電源６の電圧値を電源制御回路１２に報知する。また、電流センサ１１は、現用電源３と予備電源６とをダイオードＯＲして得られる電源電流の電流値を電源制御回路１２に報知する。なお、現用電源３の出力側及び予備電源６の出力側に、それぞれ、電流センサを設けてもよい。また、過電流検出結果を電源切り替えのきっかけにしないのであれば、電流センサ１１は必要ない。また、電圧検出器や電流センサは、電源に内蔵されていてもよい。

図５において、電源制御回路１２は、出力電圧調整回路７を制御することにより予備電源６の出力電圧を設定する。同図では、１台の予備電源６がｎ台の現用電源３に対するバックアップを行っているが、ｎ台の現用電源３が同じ電源出力電圧を有するのであれば、出力電圧調整回路７による設定は必要ない。また同様に、電源種別毎にバックアップ用の予備電源６を搭載する構成を取る場合も同様に出力電圧調整回路７を省くことが可能である。

図５においては、電源切り替え用ＦＥＴ９と、ダイオード５及びダイオード１０により構成されるダイオードＯＲ回路と、により、現用電源３と予備電源６とが多重接続されている。電源制御回路１２は、現用電源３の出力が低下した場合に、電源切り替え用ＦＥＴ９のゲート電圧を制御することによって、電源を現用電源３から予備電源６へ切り替える。

電源制御回路１２は、後述のプログラムシーケンスに示されるように、電圧検出器４又は電流センサ１１からもたらされる電源異常を受けて、必要に応じて出力電圧調整回路７を制御することで電源異常が発生した対象電圧に予備電源６の出力電圧を設定した後、予備電源６を起動し、対象現用電源３から予備電源６への電源切り替えを行い、異常電源を停止させる。

異常が検出されても対象電源が監視中に復旧すれば、電源切り替えを行うことなく、一旦起動された予備電源６を停止させることもできる。また、予備電源が既に使用されている場合や、電源切り替え後に過電流が続く場合などは、電源断シーケンスに移行する。もし電子装置が冗長化されていれば、電源制御回路１２から出力される電源アラームに基づく電子装置切り替え後に電源断シーケンスに移行するようにしてもよい。

また、予備電源への電源切り替え後、電圧の低下した二次電源３の出力をＦＥＴ等による半導体スイッチ回路により切断した後に、該当電源の再起動を行い、正常に立ち上がれば再度予備電源からの切り戻しを行う電源復旧機能を搭載することも可能である。さらに、電源制御回路１２のプログラムにより、ＣＰＵ動作モード等の変更に伴う負荷の変化に応じて電源を切り替える機能、あるいは予備電源を並列運転することで電源出力を補助する機能を備えることも可能である。以下、電源制御回路１２による制御シーケンスの各種の形態について説明する。

図６は、図５における電源制御回路１２による制御シーケンスの第一の形態を示す図である。この形態は、各二次電源３が同一の出力電圧を有し、予備電源６の出力電圧もそれに一致するように設定されていることを前提とするものである。まず、制御回路１２は、電源起動シーケンスに従って二次電源３−１，３−２，…，３−ｎ（当初の現用電源）を起動する（ステップ６０２）。次いで、制御回路１２は、停止電源以外の電源すなわち現用電源（当初は電源３−１，３−２，…，３−ｎ）について、電圧低下が検出されたか否かを判定する（ステップ６０４）。電圧低下が検出されるまでステップ６０４が繰り返される。

電圧低下が検出された場合、制御回路１２は、既に予備電源６への電源切り替えが行われているか否かを判定する（ステップ６０６）。既に予備電源６への電源切り替えが行われ、新たに起動可能な予備電源が存在しない場合、制御回路１２は、対応する電源アラームを発した後、所定の電源断シーケンスを起動させる（ステップ６０８）。

一方、未だ予備電源６への電源切り替えが行われていない場合、即ち起動可能な予備電源が存在する場合、制御回路１２は、予備電源６の起動操作をするとともに、対応する電源アラームを発する（ステップ６１０）。なお、予備電源６は、通常状態において通電を受けていない。

次いで、制御回路１２は、電圧検出器８の出力に基づいて、予備電源６の起動が完了したか否か、即ち予備電源６が正常に立ち上がったか否かを判定する（ステップ６１２）。設定時間内に起動が完了しない場合、制御回路１２は、対応する電源アラームを発した後、所定の電源断シーケンスを起動させる（ステップ６１４、６０８）。

一方、予備電源６の起動が完了した場合、制御回路１２は、対象ＦＥＴ９を制御して予備電源６の出力を対象ダイオードＯＲ回路の出力に導くことで対象二次電源３から予備電源６への電源切り替えを行うとともに、電圧低下を起こした対象二次電源３を停止状態すなわち電源切断状態とする（ステップ６１６）。その後、制御回路１２は、ステップ６０４に戻る。

図７は、図５における電源制御回路１２による制御シーケンスの第二の形態を示す図である。この形態は、複数個の二次電源３に異なる出力電圧のものが含まれるため予備電源６の出力電圧の調整が必要であることを前提とするものである。図７におけるステップ７０２、７０４、７０６、７０８、７１２、７１４及び７１６の内容は、それぞれ、図６におけるステップ６０２、６０４、６０６、６０８、６１２、６１４及び６１６の内容と同一である。

そして、図６におけるステップ６１０の内容が図７におけるステップ７１０の内容に置き換えられた点において、図７の制御シーケンスは図６の制御シーケンスと相違する。すなわち、図７の制御シーケンスにおいては、制御回路１２は、出力電圧調整回路７を制御することにより、予備電源６の出力電圧を対象二次電源（現用電源）３の電圧値に設定した後、予備電源６の起動操作をするとともに、対応する電源アラームを発する（ステップ７１０）。

図８は、図５における電源制御回路１２による制御シーケンスの第三の形態を示す図である。この形態は、各二次電源３が同一の出力電圧を有し、予備電源６の出力電圧もそれに一致するように設定されていることを前提とするものである。図８におけるステップ８０２、８０４、８１０、８１２、８１４、８１６、８１８及び８２０の内容は、それぞれ、図６におけるステップ６０２、６０４、６０６、６０８、６１０、６１２、６１４及び６１６の内容と同一である。

そして、図６のステップ６０４に相当するステップ８０４と図６のステップ６０６に相当するステップ８１０との間にステップ８０６及び８０８が追加されている点において、図８の制御シーケンスは図６の制御シーケンスと相違する。ステップ８０６及び８０８は、電源電圧がノイズなどにより瞬間的に低下したが動作上問題がない場合があることを考慮して、瞬間的な電圧低下を無視するためのグリッチ（glitch）時間を設けて電圧低下を判断すべく追加されたステップである。すなわち、電圧低下が検出されても一定のグリッチ時間だけ待ち（ステップ８０６）、グリッチ時間経過後に改めて電圧低下のままか否かを判断して（ステップ８０８）、予備電源起動操作へと進む。

この実施形態によれば、図９及び図１０に示されるように、電源電圧Ｖが閾値電圧Ｖ₁に低下した時点ｔ₀では予備電源（電圧Ｖ_A）の起動操作をせず、所定のグリッチ時間ｔ_Gが経過する時点ｔ₁まで待機する。そして、図９に示されるように、時点ｔ₁において電源電圧Ｖが閾値Ｖ₁以上に回復していれば予備電源の起動操作をしない。一方、図１０に示されるように、時点ｔ₁においても電源電圧Ｖが閾値Ｖ₁以下であれば予備電源（電圧Ｖ_A）の起動操作をし、起動が完了した時点ｔ₂において電源切り替えを行う。

図１１は、図５における電源制御回路１２による制御シーケンスの第四の形態を示す図である。この形態は、複数個の二次電源３に異なる出力電圧のものが含まれるため予備電源６の出力電圧の調整が必要であることを前提とするものである。図１１におけるステップ１１０２、１１０４、１１０６、１１０８、１１１０、１１１２、１１１６、１１１８及び１１２０の内容は、それぞれ、図８におけるステップ８０２、８０４、８０６、８０８、８１０、８１２、８１６、８１８及び８２０の内容と同一である。

そして、図８におけるステップ８１４の内容が図１１におけるステップ１１１４の内容に置き換えられた点において、図１１の制御シーケンスは図８の制御シーケンスと相違する。すなわち、図１１の制御シーケンスにおいては、制御回路１２は、出力電圧調整回路７を制御することにより、予備電源６の出力電圧を対象二次電源（現用電源）３の電圧値に設定した後、予備電源６の起動操作をするとともに、対応する電源アラームを発する（ステップ１１１４）。

図１２は、図５における電源制御回路１２による制御シーケンスの第五の形態を示す図である。この形態は、各二次電源３が同一の出力電圧を有し、予備電源６の出力電圧もそれに一致するように設定されていることを前提とするものである。前述の図９及び図１０に示されるシーケンスでは、時点ｔ₀で電圧低下が検出されても、グリッチ時間ｔ_Gの経過時点ｔ₁まで待って予備電源の起動操作を行うため、シームレスな電源切り替えに支障をきたすおそれがある。そこで、本形態では、予備電源起動操作の早期化及び電源切り替えの早期化により、よりシームレスな電源切り替えを実現する。

具体的には、図１３、図１４及び図１５に示されるように、電源電圧Ｖが閾値電圧Ｖ₁に低下した時点ｔ₀で予備電源（電圧Ｖ_A）の起動操作を行う。そして、図１３に示されるように、グリッチ時間ｔ_G内に電源電圧Ｖが閾値電圧Ｖ₁よりも低い第二の閾値電圧Ｖ₂以下に低下すると、その時点ｔ_Xにおいて現用電源（電圧Ｖ）から予備電源（電圧Ｖ_A）への切り替えを行う。また、図１４に示されるように、グリッチ時間ｔ_G内に電源電圧Ｖが閾値電圧Ｖ₂まで低下しなくても、グリッチ時間ｔ_G経過時点ｔ₁において電源電圧Ｖが閾値電圧Ｖ₁以下であれば現用電源（電圧Ｖ）から予備電源（電圧Ｖ_A）への切り替えを行う。一方、図１５に示されるように、グリッチ時間ｔ_G内に電源電圧Ｖが閾値電圧Ｖ₂に低下することもなく、かつ、グリッチ時間ｔ_G経過時点ｔ₁において電源電圧Ｖが閾値電圧Ｖ₁以上に回復していれば、時点ｔ₁において予備電源を落とす。

図１３、図１４及び図１５に示される電源切り替えを実現する図１２の制御シーケンスを参照すると、まず、制御回路１２は、電源起動シーケンスに従って二次電源３−１，３−２，…，３−ｎ（当初の現用電源）を起動する（ステップ１２０２）。次いで、制御回路１２は、停止電源以外の電源すなわち現用電源（当初は電源３−１，３−２，…，３−ｎ）について、電圧低下（Ｖ＜Ｖ₁）が検出されたか否かを判定する（ステップ１２０４）。電圧低下が検出されるまでステップ１２０４が繰り返される。電圧低下が検出された場合、制御回路１２は、既に予備電源６への電源切り替えが行われているか否かを判定する（ステップ１２０６）。

未だ予備電源６への電源切り替えが行われていない場合、即ち新たに起動可能な予備電源が存在する場合、制御回路１２は、予備電源６の起動操作をする（ステップ１２０８）。次いで、制御回路１２は、グリッチ時間内に電源電圧Ｖが閾値Ｖ₂以下に低下した場合、又は、グリッチ時間経過時点において電源電圧Ｖが閾値Ｖ₁以下にある場合には、電源アラームを発する（ステップ１２１０、１２１２、１２１４及び１２１６）。一方、それら二つの場合に該当しない場合すなわち電源電圧が回復した場合には、制御回路１２は予備電源を落とし（ステップ１２１８）、ステップ１２０４に戻る。

ステップ１２１６において電源アラームを発した後には、制御回路１２は、電圧検出器８の出力に基づいて、予備電源６の起動が完了したか否か、即ち予備電源６が正常に立ち上がったか否かを判定する（ステップ１２２０）。設定時間内に起動が完了しない場合、制御回路１２は、対応する電源アラームを発した後、所定の電源断シーケンスを起動させる（ステップ１２２２、１２２４）。一方、予備電源６の起動が完了した場合、制御回路１２は、対象ＦＥＴ９を制御して予備電源６の出力を対象ダイオードＯＲ回路の出力に導くことで対象二次電源３から予備電源６への電源切り替えを行うとともに、電圧低下を起こした対象二次電源３を停止状態すなわち電源切断状態とする。その後、制御回路１２は、ステップ１２０４に戻る。

また、ステップ１２０６において既に予備電源６への電源切り替えが行われ新たに起動可能な予備電源が存在しないと判断された場合、予備電源の起動操作を行うことなく、ステップ１２１０、１２１２及び１２１４と同一の内容の判定処理を行う（ステップ１２２８、１２３０及び１２３２）。そして、電源電圧が回復した場合（ステップ１２３２でＮＯの場合）にはステップ１２０４に戻る。一方、電源電圧が回復しなかった場合（ステップ１２３０でＹＥＳ又はステップ１２３２でＹＥＳの場合）には、制御回路１２は、電源アラームを発した後、所定の電源断シーケンスを起動させる（ステップ１２２４）。

図１６は、図５における電源制御回路１２による制御シーケンスの第六の形態を示す図である。この形態は、複数個の二次電源３に異なる出力電圧のものが含まれるため予備電源６の出力電圧の調整が必要であることを前提とするものである。図１６の制御シーケンスと図１２の制御シーケンスとを比較すると、図１６のステップ１６０８の内容が図１２の対応ステップ１２０８の内容と相違する。すなわち、図１６の制御シーケンスにおいては、制御回路１２は、出力電圧調整回路７を制御することにより、予備電源６の出力電圧を対象二次電源（現用電源）３の電圧値に設定した後、予備電源６の起動操作をする（ステップ１６０８）。

図１７は、図５における電源制御回路１２による制御シーケンスの第七の形態を示す図である。この形態は、各二次電源３が同一の出力電圧を有し、予備電源６の出力電圧もそれに一致するように設定されていることを前提とするものである。図１７の制御シーケンスと図１２の制御シーケンスとを比較すると、図１７の制御シーケンスではステップ１７３４、１７３６,１７３８及び１７４０が追加されている。

すなわち、図１７の制御シーケンスでは、電源切り替え後、停止状態とされた電源に対し、再起動を試みる（ステップ１７３４）。かかる再起動は、二次電源３の出力側にもＦＥＴなどによる半導体スイッチ回路を設け、停止状態の電源の出力を半導体スイッチ回路により後段回路から切断した状態で行われる。設定時間内に再起動が成功した場合には、予備電源から元の電源へと切り戻した後、予備電源を停止状態とする（ステップ１７３６,１７３８及び１７４０）。

図１８は、図５における電源制御回路１２による制御シーケンスの第八の形態を示す図である。この形態は、複数個の二次電源３に異なる出力電圧のものが含まれるため予備電源６の出力電圧の調整が必要であることを前提とするものである。図１８の制御シーケンスと図１７の制御シーケンスとを比較すると、図１８のステップ１８０８の内容が図１７の対応ステップ１７０８の内容と相違する。すなわち、図１８の制御シーケンスにおいては、制御回路１２は、出力電圧調整回路７を制御することにより、予備電源６の出力電圧を対象二次電源（現用電源）３の電圧値に設定した後、予備電源６の起動操作をする（ステップ１８０８）。

図１９は、本発明による電源システムのハードウェア構成の第二の形態を示す図である。図１９の構成が図５の構成と異なるのは、予備電源６、出力電圧調整回路７、電圧検出器８、ＦＥＴ９−１，９−２，…，９−ｎ、及びダイオード１０−１，１０−２，…，１０−ｎからなる予備電源回路が複数個備えられ、ダイオードＯＲ回路により並列接続されている点である。

すなわち、図１９の構成では、１個の予備電源が複数個の現用電源に対するバックアップを行うのに加え、１個の現用電源に対して複数個の予備電源がバックアップを行うことができるように予め構成されている。予備電源が複数個搭載された分、実装領域の拡大、コストアップ等につながるが、電源システムの寿命、信頼性等の面で向上が図られる。以下、図１９における電源制御回路１２による制御シーケンスの各種形態について説明する。

図２０は、図１９における電源制御回路１２による制御シーケンスの第一の形態を示す図である。図２０の制御シーケンスは、前述した図６の制御シーケンスを、複数個の予備電源をサポートすることができるように変更したものである。具体的には、図６のステップ６０６に対応する図２０のステップ２００６が、複数の予備電源の中に電源切り替え先となり得る予備電源が残っているか（すなわち、新たに起動可能な予備電源が存在するか）否かを判定するように構成される。

図２１は、図１９における電源制御回路１２による制御シーケンスの第二の形態を示す図である。図２１の制御シーケンスは、前述した図７の制御シーケンスを、複数個の予備電源をサポートすることができるように変更したものである。具体的には、図７のステップ７０６に対応する図２１のステップ２１０６が、複数の予備電源の中に電源切り替え先となり得る予備電源が残っているか（すなわち、新たに起動可能な予備電源が存在するか）否かを判定するように構成される。

図２２は、図１９における電源制御回路１２による制御シーケンスの第三の形態を示す図である。図２２の制御シーケンスは、前述した図８の制御シーケンスを、複数個の予備電源をサポートすることができるように変更したものである。具体的には、図８のステップ８１０に対応する図２２のステップ２２１０が、複数の予備電源の中に電源切り替え先となり得る予備電源が残っているか（すなわち、新たに起動可能な予備電源が存在するか）否かを判定するように構成される。

図２３は、図１９における電源制御回路１２による制御シーケンスの第四の形態を示す図である。図２３の制御シーケンスは、前述した図１１の制御シーケンスを、複数個の予備電源をサポートすることができるように変更したものである。具体的には、図１１のステップ１１１０に対応する図２３のステップ２３１０が、複数の予備電源の中に電源切り替え先となり得る予備電源が残っているか（すなわち、新たに起動可能な予備電源が存在するか）否かを判定するように構成される。

図２４は、図１９における電源制御回路１２による制御シーケンスの第五の形態を示す図である。図２４の制御シーケンスは、前述した図１２の制御シーケンスを、複数個の予備電源をサポートすることができるように変更したものである。具体的には、図１２のステップ１２０６に対応する図２４のステップ２４０６が、複数の予備電源の中に電源切り替え先となり得る予備電源が残っているか（すなわち、新たに起動可能な予備電源が存在するか）否かを判定するように構成される。

図２５は、図１９における電源制御回路１２による制御シーケンスの第六の形態を示す図である。図２５の制御シーケンスは、前述した図１６の制御シーケンスを、複数個の予備電源をサポートすることができるように変更したものである。具体的には、図１６のステップ１６０６に対応する図２５のステップ２５０６が、複数の予備電源の中に電源切り替え先となり得る予備電源が残っているか（すなわち、新たに起動可能な予備電源が存在するか）否かを判定するように構成される。

図２６は、図１９における電源制御回路１２による制御シーケンスの第七の形態を示す図である。図２６の制御シーケンスは、前述した図１７の制御シーケンスを、複数個の予備電源をサポートすることができるように変更したものである。具体的には、図１７のステップ１７０６に対応する図２６のステップ２６０６が、複数の予備電源の中に電源切り替え先となり得る予備電源が残っているか（すなわち、新たに起動可能な予備電源が存在するか）否かを判定するように構成される。

図２７は、図１９における電源制御回路１２による制御シーケンスの第八の形態を示す図である。図２７の制御シーケンスは、前述した図１８の制御シーケンスを、複数個の予備電源をサポートすることができるように変更したものである。具体的には、図１８のステップ１８０６に対応する図２７のステップ２７０６が、複数の予備電源の中に電源切り替え先となり得る予備電源が残っているか（すなわち、新たに起動可能な予備電源が存在するか）否かを判定するように構成される。

ところで、図５の構成及び図１９の構成は、現用電源３に対して予備電源６を並列に運転することが可能な回路構成となっている。そこで、現用電源３の出力電流が増加した場合にその現用電源３に対して予備電源６を並列に動作させ出力補助を行わせることができる。図２８は、予備電源に出力補助を行わせる制御シーケンスを示す図である。同図において、ステップ２８０２、２８０４及び２８０６は、これまでに説明された電源異常時バックアップ処理に該当する。そして、これらと並行してステップ２８０８以降の処理が行われる。

まず、電源制御回路１２は、電流センサ１１の出力に基づいて電源電流の増加を監視する（ステップ２８０８）。電流が増加した場合、制御回路１２は、電源アラームを発し（ステップ２８１０）、必要な並列数分だけ予備電源があるか否かを判断する（ステップ２８１２）。必要な数の予備電源がない場合、制御回路１２は、その旨のアラームを発した後、電源断シーケンスを起動させる（ステップ２８１４）。

一方、必要な数の予備電源がある場合、必要に応じて該当電源の電圧値に設定して必要な数の予備電源を起動させる操作を行う（ステップ２８１６）。次いで、制御回路１２は、必要な数の予備電源の起動が完了したか否か即ち正常に立ち上がったか否かを判定する（ステップ２８１８）。設定時間内に起動が完了しない場合、制御回路１２は、対応する電源アラームを発した後、所定の電源断シーケンスを起動させる（ステップ２８２０、２８１４）。

設定時間内に起動が完了した場合、制御回路１２は、該当するＦＥＴ９をターンオンして予備電源を追加接続する（ステップ２８２２）。次いで、制御回路１２は、追加接続により過電流となっているかどうかを判定し（ステップ２８２４）、過電流の場合にはステップ２８１４に移行する一方、過電流になっていない場合にはステップ２８０８に戻る。

また、図５の構成及び図１９の構成によれば、現用電源３に対して負荷側の動作モードの変更により消費電力が変化するのに応じて現用電源３から消費電力に適した予備電源６への電源切り替えを行うことができる。例えば、ＣＰＵ動作モードの切り替え等により負荷電流が減る場合に最適な電源に切り替えることにより、最も電源使用効率が高くなる電源を使用することが可能となる。

図２９は、負荷に応じて予備電源への切り替えを行う制御シーケンスを示す図である。同図において、ステップ２９０２、２９０４及び２９０６は、これまでに説明された電源異常時バックアップ処理に該当する。そして、これらと並行してステップ２９０８以降の処理が行われる。

まず、ＣＰＵ動作モードの変更等、負荷側の動作モードに変更があったかどうかを監視する（ステップ２９０８）。なお、電源制御回路１２は、負荷側から当該変更に関する信号を受信することができるように予め構成されている。負荷側の動作モードに変更があった場合、制御回路１２は、変更後の負荷に応じた予備電源を選定し（ステップ２９１０）、切り替え先としたい予備電源が未使用であるか否かを判定する（ステップ２９１２）。未使用でない場合には、ステップ２９０８に戻る。

一方、未使用の場合、制御回路１２は、必要に応じて該当電源の電圧値に設定して選択予備電源を起動させる操作を行う（ステップ２９１４）。次いで、制御回路１２は、当該予備電源の起動が完了したか否か即ち正常に立ち上がったか否かを判定する（ステップ２９１６）。設定時間内に起動が完了しない場合（ステップ２９１８でＮＯ）、制御回路１２は、対応する電源アラームを発し（ステップ２９２０）、ステップ２９０８に戻る。予備電源が正常に起動した場合、制御回路１２は、該当現用電源３から選択予備電源６への電源切り替えを行い（ステップ２９２２）、ステップ２９０８に戻る。

以上、プログラム制御による実施形態について説明してきたが、次に、ディスクリート部品による実施形態について説明する。ディスクリート部品による場合には、プログラム制御の場合に比較してコスト面で有利となる。図３０及び図３１は、本発明による電源システムのハードウェア構成の第三の形態を示す図であって、図３０は現用電源正常動作時を示し、図３１は現用電源異常発生時を示す。また、図３２は、図３１における異常発生時の動作を示すタイムチャートである。

図３０及び図３１において、電力供給元である一次電源に、主電源（二次電源及び現用電源に対応する。）が接続され、また、それぞれＦＥＴ２−Ｉ及びＦＥＴ３−Ｉを介して、予備電源１及び予備電源２が接続されている。主電源の出力Ｐ−ＯＵＴ１は、ＦＥＴ１−Ｏを介して、一方、予備電源１の出力及び予備電源２の出力は、それぞれ、ＦＥＴ２−Ｏ及びＦＥＴ３−Ｏを介して、部品への電源ラインＰ−ＯＵＴに接続されている。

予備電源１の入力側に接続されたＦＥＴ２−Ｉのゲートは、主電源の出力Ｐ−ＯＵＴ１を監視する電源監視回路１の出力によって制御される。図３１に示されるように、電源監視回路１は主電源の出力Ｐ−ＯＵＴ１の低下を検出すると“Ｈ”を出力し、これにより予備電源１の入力側に接続されたＦＥＴ２−ＩがＯＮとなり、予備電源１が通電される。

さらに主電源の出力Ｐ−ＯＵＴ１が低下した場合、電源監視回路１よりも低い電圧に検出閾値が設定された電源監視回路２が主電源出力低下を検出し、ＦＥＴ１−Ｏのゲートに対して“Ｌ”を、ＦＥＴ２−Ｏのゲートに接続されるＡＮＤゲートに“Ｈ”を出力する。このＡＮＤゲートは、予備電源１のＯＮ状態を検出する電源監視回路４からも“Ｈ”を受けるため、ＦＥＴ２−Ｏのゲートに“Ｈ”を出力する。かくして、図３２に示されるように、部品に対する電源（Ｐ−ＯＵＴ）が主電源（Ｐ−ＯＵＴ１）から予備電源１（Ｐ−ＯＵＴ２）に切り替えられる。切り替えに際しては、大容量コンデンサＣの作用も加わって電源アラーム状態とならない。予備電源２についても、上記と同様の制御となり、シーケンシャルに電源が切り替わっていく。

予備電源を複数個搭載してバックアップを行うため、電源数が増えて実装領域拡大及びコストアップとなるが、電源の寿命が延び、信頼性が向上する。図３０に示されるように、正常時には、予備電源１及び予備電源２は、それぞれ、ＦＥＴ２−Ｉ及びＦＥＴ３−Ｉによって完全に電力供給を受けていない状態にある。これにより主電源が異常とならない限り、予備電源は常に未使用品となるため、その寿命を延ばすことが可能となる。

以上、本発明を特にその好ましい実施の形態を参照して詳細に説明した。本発明の容易な理解のため、本発明の具体的な形態を以下に付記する。

（付記１）予め少なくとも１個の予備電源を備え、複数の電源のうちの少なくとも１個の電源を現用電源として電力を供給する電源システムであって、
各電源の電圧を監視する電圧監視手段と、
現用電源の電圧が第一の閾値以下に低下したときに停止状態の予備電源の起動操作をする予備電源起動手段と、
少なくとも該予備電源の起動完了を条件にして該予備電源を新たな現用電源とする電源切り替え操作を行う電源切り替え手段と、
を具備する電源システム。

（付記２）該予備電源には通常状態において通電されていない、付記１に記載の電源システム。

（付記３）前記予備電源起動手段が予備電源の起動操作をすべきときに起動可能な予備電源が存在しない場合に電源断シーケンスを起動させる手段、を更に具備する、付記１に記載の電源システム。

（付記４）前記予備電源起動手段による予備電源の起動操作に対し一定時間内に起動が完了しない場合に電源断シーケンスを起動させる手段、を更に具備する、付記１に記載の電源システム。

（付記５）前記予備電源起動手段は、予備電源の出力電圧を対象現用電源の電圧値に設定して起動操作を行う、付記１に記載の電源システム。

（付記６）前記予備電源起動手段は、瞬間的な電圧低下を無視するためのグリッチ時間を設けて電圧低下を判断する、付記１に記載の電源システム。

（付記７）前記電源切り替え手段は、瞬間的な電圧低下を無視するためのグリッチ時間内に現用電源の電圧が該第一の閾値よりも低い第二の閾値以下に低下したこと、又は、該グリッチ時間経過時に現用電源の電圧が依然として該第一の閾値以下であること、を更なる条件として電源切り替え操作を行う、付記１に記載の電源システム。

（付記８）現用電源の出力電流が増加した場合に、該現用電源に対して予備電源を並列に動作させ出力補助を行わせる手段、を更に具備する、付記１に記載の電源システム。

（付記９）現用電源に対して負荷側の動作モードの変更により消費電力が変化するのに応じて、該現用電源から消費電力に適した予備電源への電源切り替えを行う手段、を更に具備する、付記１に記載の電源システム。

（付記１０）前記電圧監視手段は、該現用電源の電圧が該第一の閾値以下に低下したことを検出する第一の監視回路と、該現用電源の電圧が該第一の閾値よりも低い第二の閾値以下に低下したことを検出する第二の監視回路と、から構成され、
前記予備電源起動手段は、該第一の監視回路の出力に基づいて動作する半導体スイッチ回路及びゲート回路から構成され、
前記電源切り替え手段は、該第二の監視回路の出力に基づいて動作する半導体スイッチ回路及びゲート回路から構成される、
付記１に記載の電源システム。

電子装置に対する従来の電源システムの構成を示す図である。図１における一次電源、二次電源及び部品の接続の詳細並びにその正常時の状態を示す図である。図２において二次電源に異常が発生した場合の状態を示す図である。図３における電源異常時の動作を示すタイムチャートである。本発明による電源システムのハードウェア構成の第一の形態を示す図である。図５における電源制御回路による制御シーケンスの第一の形態を示す図である。図５における電源制御回路による制御シーケンスの第二の形態を示す図である。図５における電源制御回路による制御シーケンスの第三の形態を示す図である。グリッチ時間を設けた電圧監視処理について説明するための図であって電圧が回復した場合を示すものである。グリッチ時間を設けた電圧監視処理について説明するための図であって電圧が回復しなかった場合を示すものである。図５における電源制御回路による制御シーケンスの第四の形態を示す図である。図５における電源制御回路による制御シーケンスの第五の形態を示す図である。グリッチ時間及び二つの閾値電圧を設けた電源切り替え処理について説明するための図（１／３）である。グリッチ時間及び二つの閾値電圧を設けた電源切り替え処理について説明するための図（２／３）である。グリッチ時間及び二つの閾値電圧を設けた電源切り替え処理について説明するための図（３／３）である。図５における電源制御回路による制御シーケンスの第六の形態を示す図である。図５における電源制御回路による制御シーケンスの第七の形態を示す図である。図５における電源制御回路による制御シーケンスの第八の形態を示す図である。本発明による電源システムのハードウェア構成の第二の形態を示す図である。図１９における電源制御回路による制御シーケンスの第一の形態を示す図である。図１９における電源制御回路による制御シーケンスの第二の形態を示す図である。図１９における電源制御回路による制御シーケンスの第三の形態を示す図である。図１９における電源制御回路による制御シーケンスの第四の形態を示す図である。図１９における電源制御回路による制御シーケンスの第五の形態を示す図である。図１９における電源制御回路による制御シーケンスの第六の形態を示す図である。図１９における電源制御回路による制御シーケンスの第七の形態を示す図である。図１９における電源制御回路による制御シーケンスの第八の形態を示す図である。予備電源に出力補助を行わせる制御シーケンスを示す図である。負荷に応じて予備電源への切り替えを行う制御シーケンスを示す図である。本発明による電源システムのハードウェア構成の第三の形態を示す図（現用電源正常動作時）である。本発明による電源システムのハードウェア構成の第三の形態を示す図（現用電源異常発生時）である。図３１における異常発生時の動作を示すタイムチャートである。

符号の説明

１一次電源
２遮断用ＦＥＴ
３二次電源
４電圧検出器
５ダイオード
６予備電源
７予備電源出力電圧調整回路
８電圧検出器
９電源切り替え用ＦＥＴ
１０ダイオード
１１電流センサ
１２電源制御回路
１００電子装置
１１０一次側電源装置
１１２ＵＰＳを使用した電源バックアップ構成
１１４専用電源の多重化による電源バックアップ構成

Claims

予め少なくとも１個の予備電源を備え、複数の電源のうちの少なくとも１個の電源を現用電源として電力を供給する電源システムであって、
各電源の電圧を監視する電圧監視手段と、
現用電源の電圧が第一の閾値以下に低下したときに停止状態の予備電源の起動操作をする予備電源起動手段と、
少なくとも該予備電源の起動完了を条件にして該予備電源を新たな現用電源とする電源切り替え操作を行う電源切り替え手段と、
を具備し、
前記電源切り替え手段は、少なくとも瞬間的な電圧低下を無視するためのグリッチ時間内に現用電源の電圧が該第一の閾値よりも低い第二の閾値以下に低下したことを更なる条件として電源切り替え操作を行う、電源システム。
予め少なくとも１個の予備電源を備え、複数の電源のうちの少なくとも１個の電源を現用電源として電力を供給する電源システムであって、
前記各電源の電圧を監視する電圧監視手段と、
前記各電源の電流を監視する電流監視手段と、
該現用電源の出力電流が増加した場合に、該現用電源に対して予備電源を並列に動作させ出力補助を行わせる手段と、
現用電源の電圧が第一の閾値以下に低下したときに停止状態の予備電源の起動操作をする予備電源起動手段と、
少なくとも該予備電源の起動完了を条件にして該予備電源を新たな現用電源とする電源切り替え操作を行う電源切り替え手段と、を具備し、
前記電源切り替え手段は、少なくとも瞬間的な電圧低下を無視するためのグリッチ時間内に現用電源の電圧が該第一の閾値よりも低い第二の閾値以下に低下したことを更なる条件として電源切り替え操作を行う、電源システム。
予め少なくとも１個の予備電源を備え、複数の電源のうちの少なくとも１個の電源を現用電源として電力を供給する電源システムであって、
各電源の電圧を監視する電圧監視手段と、
現用電源の電圧が第一の閾値以下に低下したときに停止状態の予備電源の起動操作をする予備電源起動手段と、
少なくとも該予備電源の起動完了を条件にして該予備電源を新たな現用電源とする電源切り替え操作を行う電源切り替え手段と、
を具備し、
前記電圧監視手段は、該現用電源の電圧が該第一の閾値以下に低下したことを検出する第一の監視回路と、該現用電源の電圧が該第一の閾値よりも低い第二の閾値以下に低下したことを検出する第二の監視回路と、から構成され、
前記予備電源起動手段は、該第一の監視回路の出力に基づいて動作する半導体スイッチ回路及びゲート回路から構成され、
前記電源切り替え手段は、該第二の監視回路の出力に基づいて動作する半導体スイッチ回路及びゲート回路から構成される、
電源システム。