JP5088049B2 - 電源システム - Google Patents

電源システム Download PDF

Info

Publication number
JP5088049B2
JP5088049B2 JP2007218691A JP2007218691A JP5088049B2 JP 5088049 B2 JP5088049 B2 JP 5088049B2 JP 2007218691 A JP2007218691 A JP 2007218691A JP 2007218691 A JP2007218691 A JP 2007218691A JP 5088049 B2 JP5088049 B2 JP 5088049B2
Authority
JP
Japan
Prior art keywords
power supply
power
voltage
standby
working
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007218691A
Other languages
English (en)
Other versions
JP2009055686A (ja
Inventor
正紀 大橋
道弘 落合
健次 福田
一郎 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007218691A priority Critical patent/JP5088049B2/ja
Publication of JP2009055686A publication Critical patent/JP2009055686A/ja
Application granted granted Critical
Publication of JP5088049B2 publication Critical patent/JP5088049B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Stand-By Power Supply Arrangements (AREA)

Description

本発明は、予め備えられた少なくとも1個の予備電源を含む複数の電源を用いて電力を供給する電源システムに関する。
通信装置、医療機器等の電子装置において、複数の二次電源を備えた電源システムが使用されている。図1には、CPU(Central Processing Unit)、RAM(Random Access Memory)、FPGA(Field Programmable Gate Array)、ROM(Read Only Memory)、入出力装置(I/O)等によって構成される電子装置100に対する従来の電源システムの構成が示されている。
図1に示されるように、電子装置100へ電力を供給する一次側の電源装置110には、UPS(Uninterruptible Power Supply)を使用した電源バックアップ構成112や、専用電源の多重化による電源バックアップ構成114が設けられる場合がある。一方、CPU、RAM、FPGA、ROM、I/O等によって構成される電子装置100においては、それらの各電子部品の低電圧化、多電源化により、異なる出力電圧を持つ複数の電源系統が搭載されるのが一般的である。このような電子装置内部の二次側以降の電源に関しては、コストや実装の面からバックアップ電源は通常搭載されない。すなわち、メモリのバックアップ程度の目的のためにはバックアップ電源は搭載されないのが普通である。
この場合において、二次側以降の電源に電圧低下、電源断等の電源障害が発生したときには、誤動作や動作不能という状態が発生するが、通信装置、医療機器等の電子装置のように連続した動作を保証しなければならない装置に関しては、そのような動作停止は致命的である。このため、使用される電源を長寿命化させるか、あるいは、予備電源を搭載してシームレスに予備電源へ切り替えるバックアップ機能を設ける必要がある。しかし、複数ある電源全てに予備電源を搭載することは、コストの面、実装の面、消費電力の面で問題が生ずる。
図2は、図1において、電源0として示される一次電源、電源1〜4の任意の一つとして示される二次電源、及びCPU等として示される電力供給先の部品の接続の詳細、並びに、その正常時の状態、を示す図である。図2に示されるように、二次電源の出力電圧P−OUT1が所定の閾値を基準にして“H”(ハイレベル)となっているときには、電源監視回路からも“H”の信号が出力される。その結果、半導体スイッチたるFET(Field Effect Transistor)はオン状態となり、その出力P−OUTは、P−OUT1となって部品に供給される。
二次電源に異常が発生すると、図3に示されるように、電源監視回路は、P−OUT1が“L”(ロウレベル)に落ちたことを検出し、その出力を“L”とする。すると、FETは、オフ状態(遮断状態)となる。しかし、FETの出力ラインには大容量コンデンサCが設けられているため、図4に示されるように、二次電源に異常が発生した時点と部品への供給電圧が低下してアラーム状態となる時点との間には、一定時間の遅れがある。このように大容量コンデンサを設けることにより一時的なバックアップは可能となるが、長時間に及ぶ異常には対処することができない。
なお、本発明に関連する先行技術文献として、下記特許文献1は、出力電圧及び出力電流がそれぞれ同一の基本構成の複数の直流電源部と、その複数の直流電源部を出力端子に対して逆流阻止用のダイオードを介して接続し且つ隣接する直流電源部の負極性端子と正極性端子との間を接続する為のスイッチ回路と、そのスイッチ回路を直流出力電圧及び直流出力電流の条件設定に従って選択的に制御し該複数の直流電源部の直列、並列又は直並列の接続状態に制御する制御回路と、を備え、各種の出力条件に対応可能とした直流電源装置について開示している。
また、下記特許文献2は、出力電圧可変型DC−DCコンバータとそのDC−DCコンバータの出力電圧を設定する電圧設定信号を出力する電源切替回路とからなる複数個の電源ユニットと、該電源切替回路にそれぞれ接続され該電圧設定信号を選択する複数の選択回路と、からなり、各DC−DCコンバータとして同一の構成のDC−DCコンバータを使用して、同一の装置電源より受電し、出力電圧の異なる複数の電源を得られるようにした電源装置について開示している。
また、下記特許文献3は、複数個の入力端子を介してそれぞれ電力を供給している複数個の直流電源のなかから一つの直流電源を選択し、その直流電源から供給される電力を出力端子に出力する直流電源切替装置であって、出力端子と複数個の入力端子との間にそれぞれ電源入切手段を設け、各電源入切手段が出力端子への出力をオンオフする第1のオンオフ手段と入力端子から供給される直流電源を第1のオンオフ手段へ出力するときにダイオードを介するか否かを制御する第2のオンオフ手段とから構成されるようにして、電源切り替え時に負荷にかかる電圧の変動を小さくするとともに通常使用時における電圧の低下がないようにした直流電源切替装置について開示している。
特開2003−304688号公報 特開2001−309648号公報 特開平5−83884号公報
本発明は、上述した問題点に鑑みてなされたものであり、その目的は、コスト、実装領域及び消費電力を抑制しつつ、バックアップのための冗長な電源構成、シームレスな電源切り替え及びシステム全体としての長寿命化を実現する電源システムを提供することにある。
上記目的を達成するために、本発明によれば、予め少なくとも1個の予備電源を備え、複数の電源のうちの少なくとも1個の電源を現用電源として電力を供給する電源システムであって、各電源の電圧を監視する電圧監視手段と、現用電源の電圧が第一の閾値以下に低下したときに停止状態の予備電源の起動操作をする予備電源起動手段と、少なくとも該予備電源の起動完了を条件にして該予備電源を新たな現用電源とする電源切り替え操作を行う電源切り替え手段と、を具備する電源システムが提供される。
一つの好適な態様では、前記予備電源起動手段は、予備電源の出力電圧を対象現用電源の電圧値に設定して起動操作を行う。
一つの好適な態様では、前記電源切り替え手段は、瞬間的な電圧低下を無視するためのグリッチ時間内に現用電源の電圧が該第一の閾値よりも低い第二の閾値以下に低下したこと、又は、該グリッチ時間経過時に現用電源の電圧が依然として該第一の閾値以下であること、を更なる条件として電源切り替え操作を行う。
一つの好適な態様では、現用電源の出力電流が増加した場合に、該現用電源に対して予備電源を並列に動作させ出力補助を行わせる手段、を更に具備する。
一つの好適な態様では、現用電源に対して負荷側の動作モードの変更により消費電力が変化するのに応じて、該現用電源から消費電力に適した予備電源への電源切り替えを行う手段、を更に具備する。
一つの好適な態様では、前記電圧監視手段は、該現用電源の電圧が該第一の閾値以下に低下したことを検出する第一の監視回路と、該現用電源の電圧が該第一の閾値よりも低い第二の閾値以下に低下したことを検出する第二の監視回路と、から構成され、前記予備電源起動手段は、該第一の監視回路の出力に基づいて動作する半導体スイッチ回路及びゲート回路から構成され、前記電源切り替え手段は、該第二の監視回路の出力に基づいて動作する半導体スイッチ回路及びゲート回路から構成される。
本発明による電源システムにおいては、現用電源の電圧が低下した時点で停止状態の予備電源が起動されるため、消費電力を抑制することができる。また、電源切り替えに際しては、上述のように予め予備電源の起動をしておき、次いで現用電源から予備電源への切り替え操作を行うという2段階の動作となるため、シームレスな電源切り替えが実現されて、電子装置の動作に支障を及ぼすことがない。そして、電源システム全体としての電力供給期間の長期化が図られる。
以下、添付図面を参照して本発明の実施形態について説明する。図5は、本発明による電源システムのハードウェア構成の第一の形態を示す図である。この形態では、1個の予備電源が複数個の現用電源に対するバックアップを行うように予め構成される。図5において、符号1は、一次電源を示す。符号2は、一次電源1による電力供給を遮断するFETを示す。
符号3−1,3−2,…,3−n(任意の一つを符号3で示す。)は、現用電源としての複数個の二次電源を示す。符号4−1,4−2,…,4−n(任意の一つを符号4で示す。)は、それぞれ、二次電源3−1,3−2,…,3−nの出力電圧を監視する電圧検出器を示す。符号5−1,5−2,…,5−n(任意の一つを符号5で示す。)は、予備電源側のダイオードとともにダイオードOR回路を構成する逆流防止用ダイオードを示す。
符号6は、二次電源3−1,3−2,…,3−n(現用電源)に対するバックアップを行う予備電源を示す。符号7は、予備電源6の出力電圧を調整するための回路を示す。符号8は、予備電源6の出力電圧を監視する電圧検出器を示す。符号9−1,9−2,…,9−n(任意の一つを符号9で示す。)は、電源切り替え用FETを示す。符号10−1,10−2,…,10−n(任意の一つを符号10で示す。)は、現用電源側のダイオード5とともにダイオードOR回路を構成するダイオードを示す。
符号11−1,11−2,…,11−n(任意の一つを符号11で示す。)は、過電流の検出を行う電流センサを示す。符号12は、プログラムにより電源切り替え制御を行う電源制御回路を示す。電子装置内に実装されるCPU、FPGA等には、各種電源電圧が必要であり、電源シーケンスが規定されているものがあるため、図5における電源制御回路12は、電源投入/電源切断時、二次電源3−1,3−2,…,3−n(現用電源)の電源シーケンスをプログラムにより制御する。
図5において、電圧検出器4は、現用電源3の電圧値を電源制御回路12に報知し、電圧検出器8は、予備電源6の電圧値を電源制御回路12に報知する。また、電流センサ11は、現用電源3と予備電源6とをダイオードORして得られる電源電流の電流値を電源制御回路12に報知する。なお、現用電源3の出力側及び予備電源6の出力側に、それぞれ、電流センサを設けてもよい。また、過電流検出結果を電源切り替えのきっかけにしないのであれば、電流センサ11は必要ない。また、電圧検出器や電流センサは、電源に内蔵されていてもよい。
図5において、電源制御回路12は、出力電圧調整回路7を制御することにより予備電源6の出力電圧を設定する。同図では、1台の予備電源6がn台の現用電源3に対するバックアップを行っているが、n台の現用電源3が同じ電源出力電圧を有するのであれば、出力電圧調整回路7による設定は必要ない。また同様に、電源種別毎にバックアップ用の予備電源6を搭載する構成を取る場合も同様に出力電圧調整回路7を省くことが可能である。
図5においては、電源切り替え用FET9と、ダイオード5及びダイオード10により構成されるダイオードOR回路と、により、現用電源3と予備電源6とが多重接続されている。電源制御回路12は、現用電源3の出力が低下した場合に、電源切り替え用FET9のゲート電圧を制御することによって、電源を現用電源3から予備電源6へ切り替える。
電源制御回路12は、後述のプログラムシーケンスに示されるように、電圧検出器4又は電流センサ11からもたらされる電源異常を受けて、必要に応じて出力電圧調整回路7を制御することで電源異常が発生した対象電圧に予備電源6の出力電圧を設定した後、予備電源6を起動し、対象現用電源3から予備電源6への電源切り替えを行い、異常電源を停止させる。
異常が検出されても対象電源が監視中に復旧すれば、電源切り替えを行うことなく、一旦起動された予備電源6を停止させることもできる。また、予備電源が既に使用されている場合や、電源切り替え後に過電流が続く場合などは、電源断シーケンスに移行する。もし電子装置が冗長化されていれば、電源制御回路12から出力される電源アラームに基づく電子装置切り替え後に電源断シーケンスに移行するようにしてもよい。
また、予備電源への電源切り替え後、電圧の低下した二次電源3の出力をFET等による半導体スイッチ回路により切断した後に、該当電源の再起動を行い、正常に立ち上がれば再度予備電源からの切り戻しを行う電源復旧機能を搭載することも可能である。さらに、電源制御回路12のプログラムにより、CPU動作モード等の変更に伴う負荷の変化に応じて電源を切り替える機能、あるいは予備電源を並列運転することで電源出力を補助する機能を備えることも可能である。以下、電源制御回路12による制御シーケンスの各種の形態について説明する。
図6は、図5における電源制御回路12による制御シーケンスの第一の形態を示す図である。この形態は、各二次電源3が同一の出力電圧を有し、予備電源6の出力電圧もそれに一致するように設定されていることを前提とするものである。まず、制御回路12は、電源起動シーケンスに従って二次電源3−1,3−2,…,3−n(当初の現用電源)を起動する(ステップ602)。次いで、制御回路12は、停止電源以外の電源すなわち現用電源(当初は電源3−1,3−2,…,3−n)について、電圧低下が検出されたか否かを判定する(ステップ604)。電圧低下が検出されるまでステップ604が繰り返される。
電圧低下が検出された場合、制御回路12は、既に予備電源6への電源切り替えが行われているか否かを判定する(ステップ606)。既に予備電源6への電源切り替えが行われ、新たに起動可能な予備電源が存在しない場合、制御回路12は、対応する電源アラームを発した後、所定の電源断シーケンスを起動させる(ステップ608)。
一方、未だ予備電源6への電源切り替えが行われていない場合、即ち起動可能な予備電源が存在する場合、制御回路12は、予備電源6の起動操作をするとともに、対応する電源アラームを発する(ステップ610)。なお、予備電源6は、通常状態において通電を受けていない。
次いで、制御回路12は、電圧検出器8の出力に基づいて、予備電源6の起動が完了したか否か、即ち予備電源6が正常に立ち上がったか否かを判定する(ステップ612)。設定時間内に起動が完了しない場合、制御回路12は、対応する電源アラームを発した後、所定の電源断シーケンスを起動させる(ステップ614、608)。
一方、予備電源6の起動が完了した場合、制御回路12は、対象FET9を制御して予備電源6の出力を対象ダイオードOR回路の出力に導くことで対象二次電源3から予備電源6への電源切り替えを行うとともに、電圧低下を起こした対象二次電源3を停止状態すなわち電源切断状態とする(ステップ616)。その後、制御回路12は、ステップ604に戻る。
図7は、図5における電源制御回路12による制御シーケンスの第二の形態を示す図である。この形態は、複数個の二次電源3に異なる出力電圧のものが含まれるため予備電源6の出力電圧の調整が必要であることを前提とするものである。図7におけるステップ702、704、706、708、712、714及び716の内容は、それぞれ、図6におけるステップ602、604、606、608、612、614及び616の内容と同一である。
そして、図6におけるステップ610の内容が図7におけるステップ710の内容に置き換えられた点において、図7の制御シーケンスは図6の制御シーケンスと相違する。すなわち、図7の制御シーケンスにおいては、制御回路12は、出力電圧調整回路7を制御することにより、予備電源6の出力電圧を対象二次電源(現用電源)3の電圧値に設定した後、予備電源6の起動操作をするとともに、対応する電源アラームを発する(ステップ710)。
図8は、図5における電源制御回路12による制御シーケンスの第三の形態を示す図である。この形態は、各二次電源3が同一の出力電圧を有し、予備電源6の出力電圧もそれに一致するように設定されていることを前提とするものである。図8におけるステップ802、804、810、812、814、816、818及び820の内容は、それぞれ、図6におけるステップ602、604、606、608、610、612、614及び616の内容と同一である。
そして、図6のステップ604に相当するステップ804と図6のステップ606に相当するステップ810との間にステップ806及び808が追加されている点において、図8の制御シーケンスは図6の制御シーケンスと相違する。ステップ806及び808は、電源電圧がノイズなどにより瞬間的に低下したが動作上問題がない場合があることを考慮して、瞬間的な電圧低下を無視するためのグリッチ(glitch)時間を設けて電圧低下を判断すべく追加されたステップである。すなわち、電圧低下が検出されても一定のグリッチ時間だけ待ち(ステップ806)、グリッチ時間経過後に改めて電圧低下のままか否かを判断して(ステップ808)、予備電源起動操作へと進む。
この実施形態によれば、図9及び図10に示されるように、電源電圧Vが閾値電圧V1に低下した時点t0では予備電源(電圧VA)の起動操作をせず、所定のグリッチ時間tGが経過する時点t1まで待機する。そして、図9に示されるように、時点t1において電源電圧Vが閾値V1以上に回復していれば予備電源の起動操作をしない。一方、図10に示されるように、時点t1においても電源電圧Vが閾値V1以下であれば予備電源(電圧VA)の起動操作をし、起動が完了した時点t2において電源切り替えを行う。
図11は、図5における電源制御回路12による制御シーケンスの第四の形態を示す図である。この形態は、複数個の二次電源3に異なる出力電圧のものが含まれるため予備電源6の出力電圧の調整が必要であることを前提とするものである。図11におけるステップ1102、1104、1106、1108、1110、1112、1116、1118及び1120の内容は、それぞれ、図8におけるステップ802、804、806、808、810、812、816、818及び820の内容と同一である。
そして、図8におけるステップ814の内容が図11におけるステップ1114の内容に置き換えられた点において、図11の制御シーケンスは図8の制御シーケンスと相違する。すなわち、図11の制御シーケンスにおいては、制御回路12は、出力電圧調整回路7を制御することにより、予備電源6の出力電圧を対象二次電源(現用電源)3の電圧値に設定した後、予備電源6の起動操作をするとともに、対応する電源アラームを発する(ステップ1114)。
図12は、図5における電源制御回路12による制御シーケンスの第五の形態を示す図である。この形態は、各二次電源3が同一の出力電圧を有し、予備電源6の出力電圧もそれに一致するように設定されていることを前提とするものである。前述の図9及び図10に示されるシーケンスでは、時点t0で電圧低下が検出されても、グリッチ時間tGの経過時点t1まで待って予備電源の起動操作を行うため、シームレスな電源切り替えに支障をきたすおそれがある。そこで、本形態では、予備電源起動操作の早期化及び電源切り替えの早期化により、よりシームレスな電源切り替えを実現する。
具体的には、図13、図14及び図15に示されるように、電源電圧Vが閾値電圧V1に低下した時点t0で予備電源(電圧VA)の起動操作を行う。そして、図13に示されるように、グリッチ時間tG内に電源電圧Vが閾値電圧V1よりも低い第二の閾値電圧V2以下に低下すると、その時点tXにおいて現用電源(電圧V)から予備電源(電圧VA)への切り替えを行う。また、図14に示されるように、グリッチ時間tG内に電源電圧Vが閾値電圧V2まで低下しなくても、グリッチ時間tG経過時点t1において電源電圧Vが閾値電圧V1以下であれば現用電源(電圧V)から予備電源(電圧VA)への切り替えを行う。一方、図15に示されるように、グリッチ時間tG内に電源電圧Vが閾値電圧V2に低下することもなく、かつ、グリッチ時間tG経過時点t1において電源電圧Vが閾値電圧V1以上に回復していれば、時点t1において予備電源を落とす。
図13、図14及び図15に示される電源切り替えを実現する図12の制御シーケンスを参照すると、まず、制御回路12は、電源起動シーケンスに従って二次電源3−1,3−2,…,3−n(当初の現用電源)を起動する(ステップ1202)。次いで、制御回路12は、停止電源以外の電源すなわち現用電源(当初は電源3−1,3−2,…,3−n)について、電圧低下(V<V1)が検出されたか否かを判定する(ステップ1204)。電圧低下が検出されるまでステップ1204が繰り返される。電圧低下が検出された場合、制御回路12は、既に予備電源6への電源切り替えが行われているか否かを判定する(ステップ1206)。
未だ予備電源6への電源切り替えが行われていない場合、即ち新たに起動可能な予備電源が存在する場合、制御回路12は、予備電源6の起動操作をする(ステップ1208)。次いで、制御回路12は、グリッチ時間内に電源電圧Vが閾値V2以下に低下した場合、又は、グリッチ時間経過時点において電源電圧Vが閾値V1以下にある場合には、電源アラームを発する(ステップ1210、1212、1214及び1216)。一方、それら二つの場合に該当しない場合すなわち電源電圧が回復した場合には、制御回路12は予備電源を落とし(ステップ1218)、ステップ1204に戻る。
ステップ1216において電源アラームを発した後には、制御回路12は、電圧検出器8の出力に基づいて、予備電源6の起動が完了したか否か、即ち予備電源6が正常に立ち上がったか否かを判定する(ステップ1220)。設定時間内に起動が完了しない場合、制御回路12は、対応する電源アラームを発した後、所定の電源断シーケンスを起動させる(ステップ1222、1224)。一方、予備電源6の起動が完了した場合、制御回路12は、対象FET9を制御して予備電源6の出力を対象ダイオードOR回路の出力に導くことで対象二次電源3から予備電源6への電源切り替えを行うとともに、電圧低下を起こした対象二次電源3を停止状態すなわち電源切断状態とする。その後、制御回路12は、ステップ1204に戻る。
また、ステップ1206において既に予備電源6への電源切り替えが行われ新たに起動可能な予備電源が存在しないと判断された場合、予備電源の起動操作を行うことなく、ステップ1210、1212及び1214と同一の内容の判定処理を行う(ステップ1228、1230及び1232)。そして、電源電圧が回復した場合(ステップ1232でNOの場合)にはステップ1204に戻る。一方、電源電圧が回復しなかった場合(ステップ1230でYES又はステップ1232でYESの場合)には、制御回路12は、電源アラームを発した後、所定の電源断シーケンスを起動させる(ステップ1224)。
図16は、図5における電源制御回路12による制御シーケンスの第六の形態を示す図である。この形態は、複数個の二次電源3に異なる出力電圧のものが含まれるため予備電源6の出力電圧の調整が必要であることを前提とするものである。図16の制御シーケンスと図12の制御シーケンスとを比較すると、図16のステップ1608の内容が図12の対応ステップ1208の内容と相違する。すなわち、図16の制御シーケンスにおいては、制御回路12は、出力電圧調整回路7を制御することにより、予備電源6の出力電圧を対象二次電源(現用電源)3の電圧値に設定した後、予備電源6の起動操作をする(ステップ1608)。
図17は、図5における電源制御回路12による制御シーケンスの第七の形態を示す図である。この形態は、各二次電源3が同一の出力電圧を有し、予備電源6の出力電圧もそれに一致するように設定されていることを前提とするものである。図17の制御シーケンスと図12の制御シーケンスとを比較すると、図17の制御シーケンスではステップ1734、1736,1738及び1740が追加されている。
すなわち、図17の制御シーケンスでは、電源切り替え後、停止状態とされた電源に対し、再起動を試みる(ステップ1734)。かかる再起動は、二次電源3の出力側にもFETなどによる半導体スイッチ回路を設け、停止状態の電源の出力を半導体スイッチ回路により後段回路から切断した状態で行われる。設定時間内に再起動が成功した場合には、予備電源から元の電源へと切り戻した後、予備電源を停止状態とする(ステップ1736,1738及び1740)。
図18は、図5における電源制御回路12による制御シーケンスの第八の形態を示す図である。この形態は、複数個の二次電源3に異なる出力電圧のものが含まれるため予備電源6の出力電圧の調整が必要であることを前提とするものである。図18の制御シーケンスと図17の制御シーケンスとを比較すると、図18のステップ1808の内容が図17の対応ステップ1708の内容と相違する。すなわち、図18の制御シーケンスにおいては、制御回路12は、出力電圧調整回路7を制御することにより、予備電源6の出力電圧を対象二次電源(現用電源)3の電圧値に設定した後、予備電源6の起動操作をする(ステップ1808)。
図19は、本発明による電源システムのハードウェア構成の第二の形態を示す図である。図19の構成が図5の構成と異なるのは、予備電源6、出力電圧調整回路7、電圧検出器8、FET9−1,9−2,…,9−n、及びダイオード10−1,10−2,…,10−nからなる予備電源回路が複数個備えられ、ダイオードOR回路により並列接続されている点である。
すなわち、図19の構成では、1個の予備電源が複数個の現用電源に対するバックアップを行うのに加え、1個の現用電源に対して複数個の予備電源がバックアップを行うことができるように予め構成されている。予備電源が複数個搭載された分、実装領域の拡大、コストアップ等につながるが、電源システムの寿命、信頼性等の面で向上が図られる。以下、図19における電源制御回路12による制御シーケンスの各種形態について説明する。
図20は、図19における電源制御回路12による制御シーケンスの第一の形態を示す図である。図20の制御シーケンスは、前述した図6の制御シーケンスを、複数個の予備電源をサポートすることができるように変更したものである。具体的には、図6のステップ606に対応する図20のステップ2006が、複数の予備電源の中に電源切り替え先となり得る予備電源が残っているか(すなわち、新たに起動可能な予備電源が存在するか)否かを判定するように構成される。
図21は、図19における電源制御回路12による制御シーケンスの第二の形態を示す図である。図21の制御シーケンスは、前述した図7の制御シーケンスを、複数個の予備電源をサポートすることができるように変更したものである。具体的には、図7のステップ706に対応する図21のステップ2106が、複数の予備電源の中に電源切り替え先となり得る予備電源が残っているか(すなわち、新たに起動可能な予備電源が存在するか)否かを判定するように構成される。
図22は、図19における電源制御回路12による制御シーケンスの第三の形態を示す図である。図22の制御シーケンスは、前述した図8の制御シーケンスを、複数個の予備電源をサポートすることができるように変更したものである。具体的には、図8のステップ810に対応する図22のステップ2210が、複数の予備電源の中に電源切り替え先となり得る予備電源が残っているか(すなわち、新たに起動可能な予備電源が存在するか)否かを判定するように構成される。
図23は、図19における電源制御回路12による制御シーケンスの第四の形態を示す図である。図23の制御シーケンスは、前述した図11の制御シーケンスを、複数個の予備電源をサポートすることができるように変更したものである。具体的には、図11のステップ1110に対応する図23のステップ2310が、複数の予備電源の中に電源切り替え先となり得る予備電源が残っているか(すなわち、新たに起動可能な予備電源が存在するか)否かを判定するように構成される。
図24は、図19における電源制御回路12による制御シーケンスの第五の形態を示す図である。図24の制御シーケンスは、前述した図12の制御シーケンスを、複数個の予備電源をサポートすることができるように変更したものである。具体的には、図12のステップ1206に対応する図24のステップ2406が、複数の予備電源の中に電源切り替え先となり得る予備電源が残っているか(すなわち、新たに起動可能な予備電源が存在するか)否かを判定するように構成される。
図25は、図19における電源制御回路12による制御シーケンスの第六の形態を示す図である。図25の制御シーケンスは、前述した図16の制御シーケンスを、複数個の予備電源をサポートすることができるように変更したものである。具体的には、図16のステップ1606に対応する図25のステップ2506が、複数の予備電源の中に電源切り替え先となり得る予備電源が残っているか(すなわち、新たに起動可能な予備電源が存在するか)否かを判定するように構成される。
図26は、図19における電源制御回路12による制御シーケンスの第七の形態を示す図である。図26の制御シーケンスは、前述した図17の制御シーケンスを、複数個の予備電源をサポートすることができるように変更したものである。具体的には、図17のステップ1706に対応する図26のステップ2606が、複数の予備電源の中に電源切り替え先となり得る予備電源が残っているか(すなわち、新たに起動可能な予備電源が存在するか)否かを判定するように構成される。
図27は、図19における電源制御回路12による制御シーケンスの第八の形態を示す図である。図27の制御シーケンスは、前述した図18の制御シーケンスを、複数個の予備電源をサポートすることができるように変更したものである。具体的には、図18のステップ1806に対応する図27のステップ2706が、複数の予備電源の中に電源切り替え先となり得る予備電源が残っているか(すなわち、新たに起動可能な予備電源が存在するか)否かを判定するように構成される。
ところで、図5の構成及び図19の構成は、現用電源3に対して予備電源6を並列に運転することが可能な回路構成となっている。そこで、現用電源3の出力電流が増加した場合にその現用電源3に対して予備電源6を並列に動作させ出力補助を行わせることができる。図28は、予備電源に出力補助を行わせる制御シーケンスを示す図である。同図において、ステップ2802、2804及び2806は、これまでに説明された電源異常時バックアップ処理に該当する。そして、これらと並行してステップ2808以降の処理が行われる。
まず、電源制御回路12は、電流センサ11の出力に基づいて電源電流の増加を監視する(ステップ2808)。電流が増加した場合、制御回路12は、電源アラームを発し(ステップ2810)、必要な並列数分だけ予備電源があるか否かを判断する(ステップ2812)。必要な数の予備電源がない場合、制御回路12は、その旨のアラームを発した後、電源断シーケンスを起動させる(ステップ2814)。
一方、必要な数の予備電源がある場合、必要に応じて該当電源の電圧値に設定して必要な数の予備電源を起動させる操作を行う(ステップ2816)。次いで、制御回路12は、必要な数の予備電源の起動が完了したか否か即ち正常に立ち上がったか否かを判定する(ステップ2818)。設定時間内に起動が完了しない場合、制御回路12は、対応する電源アラームを発した後、所定の電源断シーケンスを起動させる(ステップ2820、2814)。
設定時間内に起動が完了した場合、制御回路12は、該当するFET9をターンオンして予備電源を追加接続する(ステップ2822)。次いで、制御回路12は、追加接続により過電流となっているかどうかを判定し(ステップ2824)、過電流の場合にはステップ2814に移行する一方、過電流になっていない場合にはステップ2808に戻る。
また、図5の構成及び図19の構成によれば、現用電源3に対して負荷側の動作モードの変更により消費電力が変化するのに応じて現用電源3から消費電力に適した予備電源6への電源切り替えを行うことができる。例えば、CPU動作モードの切り替え等により負荷電流が減る場合に最適な電源に切り替えることにより、最も電源使用効率が高くなる電源を使用することが可能となる。
図29は、負荷に応じて予備電源への切り替えを行う制御シーケンスを示す図である。同図において、ステップ2902、2904及び2906は、これまでに説明された電源異常時バックアップ処理に該当する。そして、これらと並行してステップ2908以降の処理が行われる。
まず、CPU動作モードの変更等、負荷側の動作モードに変更があったかどうかを監視する(ステップ2908)。なお、電源制御回路12は、負荷側から当該変更に関する信号を受信することができるように予め構成されている。負荷側の動作モードに変更があった場合、制御回路12は、変更後の負荷に応じた予備電源を選定し(ステップ2910)、切り替え先としたい予備電源が未使用であるか否かを判定する(ステップ2912)。未使用でない場合には、ステップ2908に戻る。
一方、未使用の場合、制御回路12は、必要に応じて該当電源の電圧値に設定して選択予備電源を起動させる操作を行う(ステップ2914)。次いで、制御回路12は、当該予備電源の起動が完了したか否か即ち正常に立ち上がったか否かを判定する(ステップ2916)。設定時間内に起動が完了しない場合(ステップ2918でNO)、制御回路12は、対応する電源アラームを発し(ステップ2920)、ステップ2908に戻る。予備電源が正常に起動した場合、制御回路12は、該当現用電源3から選択予備電源6への電源切り替えを行い(ステップ2922)、ステップ2908に戻る。
以上、プログラム制御による実施形態について説明してきたが、次に、ディスクリート部品による実施形態について説明する。ディスクリート部品による場合には、プログラム制御の場合に比較してコスト面で有利となる。図30及び図31は、本発明による電源システムのハードウェア構成の第三の形態を示す図であって、図30は現用電源正常動作時を示し、図31は現用電源異常発生時を示す。また、図32は、図31における異常発生時の動作を示すタイムチャートである。
図30及び図31において、電力供給元である一次電源に、主電源(二次電源及び現用電源に対応する。)が接続され、また、それぞれFET2−I及びFET3−Iを介して、予備電源1及び予備電源2が接続されている。主電源の出力P−OUT1は、FET1−Oを介して、一方、予備電源1の出力及び予備電源2の出力は、それぞれ、FET2−O及びFET3−Oを介して、部品への電源ラインP−OUTに接続されている。
予備電源1の入力側に接続されたFET2−Iのゲートは、主電源の出力P−OUT1を監視する電源監視回路1の出力によって制御される。図31に示されるように、電源監視回路1は主電源の出力P−OUT1の低下を検出すると“H”を出力し、これにより予備電源1の入力側に接続されたFET2−IがONとなり、予備電源1が通電される。
さらに主電源の出力P−OUT1が低下した場合、電源監視回路1よりも低い電圧に検出閾値が設定された電源監視回路2が主電源出力低下を検出し、FET1−Oのゲートに対して“L”を、FET2−Oのゲートに接続されるANDゲートに“H”を出力する。このANDゲートは、予備電源1のON状態を検出する電源監視回路4からも“H”を受けるため、FET2−Oのゲートに“H”を出力する。かくして、図32に示されるように、部品に対する電源(P−OUT)が主電源(P−OUT1)から予備電源1(P−OUT2)に切り替えられる。切り替えに際しては、大容量コンデンサCの作用も加わって電源アラーム状態とならない。予備電源2についても、上記と同様の制御となり、シーケンシャルに電源が切り替わっていく。
予備電源を複数個搭載してバックアップを行うため、電源数が増えて実装領域拡大及びコストアップとなるが、電源の寿命が延び、信頼性が向上する。図30に示されるように、正常時には、予備電源1及び予備電源2は、それぞれ、FET2−I及びFET3−Iによって完全に電力供給を受けていない状態にある。これにより主電源が異常とならない限り、予備電源は常に未使用品となるため、その寿命を延ばすことが可能となる。
以上、本発明を特にその好ましい実施の形態を参照して詳細に説明した。本発明の容易な理解のため、本発明の具体的な形態を以下に付記する。
(付記1) 予め少なくとも1個の予備電源を備え、複数の電源のうちの少なくとも1個の電源を現用電源として電力を供給する電源システムであって、
各電源の電圧を監視する電圧監視手段と、
現用電源の電圧が第一の閾値以下に低下したときに停止状態の予備電源の起動操作をする予備電源起動手段と、
少なくとも該予備電源の起動完了を条件にして該予備電源を新たな現用電源とする電源切り替え操作を行う電源切り替え手段と、
を具備する電源システム。
(付記2) 該予備電源には通常状態において通電されていない、付記1に記載の電源システム。
(付記3) 前記予備電源起動手段が予備電源の起動操作をすべきときに起動可能な予備電源が存在しない場合に電源断シーケンスを起動させる手段、を更に具備する、付記1に記載の電源システム。
(付記4) 前記予備電源起動手段による予備電源の起動操作に対し一定時間内に起動が完了しない場合に電源断シーケンスを起動させる手段、を更に具備する、付記1に記載の電源システム。
(付記5) 前記予備電源起動手段は、予備電源の出力電圧を対象現用電源の電圧値に設定して起動操作を行う、付記1に記載の電源システム。
(付記6) 前記予備電源起動手段は、瞬間的な電圧低下を無視するためのグリッチ時間を設けて電圧低下を判断する、付記1に記載の電源システム。
(付記7) 前記電源切り替え手段は、瞬間的な電圧低下を無視するためのグリッチ時間内に現用電源の電圧が該第一の閾値よりも低い第二の閾値以下に低下したこと、又は、該グリッチ時間経過時に現用電源の電圧が依然として該第一の閾値以下であること、を更なる条件として電源切り替え操作を行う、付記1に記載の電源システム。
(付記8) 現用電源の出力電流が増加した場合に、該現用電源に対して予備電源を並列に動作させ出力補助を行わせる手段、を更に具備する、付記1に記載の電源システム。
(付記9) 現用電源に対して負荷側の動作モードの変更により消費電力が変化するのに応じて、該現用電源から消費電力に適した予備電源への電源切り替えを行う手段、を更に具備する、付記1に記載の電源システム。
(付記10) 前記電圧監視手段は、該現用電源の電圧が該第一の閾値以下に低下したことを検出する第一の監視回路と、該現用電源の電圧が該第一の閾値よりも低い第二の閾値以下に低下したことを検出する第二の監視回路と、から構成され、
前記予備電源起動手段は、該第一の監視回路の出力に基づいて動作する半導体スイッチ回路及びゲート回路から構成され、
前記電源切り替え手段は、該第二の監視回路の出力に基づいて動作する半導体スイッチ回路及びゲート回路から構成される、
付記1に記載の電源システム。
電子装置に対する従来の電源システムの構成を示す図である。 図1における一次電源、二次電源及び部品の接続の詳細並びにその正常時の状態を示す図である。 図2において二次電源に異常が発生した場合の状態を示す図である。 図3における電源異常時の動作を示すタイムチャートである。 本発明による電源システムのハードウェア構成の第一の形態を示す図である。 図5における電源制御回路による制御シーケンスの第一の形態を示す図である。 図5における電源制御回路による制御シーケンスの第二の形態を示す図である。 図5における電源制御回路による制御シーケンスの第三の形態を示す図である。 グリッチ時間を設けた電圧監視処理について説明するための図であって電圧が回復した場合を示すものである。 グリッチ時間を設けた電圧監視処理について説明するための図であって電圧が回復しなかった場合を示すものである。 図5における電源制御回路による制御シーケンスの第四の形態を示す図である。 図5における電源制御回路による制御シーケンスの第五の形態を示す図である。 グリッチ時間及び二つの閾値電圧を設けた電源切り替え処理について説明するための図(1/3)である。 グリッチ時間及び二つの閾値電圧を設けた電源切り替え処理について説明するための図(2/3)である。 グリッチ時間及び二つの閾値電圧を設けた電源切り替え処理について説明するための図(3/3)である。 図5における電源制御回路による制御シーケンスの第六の形態を示す図である。 図5における電源制御回路による制御シーケンスの第七の形態を示す図である。 図5における電源制御回路による制御シーケンスの第八の形態を示す図である。 本発明による電源システムのハードウェア構成の第二の形態を示す図である。 図19における電源制御回路による制御シーケンスの第一の形態を示す図である。 図19における電源制御回路による制御シーケンスの第二の形態を示す図である。 図19における電源制御回路による制御シーケンスの第三の形態を示す図である。 図19における電源制御回路による制御シーケンスの第四の形態を示す図である。 図19における電源制御回路による制御シーケンスの第五の形態を示す図である。 図19における電源制御回路による制御シーケンスの第六の形態を示す図である。 図19における電源制御回路による制御シーケンスの第七の形態を示す図である。 図19における電源制御回路による制御シーケンスの第八の形態を示す図である。 予備電源に出力補助を行わせる制御シーケンスを示す図である。 負荷に応じて予備電源への切り替えを行う制御シーケンスを示す図である。 本発明による電源システムのハードウェア構成の第三の形態を示す図(現用電源正常動作時)である。 本発明による電源システムのハードウェア構成の第三の形態を示す図(現用電源異常発生時)である。 図31における異常発生時の動作を示すタイムチャートである。
符号の説明
1 一次電源
2 遮断用FET
3 二次電源
4 電圧検出器
5 ダイオード
6 予備電源
7 予備電源出力電圧調整回路
8 電圧検出器
9 電源切り替え用FET
10 ダイオード
11 電流センサ
12 電源制御回路
100 電子装置
110 一次側電源装置
112 UPSを使用した電源バックアップ構成
114 専用電源の多重化による電源バックアップ構成

Claims (3)

  1. 予め少なくとも1個の予備電源を備え、複数の電源のうちの少なくとも1個の電源を現用電源として電力を供給する電源システムであって、
    各電源の電圧を監視する電圧監視手段と、
    現用電源の電圧が第一の閾値以下に低下したときに停止状態の予備電源の起動操作をする予備電源起動手段と、
    少なくとも該予備電源の起動完了を条件にして該予備電源を新たな現用電源とする電源切り替え操作を行う電源切り替え手段と、
    を具備し、
    前記電源切り替え手段は、少なくとも瞬間的な電圧低下を無視するためのグリッチ時間内に現用電源の電圧が該第一の閾値よりも低い第二の閾値以下に低下したことを更なる条件として電源切り替え操作を行う、電源システム。
  2. 予め少なくとも1個の予備電源を備え、複数の電源のうちの少なくとも1個の電源を現用電源として電力を供給する電源システムであって、
    前記各電源の電圧を監視する電圧監視手段と、
    前記各電源の電流を監視する電流監視手段と、
    該現用電源の出力電流が増加した場合に、該現用電源に対して予備電源を並列に動作させ出力補助を行わせる手段と、
    現用電源の電圧が第一の閾値以下に低下したときに停止状態の予備電源の起動操作をする予備電源起動手段と、
    少なくとも該予備電源の起動完了を条件にして該予備電源を新たな現用電源とする電源切り替え操作を行う電源切り替え手段と、を具備し、
    前記電源切り替え手段は、少なくとも瞬間的な電圧低下を無視するためのグリッチ時間内に現用電源の電圧が該第一の閾値よりも低い第二の閾値以下に低下したことを更なる条件として電源切り替え操作を行う、電源システム。
  3. 予め少なくとも1個の予備電源を備え、複数の電源のうちの少なくとも1個の電源を現用電源として電力を供給する電源システムであって、
    各電源の電圧を監視する電圧監視手段と、
    現用電源の電圧が第一の閾値以下に低下したときに停止状態の予備電源の起動操作をする予備電源起動手段と、
    少なくとも該予備電源の起動完了を条件にして該予備電源を新たな現用電源とする電源切り替え操作を行う電源切り替え手段と、
    を具備し、
    前記電圧監視手段は、該現用電源の電圧が該第一の閾値以下に低下したことを検出する第一の監視回路と、該現用電源の電圧が該第一の閾値よりも低い第二の閾値以下に低下したことを検出する第二の監視回路と、から構成され、
    前記予備電源起動手段は、該第一の監視回路の出力に基づいて動作する半導体スイッチ回路及びゲート回路から構成され、
    前記電源切り替え手段は、該第二の監視回路の出力に基づいて動作する半導体スイッチ回路及びゲート回路から構成される、
    電源システム。
JP2007218691A 2007-08-24 2007-08-24 電源システム Expired - Fee Related JP5088049B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007218691A JP5088049B2 (ja) 2007-08-24 2007-08-24 電源システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007218691A JP5088049B2 (ja) 2007-08-24 2007-08-24 電源システム

Publications (2)

Publication Number Publication Date
JP2009055686A JP2009055686A (ja) 2009-03-12
JP5088049B2 true JP5088049B2 (ja) 2012-12-05

Family

ID=40506265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007218691A Expired - Fee Related JP5088049B2 (ja) 2007-08-24 2007-08-24 電源システム

Country Status (1)

Country Link
JP (1) JP5088049B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5759515B2 (ja) * 2013-07-08 2015-08-05 東北電力株式会社 電気式連続揚物機
CN104467162A (zh) * 2014-10-31 2015-03-25 美登思电气(上海)有限公司 防误中压应急电源切换系统
US20180239406A1 (en) * 2017-02-23 2018-08-23 Quanta Computer Inc. Smart power supply management for high standby power system background
JP2019040351A (ja) 2017-08-24 2019-03-14 ルネサスエレクトロニクス株式会社 半導体装置、電源システム、半導体装置の制御方法
JP6996942B2 (ja) * 2017-11-02 2022-01-17 東芝三菱電機産業システム株式会社 無停電電源システム
JP2021100297A (ja) * 2019-12-20 2021-07-01 キヤノン株式会社 電源装置及びシステム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01110022A (ja) * 1987-10-22 1989-04-26 Canon Inc 電源装置
JPH04322138A (ja) * 1991-04-22 1992-11-12 Nippon Telegr & Teleph Corp <Ntt> 交流電力供給システム
JPH06169535A (ja) * 1992-11-30 1994-06-14 Toshiba Eng Co Ltd 電源装置
JPH0865918A (ja) * 1994-08-25 1996-03-08 Fujitsu Ltd 電源の冗長構成回路
JPH09204240A (ja) * 1996-01-24 1997-08-05 Fujitsu Ltd 電力供給装置
JPH11265224A (ja) * 1998-03-17 1999-09-28 Fujitsu Ltd 可変出力電源装置
JP3792455B2 (ja) * 1999-10-18 2006-07-05 ホーチキ株式会社 防災監視盤の電源切換回路
JP2002218673A (ja) * 2001-01-16 2002-08-02 Toshiba Corp 無停電電源装置

Also Published As

Publication number Publication date
JP2009055686A (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
JP5263933B2 (ja) マルチ電源装置、該装置に用いられる電力供給方法、及び電力供給制御プログラム
JP5088049B2 (ja) 電源システム
KR101515849B1 (ko) Cmos 디바이스의 래치―업 자동 검출 및 cmos 디바이스로의 전력 순환
JP6200286B2 (ja) 電源制御システム
JP2006298240A (ja) 車両用電源制御装置
JP2016045858A (ja) 電源装置
JP2006230029A (ja) 無停電電源装置
JP5198475B2 (ja) データ通信機能内蔵デバイス
JP2005323479A (ja) 電源回路及びその電源回路を有する機器
JP4655718B2 (ja) コンピュータシステム及びその制御方法
KR101025535B1 (ko) 단락보호회로를 구비한 스위치 제어 회로
US9952649B2 (en) Power system and power wake-up method thereof
JP5549535B2 (ja) 情報処理装置,制御方法および制御装置
JP2009189126A (ja) 電源システムおよび素子故障検出方法
US9331522B2 (en) Backup power supplying device having programmable current-balancing control
JP2008206250A (ja) バッテリ装置の過電圧保護回路
JP2006081238A (ja) 電源回路
WO2023007558A1 (ja) 電力供給装置
JP7255249B2 (ja) 電源回路及び電子装置
WO2006137112A1 (ja) 電源装置及びその制御方法
JP6492852B2 (ja) 電源切替装置、電源システム、電源切替方法、及び電源切替プログラム
JP7196700B2 (ja) 電源システム
JP3169859B2 (ja) 並列運転電源制御方式
JP2001186677A (ja) 制御装置
JP5280234B2 (ja) 電子機器の電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees