KR101515849B1 - Ｃｍｏｓ 디바이스의 래치―업 자동 검출 및 ｃｍｏｓ 디바이스로의 전력 순환 - Google Patents
Ｃｍｏｓ 디바이스의 래치―업 자동 검출 및 ｃｍｏｓ 디바이스로의 전력 순환 Download PDFInfo
- Publication number
- KR101515849B1 KR101515849B1 KR1020107014538A KR20107014538A KR101515849B1 KR 101515849 B1 KR101515849 B1 KR 101515849B1 KR 1020107014538 A KR1020107014538 A KR 1020107014538A KR 20107014538 A KR20107014538 A KR 20107014538A KR 101515849 B1 KR101515849 B1 KR 101515849B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- current
- cmos
- cmos device
- power switching
- Prior art date
Links
- 230000001351 cycling effect Effects 0.000 title description 13
- 238000001514 detection method Methods 0.000 title description 3
- 238000012544 monitoring process Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 25
- 238000005259 measurement Methods 0.000 claims description 21
- 238000004891 communication Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000001276 controlling effect Effects 0.000 claims description 4
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Sources (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
CMOS 디바이스에 전력을 공급하는 전압 레귤레이터와 관련된 감시 및 보호 회로는 CMOS 디바이스의 회로에서 폴트(예를 들면, 래치-업, 고장 또는 단락 트랜지스터)가 발생되었는지를 판정하기에 충분한 과전류 레벨들을 정확히 감지할 수 있으며, 이 감시 및 보호 회로는 예기치 않은 과전류, 예를 들면 CMOS 회로 래치-업이 발생하면 폴트 경고 신호를 자동적으로 발생시키고 및/또는 CMOS 디바이스로의 전력을 순환시킨다. 감시 및 보호 회로는 단일 집적회로 기판상에 전압 레귤레이터, 예를 들어 LDO(low drop-out) 전압 레귤레이터와 함께 집적될 수 있다. 감시 및 보호 회로와 전압 레귤레이터는 단일 집적회로 기판상에 CMOS 디바이스, 예를 들어 디지털 프로세서와 함께 제조될 수 있다.
Description
본 발명은 CMOS 회로 디바이스의 래치-업 검출 및 그 리셋에 관한 것으로, 특히 CMOS 회로 디바이스의 래치-업 자동 검출 및 그 전력 리셋에 관한 것이다.
CMOS(Complementary metal oxide semiconductor) 회로들은 디지털 집적회로 디바이스들, 예를 들어 디지털 프로세서들 등에서 광범위하게 사용되고 있다. 하지만, CMOS 회로들은 다양한 이유(예를 들면, EFT(electrical fast transients), ESD(electrostatic discharge) 등; 과전압 상태들, 전리 방사선, 예를 들어 항공우주용 및 군사용 등)로 인해 래치-업되기 쉽다. CMOS 회로에서 래치-업이 일어나면, CMOS 회로와, 아마도 CMOS 회로에 전압을 공급하는 전압 레귤레이터도 손상 또는 파괴시킬 수 있는 비정상적으로 높은 전류들이 발생할 수 있다. CMOS 회로의 래치-업은 회로가 작동하지 않게 할 수 있다. CMOS 회로의 래치-업을 고치는 방법은 CMOS 회로로의 전력을 순환, 예를 들어 오프시키고 나서 다시 온시키는 것이다.
예를 들어 그에 한정되지는 않지만, SEU(single event upsets) 및/또는 SEL(single event latch-up)의 발생이 방지되도록 다양한 래치-업 이벤트들을 견디거나 또는 다양한 래치-업 이벤트들로부터 보호될 수 있는 보다 확고한 CMOS 디바이스들에 대한 요구가 있다. CMOS 디바이스로 전력을 공급하는 전압 레귤레이터와 관련된 감시 및 보호 회로가 폴트(예를 들면, 래치-업, 고장 또는 단락 트랜지스터들 등)가 발생되었는지를 판정하기에 충분한 과전류 레벨들을 정확하게 감지할 수 있으면, 이 감시 및 보호 회로는 예기치 않은 과전류(예를 들면, CMOS 회로 래치-업)가 일어나는 경우에 폴트 경고 신호를 자동적으로 발생시키고 및/또는 CMOS 디바이스로의 전원을 순환시킬 수 있다. 감시 및 보호 회로는 전압 레귤레이터(예를 들면, LDO(low drop-out) 전압 레귤레이터)와 함께 집적될 수 있다. 집적된 감시 및 보호 회로를 갖는 전압 레귤레이터는 디지털 프로세서(예를 들면, 마이크로컴퓨터, 마이크로컨트롤러, DSP(digital signal processor), ASIC(application specific integrated circuit), PLA(programmable logic array) 등)와 같은 CMOS 디바이스와 함께 집적될 수도 있다.
CMOS 디바이스를 동작시키는 전류 요건들(부하들)은 정상 동작동안 광범위하게 변할 수 있으며, CMOS 디바이스가 예상 전류 요건들(예를 들면, CMOS 디바이스 전력 부하) 또는 "상태 정보"를 나타내는데 유용할 것이다. 이 상태 정보는 언제 전류 한계를 변경시키고, 및/또는 과전류 감시를 디스에이블 또는 인에이블시키는 것이 적절한지를 나타낼 수 있다. 예를 들면, CMOS 디바이스가 저전력 또는 슬립 모드가 되면, 다양한 로직 기능들은 전력 인출을 중지하여 CMOS 디바이스의 전체 전력 부하는 저감된다. 하지만, CMOS 디바이스를 감시 및 제어하는 회로들은 슬립 모드에서 여전히 SEL 및 SEU 이벤트들에 영향받기 쉽다. 따라서, 전류 감시 트립 포인트들이 조절되어야 한다.
또한, CMOS 디바이스가 예상보다 적은 전류를 인출하면, CMOS 디바이스 회로들의 일부에서 래치-업 상태가 일어날 수 있다. 예를 들면, CMOS 디바이스의 로직 회로들이 클록되지 않으면, 적은 전류를 인출할 것이다. 따라서, 클록 회로가 래치-업 상태가 되어 CMOS 디바이스의 로직 회로들로 클록 신호들을 공급할 수 없으면, CMOS 디바이스의 로직 회로들은 더이상 절환 상태가 아니기 때문에 CMOS 디바이스는 적은 전류를 인출할 것이다. 래치-업에 있을 수 있는 CMOS 회로들이 회복되도록 CMOS 디바이스로의 전력을 순환(전력 순환)시킴으로써 이 상태가 회복되어 CMOS 디바이스의 정상 동작이 지속될 수 있다.
예를 들면, 전류 감시 및 보호 회로가 상태 정보로부터 획득한 예상 동작 전류에 대하여 과잉 전류(예를 들면, CMOS 회로 래치-업 상태) 또는 불충분한 전류(예를 들면, 클록 회로 래치-업 상태)를 검출하면 전력 순환이 초기화될 수 있다. 따라서, CMOS 디바이스가 예상 전력 인출 윈도우를 벗어날 때마다(전류 인출이 고전류 트립값 보다 높거나 또는 저전류 트립값 보다 낮을 때마다), CMOS 디바이스로의 전력이 순환되어 CMOS 디바이스가 래치-업 상태에서 벗어날 수 있다.
CMOS 디바이스로부터의 상태 정보 및/또는 다른 주기 신호들은 정상 동작 모드에 있던 또는 저전력 슬립 모드에 있던 CMOS 디바이스의 적절한 동작을 감시하는 경우에 워치독 타이머 기능을 위한 특징요소로서 사용될 수도 있다. 워치독 타이머 기능이 소정 시간내에 예상 응답(CMOS 디바이스로부터의 특징요소)을 수신할 수 없으면(예를 들면, CMOS 디바이스가 올바르게 동작하지 않음 - CMOS 회로가 래치-업 상태) 전력 순환이 발생될 수 있다.
감시 및 보호 회로는 적어도 하나의 전류 트립 값을 가질 수 있는 고체 상태 회로 브레이커로서 사용될 수도 있다. 다른 동작 전원 레벨들을 필요로 하는 다양한 애플리케이션들을 위해 CMOS 디바이스의 동작동안 적어도 하나의 전류 트립 값이 프로그램될 수 있으며, 전압 레귤레이터 보호 회로의 전류 트립 값 변경은 저전력 슬립 모드 또는 동작 모드에 있는 CMOS 디바이스 회로들을 기반으로 한다.
적어도 하나의 전류 트립 값은 시스템 애플리케이션(들)에 따라 맞추어진 전류 트립 값(들)을 이용하여 시스템 제조 및/또는 스타트-업 동안 프로그램될 수 있다.
어떤 중요한 애플리케이션들, 예를 들어 우주, 군사 및 기업 서버 애플리케이션들에 있어서, CMOS 디바이스는 보팅 트라이어드(voting triad) CMOS 디바이스들의 일부로서 동작할 수 있다. 이 경우에, 첫번째 CMOS 디바이스의 적절한 동작에 검사 및 백-업을 제공하는 두개의 다른 CMOS 디바이스들이 있다. 전류 감시 및 보호 회로 및/또는 워치독 타이머에 의해 검출되지 않을 수 있는 첫번째 CMOS 디바이스의 고장 가능성이 있을 수 있다. 하지만, 프로그램 애플리케이션은 다른 두개의 CMOS 디바이스들과의 통신 동안 고장을 검출할 것이다. 이러한 경우에, 각 CMOS 디바이스가 다른 두개의 CMOS 디바이스들의 전압 레귤레이터들로 전력 순환 신호를 어서트하면, 두개의 동작중인 CMOS 디바이스들 각각으로부터의 전력 순환 보트는 고장/오작동/오전달 CMOS 디바이스에 대하여 전력을 순환시킬 것이다.
본 발명의 일실시예에 따르면, CMOS 디바이스의 감시 및 보호 시스템은, CMOS 디바이스; 통과하는 전류를 측정하고 측정 전류 출력을 가지며 전력원에 연결하기 위한 전류 측정회로; 상기 전류 측정 회로에 연결되고, 상기 CMOS 디바이스에 전력을 공급하기 위한 출력을 갖는 전력 절환 회로; 상기 전력 절환 회로에 연결되고, 상기 전력 절환 회로의 상기 출력에서의 전압을 제어하는 레귤레이터 제어회로; 상기 전류측정 회로의 상기 측정 전류 출력에 연결된 제1 입력을 가지는 비교기; 및 상기 CMOS 디바이스에 연결된 입력과 상기 비교기의 제2 입력에 연결된 제1 출력을 갖는 전류 트립 세트 포인트 회로를 포함하고, 상기 CMOS 디바이스는 고전류 트립 세트 포인트를 결정하기 위해 상기 전류 트립 세트 포인트 회로에 디바이스 구성 정보를 전달하고, 상기 비교기는 상기 전력 절환 회로에 연결된 출력을 가지며, 상기 비교기 출력이 제1 로직 레벨에 있으면 상기 전력 절환 회로가 상기 레귤레이터 제어 회로와 함께 전압 레귤레이터로서 정상적으로 동작하게 하고, 상기 비교기 출력이 제2 로직 레벨에 있으면 상기 전력 절환 회로를 셧다운시킴으로써, 상기 CMOS 디바이스로의 전력 온/오프를 순환시키고, 상기 비교기 출력은 상기 전류 측정 회로로부터의 상기 측정 전류가 상기 고전류 트립 세트 포인트보다 작으면 상기 제1 로직 레벨에 있고, 상기 측정 전류가 상기 고전류 트립 세트 포인트보다 크거나 같으면 상기 제2 로직 레벨에 있는다. 상기 전류 트립 세트 포인트 회로는 상기 비교기의 제3 입력에 연결된 제2 출력을 가지며, 상기 전류 트립 세트 포인트 회로는 저전류 트립 세트 포인트를 더 결정함으로써, 상기 비교기 출력은 상기 전류 측정 회로로부터의 상기 측정 전류가 상기 저전류 트립 세트 포인트보다 크면 상기 제1 로직 레벨에 있고, 상기 측정 전류가 상기 저전류 트립 세트 포인트보다 작거나 같으면 상기 제2 로직 레벨에 있는다.
본 발명의 다른 실시예에 따르면, 보팅 트라이어드 CMOS 디바이스들의 감시 및 보호 시스템은, 제1, 제2, 및 제3 CMOS 디바이스들; 및 상기 각 제1, 제2, 및 제3 CMOS 디바이스들로 순환될 수 있는 레귤레이트된 전력을 공급하는 제1, 제2, 및 제3 전압 레귤레이터들을 포함하고, 상기 제1, 제2, 및 제3 CMOS 디바이스들은 각각에 대한 동작 상태를 결정하기 위해 서로 통신하고, 상기 제1, 제2, 및 제3 전압 레귤레이터들 각각은: 통과하는 전류를 측정하고 측정 전류 출력을 가지며 전력원에 연결하기 위한 전류 측정 회로; 상기 전류 측정 회로에 연결되고, 상기 제1, 제2, 및 제3 CMOS 디바이스들 각각에 전력을 공급하기 위한 출력을 갖는 전력 절환 회로; 상기 전력 절환 회로에 연결되고, 상기 전력 절환 회로의 상기 출력에서의 전압을 제어하는 레귤레이터 제어 회로; 상기 전류 측정 회로의 상기 측정 전류 출력에 연결된 제1 입력을 갖는 비교기; 및 상기 제1, 제2, 및 제3 CMOS 디바이스들 각각에 연결된 입력과 상기 비교기의 제2 입력에 연결된 제1 출력을 가지는 전류 트립 세트 포인트 회로를 포함하고, 상기 제1, 제2, 및 제3 CMOS 디바이스들 각각은 고전류 트립 세트 포인트를 결정하기 위해 상기 전류 트립 세트 포인트 회로로 디바이스 구성 정보를 전달하고, 상기 비교기는 상기 전력 절환 회로에 연결된 출력을 가지며, 상기 비교기 출력이 제1 로직 레벨에 있으면 상기 전력 절환 회로가 상기 레귤레이터 제어 회로와 함께 전압 레귤레이터로서 정상적으로 동작하게 하고, 상기 비교기 출력이 제2 로직 레벨에 있으면 상기 전력 절환 회로를 셧다운시킴으로써, 상기 제1, 제2, 및 제3 CMOS 디바이스들 각각으로의 전력 온/오프를 순환시키고, 상기 비교기 출력은 상기 전류 측정 회로로부터의 상기 측정 전류가 상기 고전류 트립 세트 포인트보다 작으면 상기 제1 로직 레벨에 있고, 상기 측정 전류가 상기 고전류 트립 세트 포인트보다 크거나 같으면 상기 제2 로직 레벨에 있고, 상기 제1, 제2, 및 제3 CMOS 디바이스들 중 하나의 상기 전력 절환 회로는 상기 제1, 제2, 및 제3 CMOS 디바이스들 중 상기 다른 두개가 상기 제1, 제2, 및 제3 CMOS 디바이스들 중 상기 하나로부터 예상 통신을 수신하지 않으면 셧다운된다.
본 발명이 특정 실시예를 참조하여 특별히 도시되고 설명되었지만, 이러한 참조는 본 발명의 한정을 내포하지 않고 이러한 한정을 의미하지도 않는다. 개시된 본 발명은 이 기술분야의 당업자에 의해 형태와 기능에 있어서 수정물, 대체물, 및 등가물이 고려될 수 있다. 본 발명의 도시되고 설명된 실시예들은 단지 예로서, 본 발명의 범위를 한정하지 않는다.
첨부한 도면과 관련된 다음의 설명을 참조하면 본 발명을 보다 완전히 이해할 수 있다.
도 1은 본 발명의 일실시예에 따른 CMOS 디바이스를 전력 순환시킬 수 있는 전압 레귤레이터의 블록도이다.
도 2는 본 발명의 다른 실시예에 따른 여분의 백업 보팅 시스템으로 구성된 각 CMOS 디바이스들을 전력 순환시킬 수 있는 트라이어드 전압 레귤레이터들 중 하나의 블록도이다.
도 3은 도 2에 도시한 각 CMOS 디바이스들을 전력 순환시킬 수 있는 트라이어드 전압 레귤레이터들의 부분 블록도이다.
본 발명은 다양한 수정물 및 대체 형태가 가능하지만, 특정 실시예들이 도면에 도시되고 여기에 상세히 설명되었다. 하지만, 특정 실시예들의 설명은 본 발명을 여기에 개시된 특정 형태로 한정하려는 것이 아니고, 반대로, 본 발명은 첨부한 청구범위에 의해 한정된 모든 수정물 및 등가물을 포함하려 한다.
도 1은 본 발명의 일실시예에 따른 CMOS 디바이스를 전력 순환시킬 수 있는 전압 레귤레이터의 블록도이다.
도 2는 본 발명의 다른 실시예에 따른 여분의 백업 보팅 시스템으로 구성된 각 CMOS 디바이스들을 전력 순환시킬 수 있는 트라이어드 전압 레귤레이터들 중 하나의 블록도이다.
도 3은 도 2에 도시한 각 CMOS 디바이스들을 전력 순환시킬 수 있는 트라이어드 전압 레귤레이터들의 부분 블록도이다.
본 발명은 다양한 수정물 및 대체 형태가 가능하지만, 특정 실시예들이 도면에 도시되고 여기에 상세히 설명되었다. 하지만, 특정 실시예들의 설명은 본 발명을 여기에 개시된 특정 형태로 한정하려는 것이 아니고, 반대로, 본 발명은 첨부한 청구범위에 의해 한정된 모든 수정물 및 등가물을 포함하려 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 도면에서 동일한 구성요소는 동일한 참조부호로 나타내고, 유사한 구성요소는 아래첨자를 달리하여 동일한 부호로 나타낸다.
도 1은 본 발명의 일실시예에 따른 CMOS 디바이스를 전력 순환시킬 수 있는 전압 레귤레이터의 블록도이다. 전체적으로 참조부호(104)로 나타낸 전압 레귤레이터는 전류 측정 회로(108), 전류 트립 세트 포인트 회로(110), 비교기(112), 전력 절환 회로(114), 레귤레이터 제어 회로(106), 및 워치독 타이머(116)를 포함할 수 있다. 전압 레귤레이터(104)(예를 들면, LDO(low drop-out voltage) 레귤레이터)는 원하는 전압(들)을 디지털 프로세서(118)에 공급한다. 전력원(150)은 전력(전압 및 전류)을 레귤레이터(104)로 공급한다. 레귤레이터(104)는 참조부호(103)로 나타낸 집적회로 기판상에 제조될 수 있다. 디지털 프로세서(118)(예를 들면, 마이크로컴퓨터, 마이크로컨트롤러, DSP(digital signal processor), ASIC(application specific integrated circuit), PLA(programmable logic array) 등)는 다른 집적회로 기판(도시하지 않음)상에 제조되거나, 또는 참조부호(102)로 나타낸 단일 집적회로 기판상에 레귤레이터(104)와 함께 제조될 수 있다. 레귤레이터 제어 회로(106)는 출력(140)에서 원하는 전압(들)을 공급하기 위해 전력 절환 회로(114)를 제어한다.
CMOS 디바이스(118)는 전력 절환 회로(114)의 부하측(140)으로부터 전력(즉, 전압 및 전류)을 수신한다. CMOS 디바이스(118)는 디바이스 특정 트립 포인트(들)(예를 들면, 하이 및/또는 로우)를 생성하기 위한 정보를 제공하는 출력(132)과, 애플리케이션 특정 트립 포인트(들)(예를 들면, 하이 및/또는 로우)을 생성하기 위한 정보를 제공하는 출력(142)을 갖는다. 출력들(132 및 142)은 단일 출력 버스(예를 들면, 병렬 버스 또는 직렬 단선 버스)로 결합될 수 있다. 전류 트립 세트 포인트 회로(110)는 이 정보를 이용하여 비교기(112)의 입력들에서 고전류 트립 포인트(130) 및/또는 저전류 트립 포인트(131)를 발생시킨다.
CMOS 디바이스(118)는 워치독 타이머(116)를 리셋시키는데 사용될 수 있는 출력(134)(예를 들면, CMOS 회로 동작 특징요소)을 가질 수 있다. 출력(132)은 워치독 타이머(116)를 리셋시키기 위해 상술한 단일 출력 버스에 포함될 수도 있어 출력(134)이 제거될 수 있다. 레귤레이터(104)의 기판(103), 및/또는 레귤레이터(104)와 CMOS 디바이스(118)의 기판(102)이 집적회로 패키지(도시하지 않음)내에 패키징될 수 있다는 것은 본 발명의 범위내에 있다.
전류측정 회로(108)로부터의 측정 전류(128)가 전류 트립 포인트(130)를 넘을 때마다, 비교기(112)는 전력 절환 회로(114)를 열기 위해 제어선(146)으로 셧다운 신호를 어서트하고, 따라서 CMOS 디바이스(118)로부터 전력(전압)이 제거된다. 전력이 제거되면, 제어선(146)의 셧다운 신호는 디어서트될 것이다. 그리고, 시간 간격이 지난 후, 전력 절환 회로(114)는 전력을 CMOS 디바이스(118)에 재연결할 것이다. CMOS 디바이스(118)의 CMOS 회로들이 래치-업에 있으면, 전력 제거 및 재연결은 CMOS 디바이스(118)의 CMOS 회로들이 언래치되게 하여 적절한 동작을 다시 시작할 수 있다. 래치-업 상태를 제거(전력 절환 회로(114)로 전력을 제거)하기에 적합한 시간량은 레귤레이터(104)의 타이머 회로들(도시하지 않음)에 프로그램될 수 있다.
CMOS 디바이스(118)가 예상보다 적은 전류를 인출하면, CMOS 디바이스 회로들의 일부에서 래치-업 상태가 발생할 수 있다. 예를 들면, CMOS 디바이스(118)의 로직 회로들이 클록되지 않으면, 적은 전류를 인출할 것이다. 따라서, 클록 회로가 래치-업 상태가 되어 CMOS 디바이스의 로직회로들에 클록 신호들을 공급할 수 없으면, CMOS 디바이스(118)의 로직 회로들은 더 이상 절환 상태가 아니기 때문에 CMOS 디바이스(118)는 적은 전류를 인출할 것이다. 이 상태는 CMOS 디바이스(118)로의 전력을 순환(전력 순환)시킴으로써 회복되어 래치-업에 있을 수 있는 CMOS 회로들이 회복되고, CMOS 디바이스(118)의 정상 동작이 지속될 수 있다.
전류 측정 회로(108)로부터의 측정 전류(128)가 전류 트립 포인트(131)보다 아래에 있을 때마다, 비교기(112)는 전력 절환 회로(114)를 열기 위해 제어선(146)으로 셧다운 신호를 어서트하고, 따라서 CMOS 디바이스(118)로부터 전력(전압)을 제거한다. 전력이 제거되면, 제어선(146)의 셧다운 신호가 디어서트될 것이다. 그리고, 시간 간격이 지난 후, 전력 절환 회로(114)는 CMOS 디바이스(118)로 전력을 재연결할 것이다. CMOS 회로들의 일부, 예를 들어 클록 신호 제어가 래치-업에 있으면, 전력 제거 및 재연결은 CMOS 디바이스(118)의 CMOS 회로들이 언래치되게 하여 적절한 동작을 다시 시작할 수 있다. 저전류 인출 래치-업 상태를 제거(전력 절환 회로(114)로 전원을 제거)하기에 적합한 시간량은 레귤레이터(104)의 타이머 회로들(도시하지 않음)에 프로그램될 수 있다.
CMOS 디바이스(118)의 회로들의 래치-업 상태의 과전류 및 저전류 감지에 더하여, 워치독 타이머(116)는 CMOS 디바이스(118)에 의해 시기적절하게 리셋되지 않으면, 예를 들어 "특징요소" 신호의 손실시 전력 절환 회로(114)를 제어할 수 있다. 이로써 전력 제거 및 재연결은 CMOS 디바이스(118)의 CMOS 회로들이 언래치되게 하여 적절한 동작을 다시 시작할 수 있다. 비교기(112)의 전류 감지 및 워치독 타이머(116)의 타임아웃 동작을 이용함으로써, 어떠한 타입의 래치-업 상태라도 가장 짧은 시간내에 검출하여 회복시킬 수 있다.
예를 들면, CMOS 디바이스(118)의 CMOS 회로부는 레귤레이터(104)로부터의 전류 인출을 높이거나 낮추지 않고 래치-업할 수 있어 동작 오작동을 야기할 것이다. 디지털 프로세서(118)로부터의 "특징요소" 신호(134)를 감시함으로써, 워치독 타이머는 전력 절환 회로(114)가 CMOS 디바이스(118)를 전력-순환시키게 하고, 따라서 래치-업 상태를 제거할 수 있다.
레귤레이터(104)가 적어도 하나의 전류 트립값을 가질 수 있는 고체 상태 회로 브레이커로 사용될 수 있으며, 적어도 하나의 전류 트립값이 CMOS 디바이스(118)의 동작동안 또는 시스템 제조 및/또는 그 스타트-업 동안 프로그램될 수 있다는 것은 본 발명의 범위내에 있다.
도 2는 본 발명의 다른 실시예에 따른 여분의 백업 보팅 시스템(backup voting system)으로 구성된 각 CMOS 디바이스들을 전력 순환시킬 수 있는 트라이어드(triad) 전압 레귤레이터들 중 하나의 블록도이다. 여분의 백업 보팅 시스템에 복수의 CMOS 디바이스들(118), 예를 들어 세개의 디바이스들이 사용되면, CMOS 디바이스들(118) 각각은 그와 관련된 전압 레귤레이터(104)를 갖는다. 전력 제어(242)는 전력 순환 회로(236) 및 보팅 AND 게이트(234)를 포함할 수 있다. 전력 제어(242)는 이 여분의 백업 보팅 시스템과 함께 사용되는 전압 레귤레이터들(104) 각각의 일부일 수 있다. 또한, 전력 순환 카운터(238)는 이하에 보다 상세히 설명된 연속 재순환 상태를 방지하기 위해 전력 제어(242)에 포함될 수 있다.
여분의 보팅 시스템에서, CMOS 디바이스들(118a,118b,118c)은 통신버스들(270,272,274)을 통해 서로 통신한다. CMOS 디바이스들(118a,118b,118c) 간의 통신이 정상이기만 하다면, 전력 순환 초기화는 발생되지 않는다. 하지만, 예를 들어 CMOS 디바이스(118a)가 다른 두개의 CMOS 디바이스들(118b 및 118c)과 적절히 통신할 수 없으면, CMOS 디바이스(118b)는 전력 순환 신호(244)를 초기화하고 CMOS 디바이스(118c)는 전력 순환 신호(246)를 초기화할 것이다. 어서트되면 전력 순환 신호들(244 및 246)은 AND 게이트(242a)가 전력 순환 신호(240a)를 전력 순환 회로(236a)로 어서트하게 하며, 이로써 비통신 CMOS 디바이스(118a)를 전력 순환시키고, 따라서 일어날 수 있는 래치-업 문제를 제거할 수 있다. 어떤 이유 때문에 전력 순환 신호(240a)가 어서트된 채로 있으면 CMOS 디바이스(118a)로의 바람직하지 않은 개수의 전력 순환들을 야기하여 전력 순환 카운터(238)는 전력 순환 신호들(360a 및 362a)을 다른 전력 제어 회로들(242b 및 242c)(도 3)로 어서트하고, 이로써 각 CMOS 디바이스들(118a 및 118c)을 전력 순환시킬 수 있다. 이제 모든 CMOS 디바이스들(118a,118b,118c)이 전력 순환되고, 이로써 정상 동작으로 회복된다.
도 3은 도 2에 도시한 각 CMOS 디바이스들을 전력 순환시킬 수 있는 트라이어드 전압 레귤레이터들의 부분 블록도이다. CMOS 디바이스들(118a 및 118b)은 통신버스(270)를 통해 서로 통신한다. CMOS 디바이스들(118a 및 118c)은 통신버스(272)를 통해 서로 통신한다. CMOS 디바이스들(118b 및 118c)은 통신버스(274)를 통해 서로 통신한다. 전력 순환 신호(244)는 CMOS 디바이스(118b)에서 전력 제어(242a)로 어서트되고 전력 순환 신호(246)는 CMOS 디바이스(118c)에서 전력 제어(242a)로 어서트되고, 따라서 전력 제어(242a)가 CMOS 디바이스(118a)로의 전력이 순환되게 한다. 전력 순환 신호(250)는 CMOS 디바이스(118c)에서 전력 제어(242b)로 어서트되고 전력 순환 신호(252)는 CMOS 디바이스(118a)에서 전력 제어(242b)로 어서트되고, 따라서 전력 제어(242b)가 CMOS 디바이스(118b)로의 전력이 순환되게 한다. 전력 순환 신호(248)는 CMOS 디바이스(118b)에서 전력 제어(242c)로 어서트되고 전력 순환 신호(254)는 CMOS 디바이스(118a)에서 전력 제어(242c)로 어서트되고, 따라서 전력 제어(242c)가 CMOS 디바이스(118c)로의 전력이 순환되게 한다. 위에 보다 상세히 설명한 바와 같이 과잉 개수의 전력 순환들이 발생할 수 있으면 전력 제어(242)의 각각으로부터의 전력 순환 신호들(360 및 362)은 전력 제어(242)의 다른 쪽들로 어서트될 수 있다.
Claims (26)
- CMOS 디바이스의 감시 및 보호 시스템으로서,
CMOS 디바이스;
통과하는 전류를 측정하고 측정 전류 출력을 가지며 전력원에 연결하기 위한 전류 측정 회로;
상기 전류 측정 회로에 연결되고, 상기 CMOS 디바이스에 전력을 공급하기 위한 출력을 갖는 전력 절환 회로;
상기 전력 절환 회로에 연결되고, 상기 전력 절환 회로의 상기 출력에서의 전압을 제어하는 레귤레이터 제어회로;
상기 전류측정 회로의 상기 측정 전류 출력에 연결된 제1 입력을 가지는 비교기; 및
상기 CMOS 디바이스에 연결된 입력과 상기 비교기의 제2 입력에 연결된 제1 출력을 갖는 전류 트립 세트 포인트 회로를 포함하고,
상기 CMOS 디바이스는 고전류 트립 세트 포인트를 결정하기 위해 상기 전류 트립 세트 포인트 회로에 디바이스 구성 정보를 전달하고,
상기 비교기는 상기 전력 절환 회로에 연결된 출력을 가지며, 상기 비교기 출력이 제1 로직 레벨에 있으면 상기 전력 절환 회로가 상기 레귤레이터 제어 회로와 함께 전압 레귤레이터로서 정상적으로 동작하게 하고, 상기 비교기 출력이 제2 로직 레벨에 있으면 상기 전력 절환 회로를 셧다운시킴으로써, 상기 CMOS 디바이스로의 전력 온/오프를 순환시키고,
상기 비교기 출력은 상기 전류 측정 회로로부터의 상기 측정 전류가 상기 고전류 트립 세트 포인트보다 작으면 상기 제1 로직 레벨에 있고, 상기 측정 전류가 상기 고전류 트립 세트 포인트보다 크거나 같으면 상기 제2 로직 레벨에 있는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제1항에 있어서,
상기 전류 트립 세트 포인트 회로는 상기 비교기의 제3 입력에 연결된 제2 출력을 가지며, 상기 전류 트립 세트 포인트 회로는 저전류 트립 세트 포인트를 더 결정함으로써, 상기 비교기 출력은 상기 전류 측정 회로로부터의 상기 측정 전류가 상기 저전류 트립 세트 포인트보다 크면 상기 제1 로직 레벨에 있고, 상기 측정 전류가 상기 저전류 트립 세트 포인트보다 작거나 같으면 상기 제2 로직 레벨에 있는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제1항에 있어서,
상기 CMOS 디바이스는 상기 고전류 트립 세트 포인트를 결정하기 위해 상기 전류 트립 세트 포인트 회로로 애플리케이션 구성 정보를 전달하는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제2항에 있어서,
상기 CMOS 디바이스는 상기 저전류 트립 세트 포인트를 결정하기 위해 상기 전류 트립 세트 포인트 회로로 애플리케이션 구성 정보를 전달하는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제1항에 있어서,
상기 전력 절환 회로와 상기 CMOS 디바이스에 연결된 워치독 타이머 회로를 더 포함하고, 상기 워치독 타이머는 상기 CMOS 디바이스로부터의 예상 신호가 소정의 시간주기내에 수신되지 않으면 상기 전력 절환 회로를 셧다운시키고, 그렇지 않으면 상기 워치독 타이머는 상기 전력 절환 회로가 상기 레귤레이터 제어회로와 함께 전압 레귤레이터로서 정상적으로 동작하게 하는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제1항에 있어서,
상기 고전류 트립 세트 포인트는 상기 CMOS 디바이스에 의해 프로그램가능한 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제2항에 있어서,
상기 저전류 트립 세트 포인트는 상기 CMOS 디바이스에 의해 프로그램가능한 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제1항에 있어서,
상기 전력 절환 회로는 다시 온되기 이전에 소정의 오프 시간동안 오프를 지속하는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제8항에 있어서,
상기 소정의 오프 시간은 전력이 재인가되기 전에 상기 CMOS 디바이스가 언래치될 만큼 긴 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제1항에 있어서,
상기 전류 측정 회로, 상기 전력 절환 회로, 상기 레귤레이터 제어 회로, 상기 비교기, 및 상기 전류 트립 세트 포인트 회로는 반도체 집적회로 다이상에 제조되는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제10항에 있어서,
상기 반도체 집적 회로 다이는 집적회로 패키지내에 패키징되는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제5항에 있어서,
상기 전류 측정 회로, 상기 전력 절환 회로, 상기 레귤레이터 제어 회로, 상기 비교기, 상기 전류 트립 세트 포인트 회로, 및 상기 워치독 타이머는 반도체 집적회로 다이상에 제조되는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제12항에 있어서,
상기 반도체 집적회로 다이는 집적회로 패키지내에 패키징되는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제1항에 있어서,
상기 전류 측정 회로, 상기 전력 절환 회로, 상기 레귤레이터 제어회로, 상기 비교기, 상기 전류 트립 세트 포인트 회로, 및 상기 CMOS 디바이스는 반도체 집적회로 다이상에 제조되는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제14항에 있어서,
상기 반도체 집적회로 다이는 집적회로 패키지내에 패키징되는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제5항에 있어서,
상기 전류 측정 회로, 상기 전력 절환 회로, 상기 레귤레이터 제어 회로, 상기 비교기, 상기 전류 트립 세트 포인트 회로, 상기 워치독 타이머, 및 CMOS 디바이스는 반도체 집적회로 다이상에 제조되는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제16항에 있어서,
상기 반도체 집적회로 다이는 집적회로 패키지내에 패키징되는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제1항에 있어서,
상기 전력 절환 회로 및 상기 레귤레이터 제어 회로는 LDO(low dropout) 전압 레귤레이터를 이루는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제1항에 있어서,
상기 CMOS 디바이스는 디지털 프로세서인 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제19항에 있어서,
상기 디지털 프로세서는 마이크로컨트롤러인 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제19항에 있어서,
상기 디지털 프로세서는 마이크로컴퓨터, DSP(digital signal processor), ASIC(application specific integrated circuit), 및 PLA(programmable logic array)로 이루어진 그룹에서 선택된 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제1항에 있어서,
상기 전력 절환 회로 및 전류 트립 세트 포인트 회로는 과전류 보호회로를 포함하는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제2항에 있어서,
상기 전력 절환 회로 및 전류 트립 세트 포인트 회로는 저전류 보호회로를 포함하는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제1항에 있어서,
적어도 하나의 다른 CMOS 디바이스와 통신하기 위한 통신버스를 더 포함하고, 상기 적어도 하나의 다른 CMOS 디바이스가 상기 통신버스로 상기 CMOS 디바이스로부터 예상 신호를 수신하지 않으면, 상기 적어도 하나의 다른 CMOS 디바이스는 상기 전력 절환 회로가 셧다운되게 함으로써, 상기 CMOS 디바이스로의 전력 온/오프를 순환시키는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 제1항에 있어서,
두개의 다른 CMOS 디바이스들과 통신하기 위한 두개의 통신버스들을 더 포함하고, 상기 두개의 다른 CMOS 디바이스들이 상기 두개의 통신버스들로 상기 CMOS 디바이스로부터 예상 신호를 수신하지 않으면, 상기 두개의 다른 CMOS 디바이스들은 상기 전력 절환 회로가 셧다운되게 함으로써, 상기 CMOS 디바이스로의 전력 온/오프를 순환시키는 것을 특징으로 하는 CMOS 디바이스의 감시 및 보호 시스템. - 보팅 트라이어드 CMOS 디바이스들의 감시 및 보호 시스템으로서,
제1, 제2, 및 제3 CMOS 디바이스들; 및
상기 각 제1, 제2, 및 제3 CMOS 디바이스들로 순환될 수 있는 레귤레이트된 전력을 공급하는 제1, 제2, 및 제3 전압 레귤레이터들을 포함하고,
상기 제1, 제2, 및 제3 CMOS 디바이스들은 각각에 대한 동작 상태를 결정하기 위해 서로 통신하고,
상기 제1, 제2, 및 제3 전압 레귤레이터들 각각은:
통과하는 전류를 측정하고 측정 전류 출력을 가지며 전력원에 연결하기 위한 전류 측정 회로;
상기 전류 측정 회로에 연결되고, 상기 제1, 제2, 및 제3 CMOS 디바이스들 각각에 전력을 공급하기 위한 출력을 갖는 전력 절환 회로;
상기 전력 절환 회로에 연결되고, 상기 전력 절환 회로의 상기 출력에서의 전압을 제어하는 레귤레이터 제어 회로;
상기 전류 측정 회로의 상기 측정 전류 출력에 연결된 제1 입력을 갖는 비교기; 및
상기 제1, 제2, 및 제3 CMOS 디바이스들 각각에 연결된 입력과 상기 비교기의 제2 입력에 연결된 제1 출력을 가지는 전류 트립 세트 포인트 회로를 포함하고,
상기 제1, 제2, 및 제3 CMOS 디바이스들 각각은 고전류 트립 세트 포인트를 결정하기 위해 상기 전류 트립 세트 포인트 회로로 디바이스 구성 정보를 전달하고,
상기 비교기는 상기 전력 절환 회로에 연결된 출력을 가지며, 상기 비교기 출력이 제1 로직 레벨에 있으면 상기 전력 절환 회로가 상기 레귤레이터 제어 회로와 함께 전압 레귤레이터로서 정상적으로 동작하게 하고, 상기 비교기 출력이 제2 로직 레벨에 있으면 상기 전력 절환 회로를 셧다운시킴으로써, 상기 제1, 제2, 및 제3 CMOS 디바이스들 각각으로의 전력 온/오프를 순환시키고,
상기 비교기 출력은 상기 전류 측정 회로로부터의 상기 측정 전류가 상기 고전류 트립 세트 포인트보다 작으면 상기 제1 로직 레벨에 있고, 상기 측정 전류가 상기 고전류 트립 세트 포인트보다 크거나 같으면 상기 제2 로직 레벨에 있고,
상기 제1, 제2, 및 제3 CMOS 디바이스들 중 하나의 상기 전력 절환 회로는 상기 제1, 제2, 및 제3 CMOS 디바이스들 중 상기 다른 두개가 상기 제1, 제2, 및 제3 CMOS 디바이스들 중 상기 하나로부터 예상 통신을 수신하지 않으면 셧다운되는 것을 특징으로 하는 시스템.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/044,315 US7907378B2 (en) | 2005-10-20 | 2008-03-07 | Automatic detection of a CMOS device in latch-up and cycling of power thereto |
| US12/044,315 | 2008-03-07 | ||
| PCT/US2009/035797 WO2009111424A1 (en) | 2008-03-07 | 2009-03-03 | Automatic detection of a cmos device in a latch-up and cycling of a power thereto |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100138866A KR20100138866A (ko) | 2010-12-31 |
| KR101515849B1 true KR101515849B1 (ko) | 2015-04-29 |
Family
ID=40626834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020107014538A KR101515849B1 (ko) | 2008-03-07 | 2009-03-03 | Ｃｍｏｓ 디바이스의 래치―업 자동 검출 및 ｃｍｏｓ 디바이스로의 전력 순환 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7907378B2 (ko) |
| EP (1) | EP2250540B1 (ko) |
| KR (1) | KR101515849B1 (ko) |
| CN (1) | CN101910973B (ko) |
| TW (1) | TWI483500B (ko) |
| WO (1) | WO2009111424A1 (ko) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2363145B1 (es) * | 2009-04-02 | 2012-06-05 | Universitat De Les Illes Balears | Dispositivo de caracterización de transitorios de corriente producidos por interacción de partículas ionizantes con un bloque de transistores de una puerta lógica. |
| CN102025351B (zh) * | 2010-12-08 | 2013-07-31 | 西安交通大学 | 一种抗单粒子翻转和单粒子瞬态脉冲的动态比较器 |
| US8547106B2 (en) * | 2010-12-30 | 2013-10-01 | General Electric Company | Methods and systems involving monitoring circuit connectivity |
| US9710031B2 (en) | 2010-12-30 | 2017-07-18 | Silicon Laboratories Inc. | Analog interface for a microprocessor-based device |
| US20120182655A1 (en) * | 2011-01-17 | 2012-07-19 | General Electric Company | Methods and Systems Involving Monitoring Circuit Connectivity |
| US10292445B2 (en) | 2011-02-24 | 2019-05-21 | Rochester Institute Of Technology | Event monitoring dosimetry apparatuses and methods thereof |
| US9339224B2 (en) | 2011-02-24 | 2016-05-17 | Rochester Institute Of Technology | Event dosimeter devices and methods thereof |
| US9138172B2 (en) | 2011-02-24 | 2015-09-22 | Rochester Institute Of Technology | Method for monitoring exposure to an event and device thereof |
| CN104714912B (zh) * | 2015-03-04 | 2017-11-10 | 惠州Tcl移动通信有限公司 | 一种多卡检测装置、多卡检测系统及其方法 |
| JP6816345B2 (ja) * | 2015-04-24 | 2021-01-20 | 富士電機株式会社 | 駆動制御装置 |
| US9960593B2 (en) * | 2015-07-31 | 2018-05-01 | Harris Corporation | Single event latchup (SEL) current surge mitigation |
| US10886723B2 (en) | 2015-07-31 | 2021-01-05 | Harris Corporation | Adaptive single event latchup (SEL) current surge mitigation |
| GB2541036B (en) | 2015-08-07 | 2019-03-27 | Zwipe As | Power optimisation |
| US9928143B2 (en) | 2016-04-20 | 2018-03-27 | Hamilton Sundstrand Corporation | System and method for managing single event latched (SEL) conditions |
| US10048997B2 (en) * | 2016-05-04 | 2018-08-14 | Hamilton Sundstrand Corporation | Single event latch up mitigation in solid state power controllers |
| JP2018025929A (ja) * | 2016-08-09 | 2018-02-15 | 東芝メモリ株式会社 | 半導体装置およびその制御方法 |
| US10725844B2 (en) * | 2016-11-03 | 2020-07-28 | Foxconn eMS, Inc. | Automated boot failure prevention and recovery circuit and related method |
| CN107423196B (zh) * | 2017-07-07 | 2021-09-14 | Tcl移动通信科技（宁波）有限公司 | 一种多卡槽状态检测方法、检测设备及移动终端 |
| US10713118B2 (en) * | 2018-03-09 | 2020-07-14 | Hamilton Sundstand Corporation | Single event latchup recovery with state protection |
| AR116929A1 (es) | 2019-10-31 | 2021-06-30 | Invap S E | Método para actualizar el umbral de referencia de al menos un parámetro operativo, unidad de protección para la mitigación de un evento simple de latchup (sel) en un dispositivo electrónico usando el umbral de referencia y disposición para la mitigación de un evento simple de latchup (sel) en un conjunto |
| LU102862B1 (en) * | 2021-09-30 | 2023-04-03 | OroraTech GmbH | Dynamic latch-up protection |
| CN116736071A (zh) * | 2022-03-08 | 2023-09-12 | 卓思私人有限公司 | 异常检测和保护 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229350B1 (en) | 1997-12-30 | 2001-05-08 | Texas Instruments Incorporated | Accurate, fast, and user programmable hysteretic comparator |
| JP2002527807A (ja) | 1998-10-13 | 2002-08-27 | タレス ネーデルラント ベスローテン フェンノートシャップ | 保護システム |
| US20060197720A1 (en) | 2005-03-01 | 2006-09-07 | Honeywell International Inc. | Light-emitting diode (LED) hysteretic current controller |
| WO2007047804A2 (en) | 2005-10-20 | 2007-04-26 | Microchip Technology Incorporated | Automatic detection of a cmos circuit device in latch-up and reset of power thereto |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833406A (en) * | 1986-04-17 | 1989-05-23 | Household Commercial Financial Services Inc. | Temperature compensated Hall-effect sensor apparatus |
| US4823070A (en) * | 1986-11-18 | 1989-04-18 | Linear Technology Corporation | Switching voltage regulator circuit |
| US5300765A (en) * | 1990-03-19 | 1994-04-05 | Mitsubishi Denki Kabushiki Kaisha | Memory card with latch-up protection |
| GB2305556B (en) * | 1995-09-19 | 2000-02-23 | Gec Alsthom Ltd | Power-line trip circuit |
| US5923830A (en) | 1997-05-07 | 1999-07-13 | General Dynamics Information Systems, Inc. | Non-interrupting power control for fault tolerant computer systems |
| US6985343B2 (en) | 2002-04-19 | 2006-01-10 | Daimlerchrysler Corporation | Programmable power management switch |
-
2008
- 2008-03-07 US US12/044,315 patent/US7907378B2/en active Active
-
2009
- 2009-03-03 CN CN200980102085.1A patent/CN101910973B/zh active Active
- 2009-03-03 WO PCT/US2009/035797 patent/WO2009111424A1/en active Application Filing
- 2009-03-03 KR KR1020107014538A patent/KR101515849B1/ko active IP Right Grant
- 2009-03-03 EP EP09717050.0A patent/EP2250540B1/en active Active
- 2009-03-05 TW TW098107174A patent/TWI483500B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229350B1 (en) | 1997-12-30 | 2001-05-08 | Texas Instruments Incorporated | Accurate, fast, and user programmable hysteretic comparator |
| JP2002527807A (ja) | 1998-10-13 | 2002-08-27 | タレス ネーデルラント ベスローテン フェンノートシャップ | 保護システム |
| US20060197720A1 (en) | 2005-03-01 | 2006-09-07 | Honeywell International Inc. | Light-emitting diode (LED) hysteretic current controller |
| WO2007047804A2 (en) | 2005-10-20 | 2007-04-26 | Microchip Technology Incorporated | Automatic detection of a cmos circuit device in latch-up and reset of power thereto |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100138866A (ko) | 2010-12-31 |
| EP2250540A1 (en) | 2010-11-17 |
| US20080151456A1 (en) | 2008-06-26 |
| WO2009111424A1 (en) | 2009-09-11 |
| CN101910973A (zh) | 2010-12-08 |
| EP2250540B1 (en) | 2016-09-21 |
| CN101910973B (zh) | 2016-01-06 |
| TWI483500B (zh) | 2015-05-01 |
| TW201001858A (en) | 2010-01-01 |
| US7907378B2 (en) | 2011-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101515849B1 (ko) | Ｃｍｏｓ 디바이스의 래치―업 자동 검출 및 ｃｍｏｓ 디바이스로의 전력 순환 | |
| US10298022B2 (en) | Power supply control system | |
| US9819172B2 (en) | Thermal protection circuit | |
| TWI575360B (zh) | 伺服器機櫃系統 | |
| US7453678B2 (en) | Power interruption system for electronic circuit breaker | |
| US20070091527A1 (en) | Automatic detection of a CMOS circuit device in latch-up and reset of power thereto | |
| US11088553B2 (en) | Control system | |
| CN110850952A (zh) | 使用具有相位冗余和容错操作的多相电压调节器的配电方法和装置 | |
| US10001824B2 (en) | Power system and power allocation method thereof | |
| US20130145193A1 (en) | Data processing device and data processing system | |
| US9952649B2 (en) | Power system and power wake-up method thereof | |
| KR20180110586A (ko) | 소프트―스타트 및 보호를 구비한 전력 공급 장치 | |
| US10804717B1 (en) | Resettable battery disconnect device | |
| US7701684B2 (en) | Power supply apparatus and power supply system including the same addressing abnormality | |
| CN115904050A (zh) | 一种防止服务器掉电关机的电源控制系统及方法 | |
| KR101025535B1 (ko) | 단락보호회로를 구비한 스위치 제어 회로 | |
| US9874589B2 (en) | Inrush current recording module | |
| TWI678854B (zh) | 電源電路及其保護狀態解除方法 | |
| US20240120166A1 (en) | Device and method for safety switch off of an electrical consumer in a vehicle | |
| TWI737373B (zh) | 電池備用系統及其電壓偵測及控制電路 | |
| JP2004357389A (ja) | 過電力保護回路および安定化電源装置ならびに過電力保護方法 | |
| CN117674393A (zh) | 一种声纳系统大功率供电系统冗余电路 | |
| KR101543380B1 (ko) | 항공 전자 장비 제어 장치 | |
| JPH0576127A (ja) | 電子装置 | |
| KR20050117324A (ko) | 전자기기의 과부하 제어방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 5 |