CN101910973A - 自动检测闭锁中的互补金属氧化物半导体装置并循环对其的供电 - Google Patents
自动检测闭锁中的互补金属氧化物半导体装置并循环对其的供电 Download PDFInfo
- Publication number
- CN101910973A CN101910973A CN2009801020851A CN200980102085A CN101910973A CN 101910973 A CN101910973 A CN 101910973A CN 2009801020851 A CN2009801020851 A CN 2009801020851A CN 200980102085 A CN200980102085 A CN 200980102085A CN 101910973 A CN101910973 A CN 101910973A
- Authority
- CN
- China
- Prior art keywords
- circuit
- cmos device
- electric power
- current
- cmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title description 4
- 230000001351 cycling effect Effects 0.000 title 1
- 238000012544 monitoring process Methods 0.000 claims abstract description 19
- 238000005259 measurement Methods 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000004891 communication Methods 0.000 claims description 11
- 230000000295 complement effect Effects 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 9
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 8
- 238000005538 encapsulation Methods 0.000 claims description 5
- 230000036541 health Effects 0.000 claims description 2
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001915 proofreading effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Sources (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
一种监测与保护电路，其与向CMOS装置供应电力的电压调节器相关联，所述监测与保护电路可足够精确地感测过电流电平以用于确定在所述CMOS装置的电路中是否已发生故障(例如，闭锁的、有故障的或短路的晶体管等)，接着在可发生非预期的过电流(例如，CMOS电路闭锁)时，此监测与保护电路可自动地产生故障警告信号及/或循环对所述CMOS装置的供电。所述监测与保护电路可与电压调节器(例如，低压降(LDO)电压调节器)一起集成在单个集成电路衬底上。所述监测与保护电路和电压调节器可与CMOS装置(例如，数字处理器)一起制造于单个集成电路衬底上。
Description
技术领域
本发明涉及对CMOS电路装置的闭锁的检测及其复位，且更特定来说，涉及对闭锁中的CMOS电路装置的自动检测及复位对其供电。
背景技术
互补金属氧化物半导体(CMOS)电路广泛地用在数字集成电路装置中，例如数字处理器及类似物。然而，CMOS电路因各种原因而易受到闭锁影响，例如电快速瞬变(EFT)、静电放电(ESD)及类似现象；过电压状况，电离辐射，例如航空及军事用途等。当在CMOS电路中发生闭锁时，可存在不寻常高的所汲取电流，其可损坏或破坏CMOS电路且还可能损坏或破坏给CMOS电路供电的电压调节器。CMOS电路的闭锁可使所述电路无效。一种校正CMOS电路的闭锁的方法是循环对其供电，例如断电然后再通电。
发明内容
需要可容忍或经保护而免受各种闭锁引起的事件以使得可恢复(例如，但不限于)单事件翻转(SEU)及/或单事件闭锁(SEL)的发生的更强大CMOS装置。如果与向所述CMOS装置供应电力的电压调节器相关联的监测与保护电路可足够精确地感测过电流电平以用于确定是否发生故障，例如闭锁的、有故障的或短路的晶体管等，接着当可发生非预期的过电流(例如CMOS电路闭锁)时，此监测与保护电路可自动地产生故障警告信号及/或循环对所述CMOS装置的供电。所述监测与保护电路可与所述电压调节器(例如，低压降(LDO)电压调节器)集成在一起。具有组成整体的监测与保护电路的所述电压调节器也可与CMOS装置集成在一起，例如数字处理器，例如微型计算机、微控制器、数字信号处理器(DSP)、专用集成电路(ASIC)、可编程逻辑门(PLA)及类似处理器。
CMOS装置操作电流要求(负载)可在其正常操作期间发生迥然不同的变化，且CMOS装置指示期望电流要求(例如，CMOS装置电力负载)或“状态信息”将是有利的。此状态信息可指示改变电流限制及/或停用或启用过电流监测的恰当时间。举例来说，当CMOS装置进入低电力或睡眠模式中时，各种逻辑功能停止汲取电力以使得CMOS装置的总电力负载因此减小。然而，当CMOS装置处于睡眠模式中时，监视及控制所述CMOS装置的电路仍易受到SEL及SEU事件影响。因此，必须相应地调节电流监视跳闸点。
同样，如果CMOS装置汲取比期望少的电流，则在CMOS装置电路的一部分中可已发生闭锁状况。举例来说，如果没有对CMOS装置的逻辑电路进行时钟计时，则其将汲取较少电流。因此，如果时钟电路进入闭锁状况且不能向CMOS装置中的逻辑电路供应时钟信号，则所述CMOS装置将汲取较少电流，因为其逻辑电路不再切换状态。此状况可通过循环对所述CMOS装置的供电(电力循环)以使得解除可能处于闭锁中的所述CMOS电路来纠正且可继续所述CMOS装置的正常操作。
举例来说，如果电流监测与保护电路检测到相比于从状态信息获得的期望操作电流过量的电流(例如，CMOS电路闭锁状况)或不充分的电流(例如，时钟电路闭锁状况)时可起始电力循环。因此，任何时候当CMOS装置脱离期望电力汲取窗口(电流汲取变得高于高电流跳闸值或低于低电流跳闸值)，则将循环对所述CMOS装置的供电以便将所述CMOS装置自其闭锁状况带出。
在监测所述CMOS装置的适当操作是处于正常操作模式还是低电力睡眠模式中时，还可将来自所述CMOS装置的状态信息及/或其它周期信号用作监视计时器功能的心跳。如果所述监视计时器功能不能在某一时间内接收期望响应(来自所述CMOS装置的心跳)(例如，CMOS装置没有正确操作-CMOS电路处于闭锁)，则也可产生所述电力循环。
所述监测与保护电路还可用作可具有至少一个电流跳闸值的固态电路中断器。可针对需要不同操作电力水平的各种应用在所述CMOS装置的操作期间编程所述至少一个电流跳闸值，即基于所述CMOS装置电路处于低电力睡眠模式中或处于操作模式中改变电压调节器保护电路的电流跳闸值。
可在系统制造及/或启动期间使用相依于系统应用的定制电流跳闸值来编程所述至少一个电流跳闸值。
在一些关键应用(例如太空、军事及企业服务器应用)中，CMOS装置可作为CMOS装置的表决三元组的一部分操作。在此情况中，存在两个其它CMOS装置，其在第一CMOS装置的适当操作时提供检查及备份。可存在第一CMOS装置的故障没有被其电流监测与保护电路及/或监测计时器检测到的可能性。然而，应用程序将在与其它两个CMOS装置通信期间检测故障。在发生此类情形时，如果每一CMOS装置可断言到其它两个CMOS装置的电压调节器的电力循环信号，则来自两个工作中CMOS装置的每一者的电力循环表决可致使用于有故障/功能故障/劣质通信CMOS装置的电力循环。
根据本发明的特定实例性实施例，用于监测与保护互补金属氧化物半导体(CMOS)装置的系统包括：互补金属氧化物半导体(CMOS)装置；电流测量电路，其用于测量从其中通过的电流且适于耦合到电源；所述电流测量电路具有经测量电流输出；电力切换电路，其耦合到所述电流测量电路且具有用于向所述CMOS装置供应电力的输出；调节器控制电路，其耦合到所述电力切换电路，所述调节器控制电路控制所述电力切换电路的输出处的电压；比较器，其具有耦合到所述电流测量电路的所述经测量电流输出的第一数输入；电流跳闸设定点电路，其具有耦合到所述CMOS装置的输入及耦合到所述比较器第二输入的第一输出；其中所述CMOS装置将装置配置信息发送到所述电流跳闸设定点电路以用于确定高电流跳闸设定点；及所述比较器，其具有耦合到所述电力切换电路的输出，所述输出在所述比较器输出处于第一逻辑电平时致使所述电力切换电路与所述调节器控制电路作为电压调节器正常操作，且在所述比较器输出处于第二逻辑电平时致使关闭所述电力切换电路，借此循环对所述CMOS装置的通电与断电，其中所述比较器输出在来自所述电流测量电路的所述经测量电流小于所述高电流跳闸设定点时处于所述第一逻辑电平，且在所述经测量电流大于或等于所述高电流跳闸设定点时处于所述第二逻辑电平。所述电流跳闸设定点电路进一步包括耦合到所述比较器的第三输入的第二输出，其中所述电流跳闸设定点电路进一步确定低电流跳闸设定点，借此所述比较器输出在来自所述电流测量电路的所述经测量电流大于所述低电流跳闸设定点时处于所述第一逻辑电平，且在所述经测量电流小于或等于所述低电流跳闸设定点时处于所述第二逻辑电平。
根据本发明的另一特定实例性实施例，一种用于互补金属氧化物半导体(CMOS)装置的表决三元组的监测与保护的系统包括：第一、第二及第三互补金属氧化物半导体(CMOS)装置；及第一、第二及第三电压调节器，其供应能够被循环到相应第一、第二及第三CMOS装置的经调节电力；其中所述第一、第二及第三CMOS装置彼此通信以用于确定其每一者的操作健康状况；所述第一、第二及第三电压调节器中的每一者包括：电流测量电路，其用于测量从其中通过的电流且适于耦合到电源，所述电流测量电路具有经测量电流输出；电力切换电路，其耦合到所述电流测量电路且具有用于向所述第一、第二及第三CMOS装置供应电力的输出；调节器控制电路，其耦合到所述电力切换电路，所述调节器控制电路控制所述电力切换电路的输出处的电压；比较器，其具有耦合到所述电流测量电路的所述经测量电流输出的第一输入；电流跳闸设定点电路，其具有耦合到所述第一、第二及第三CMOS装置中的相应一者的输入及耦合到所述比较器的第二输入的第一输出，其中所述第一、第二及第三CMOS装置中的所述相应一者将装置配置信息发送到所述电流跳闸设定点电路以用于确定高电流跳闸设定点；且所述比较器具有耦合到所述电力切换电路的输出，所述输出在所述比较器输出处于第一逻辑电平时致使所述电力切换电路与所述调节器控制电路作为电压调节器正常操作，且在所述比较器输出处于逻辑电平时致使关闭所述电力切换电路，借此循环对所述第一、第二及第三CMOS装置中的所述相应一者的通电与断电，其中所述比较器输出在来自所述电流测量电路的所述经测量电流小于所述高电流跳闸设定点时处于所述第一逻辑电平，且当所述经测量电流大于或等于所述高电流跳闸设定点时处于所述第二逻辑电平；其中所述第一、第二及第三CMOS装置中的一者的所述电力切换电路在所述第一、第二及第三CMOS装置中的其它两者未接收到来自所述第一、第二及第三CMOS装置的期望通信时关闭。
附图说明
通过结合附图参照下文说明可获得对本发明的揭示内容的更全面理解，在附图中：
图1图解说明根据本发明的特定实例性实施例能够向CMOS装置循环供电的电压调节器的示意性方框图；
图2图解说明根据本发明的另一特定实例性实施例能够给其相应CMOS装置循环供电的电压调节器三元组中的代表性一者的示意性方框图，所述CMOS装置配置为冗余备份表决系统；及
图3图解说明图2中所显示的能够向其相应CMOS装置循环供电的电压调节器三元组的部分示意性方框图。
尽管本发明易于作出各种修改及替代形式，但在图式中已显示并在本文中详细描述其特定实例性实施例。然而，应了解，本文对特定实例性实施例的说明并非打算将本发明限定于本文所揭示的具体形式，而是相反，本发明打算涵盖以上权利要求书所界定的所有修改及等效形式。
具体实施方式
现在参照图式，其示意性地图解说明特定实例性实施例的细节。图式中，相同的元件将由相同的编号表示，且相似的元件将由带有不同小写字母后缀的相同编号表示。
参照图1，其绘示根据本发明的特定实例性实施例能够向CMOS装置循环供电的电压调节器的示意性方框图。电压调节器(其由编号104大体表示)可包括电流测量电路108、电流跳闸设定点电路110、比较器112、电力切换电路114、调节器控制电路106及监视计时器116。电压调节器104(例如，低压降(LDO)调节器)向数字处理器118供应所需电压。电源150向调节器104供应电力(电压及电流)。可将调节器104制造于由编号103表示的集成电路衬底上。可将数字处理器118(例如，微型计算机、微控制器、数字信号处理器(DSP)、专用集成电路(ASIC)、可编程逻辑阵列(PLA)等)制造在另一集成电路衬底(未显示)上，或可与调节器104一起制造于由编号102表示的单个集成电路衬底上。调节器控制电路106控制电力切换电路114以用于在输出140处供应所需电压。
CMOS装置118从电力切换电路114的负载侧140接收电力(即，电压及电流)。CMOS装置118具有供应用以产生装置特定跳闸点(例如，高及/或低)的信息的输出132及供应用以产生专用跳闸点(例如，高及/或低)的信息的输出142。输出132及142可组合成单个输出总线，例如并行总线或串行单线总线。电流跳闸设定点电路110使用此信息来在比较器112的输入处产生高电流跳闸点130及/或低电流跳闸点131。
CMOS装置118还可具有输出134(例如，CMOS电路操作心跳)，其可用于复位监视计时器116。输出132也可包含在先前所提及的单个输出总线中以复位监视计时器116以使得可消除输出134。可设想调节器104的衬底103及/或调节器104及CMOS装置118的衬底102可封装在集成电路封装(未显示)中且其归属在本发明的范围内。
任何时候当来自电流测量电路108的所测量电流128超过电流跳闸点130时，比较器112断言控制线146上的关闭信号以启动电力切换电路114，因此从CMOS装置118移除电力(电压)。移除电力后，将解除断言控制线146上的关闭信号。然后在经过某一时间间隔之后，电力切换电路114将电力重新连接到CMOS装置118。如果CMOS装置118CMOS电路处在闭锁中，则移除及重新连接电力可允许所述CMOS装置118的CMOS装置解除闭锁且再次开始适当操作。可将适用于解除闭锁状况(借助电力切换电路114移除电力)的时间量编程到调节器104的计时器电路(未显示)中。
如果CMOS装置118汲取比期望少的电流，则可在CMOS装置电路的一部分中发生闭锁状况。举例来说，如果没有对CMOS装置118的逻辑电路进行时钟计时，则其将汲取较少的电流。因此，如果时钟电路进入闭锁状况中且不能向CMOS装置中的逻辑电路供应时钟信号，则CMOS装置118将汲取较少的电流，因为其逻辑电路不再切换状态。此状况可通过循环对CMOS装置118的供电(电力循环)来纠正以便解除可处于闭锁中的所述CMOS电路且可继续CMOS装置118的正常操作。
任何时候当来自电流测量电路108的经测量电流128低于电流跳闸点131时，比较器112断言控制线146上的关闭信号以开启电力切换电路114，因此从CMOS装置118移除电力(电压)。移除电力之后，将解除断言控制线146上的关闭信号。然后在经过某一时间间隔之后，电力切换电路114将电力重新连接到CMOS装置118。如果一些CMOS电路(例如，控制时钟信号)处于闭锁中，则移除及重新连接电力将允许CMOS电路118的CMOS电路解除闭锁且再次开始适当操作。可将适用于解除低电流汲取闭锁状况(借助电力切换电路114移除电力)的时间量编程到调节器104的计时器电路(未显示)中。
除了CMOS装置118中的电路闭锁状况的过电流及欠电流感测之外，监视计时器116可控制电力切换114(如果监视计时器116没有被CMOS装置118及时复位，例如缺失来自其的“心跳”信号)。借此，移除及重新连接电力以允许CMOS装置118的CMOS电路解除闭锁且再次开始适当操作。利用比较器112的电流感测及监视计时器116的超时的操作，在最短的可能时间内检测及从任何类型的闭锁状况恢复是可能的。
举例来说，CMOS装置118的CMOS电路部分可闭锁而不导致从调节器104的高或低电流汲取，但将导致操作功能障碍。通过监测来自数字处理器118的“心跳”信号134，监视计时器可致使电力切换电路114向CMOS装置118循环供电且因此解除所述闭锁状况。
可设想调节器104还可用作可具有至少一个电流跳闸值的固态电路中断器及可在CMOS装置118的操作期间或在其系统制造及/或开启期间编程至少一个电流跳闸值且其在此揭示内容的范围内。
参照图2，其描绘根据本发明的另一特定实例性实施例能够给其配置为冗余备份表决系统的相应CMOS装置循环供电的电压调节器三元组中的代表性一者的示意性方框图。当在冗余备份表决系统中使用多个CMOS装置118(例如，单个装置)时，所述CMOS装置118中的每一者具有与其相关联的电压调节器104。电力控制242可包括电力循环电路236及表决AND门234。电力控制242是此冗余备份表决系统所使用的电压调节器104中的每一者的一部分。另外，电力循环计数器238可包含在电力控制242中以防止后文更全面描述的连续再循环状况。
在冗余表决系统中，CMOS装置118a、118b及118c经由通信总线270、272及274彼此通信。只要CMOS装置118a、118b与118c之间的通信为正常，则不发生电力循环起始。然而，如果举例来说，CMOS装置118a不能与其它两个CMOS装置118b及118c适当通信，则CMOS装置118b将起始电力循环信号244且CMOS装置118c将起始电力循环信号246。电力循环信号244及246在断言时将致使AND门242a断言到电力循环电路236a的电力循环信号240a，借此给不通信的CMOS装置118a循环供电，且因此解除其中可能的闭锁问题。如果，由于一些原因电力循环信号240a保持断言，从而致使到CMOS装置118a的不期望数目个电力循环，则电力循环计数器238可断言到其它电力控制电路242b及242c(图3)的电力循环信号360a及362a，借此也给相应的CMOS装置118b及118c循环供电。现在将给所有CMOS装置118a、118b及118c循环供电且借此恢复到正常操作。
参照图3，其绘示图2中所显示的能够给其相应CMOS装置循环供电的电压调节器三元组的部分示意性方框图。CMOS装置118a及118b经由通信总线270彼此通信。CMOS装置118a及118c经由通信总线272彼此通信。CMOS装置118b及118c经由通信总线274彼此通信。从CMOS装置118b到电力控制242a断言电力循环信号244且从CMOS装置118c到电力控制242a断言电力循环信号246，因此致使电力控制242a循环对CMOS装置118a的供电。从CMOS装置118c到电力控制242b断言电力循环信号250且从CMOS装置118a到电力控制242b断言电力循环信号252，由此致使电力控制242b循环对CMOS装置118b的供电。从CMOS装置118b到电力控制242c断言电力循环信号248且从CMOS装置118a到电力控制242c断言电力循环信号254，因此致使电力控制242c循环对CMOS装置118c的供电。当如上文更全面地描述可发生过多数目个电力循环时可将来自电力控制242的相应一者的电力循环信号360及362断言到电力控制242的其它数者。
虽然已参照本发明的实例性实施例来描绘、描述及界定本发明的各实施例，但所述参照并不意味着限定本发明，且不应推断出存在此限定。所揭示的标的物能够在形式及功能上具有大量修改、替代和等效形式，所属领域的技术人员将会联想到所述修改、替代及等效形式并受益于本发明。所描绘及所描述的本发明的各实施例仅作为实例，而并非是对本发明范围的穷尽性说明。
Claims (26)
1.一种用于互补金属氧化物半导体(CMOS)装置的监测与保护的系统，所述系统包括：
互补金属氧化物半导体(CMOS)装置；
电流测量电路，其用于测量从其中通过的电流且适于耦合到电源，所述电流测量电路具有经测量电流输出；
电力切换电路，其耦合到所述电流测量电路且具有用于向所述CMOS装置供应电力的输出；
调节器控制电路，其耦合到所述电力切换电路，所述调节器控制电路控制所述电力切换电路的所述输出处的电压；
比较器，其具有耦合到所述电流测量电路的所述经测量电流输出的第一输入；
电流跳闸设定点电路，其具有耦合到所述CMOS装置的输入及耦合到所述比较器的第二输入的第一输出，其中所述CMOS装置将装置配置信息发送到所述电流跳闸设定点电路以用于确定高电流跳闸设定点；且
所述比较器具有耦合到所述电力切换电路的输出，所述输出在所述比较器输出处于第一逻辑电平时致使所述电力切换电路与所述调节器控制电路一起作为电压调节器正常操作，且在所述比较器输出处于第二逻辑电平时致使关闭所述电力切换电路，借此循环对所述CMOS装置的通电与断电，
其中所述比较器输出在来自所述电流测量电路的所述经测量电流小于所述高电流跳闸设定点时处于所述第一逻辑电平，且在所述经测量电流大于或等于所述高电流跳闸设定点时处于所述第二逻辑电平。
2.如权利要求1所述的系统，其进一步包括所述电流跳闸设定点电路具有耦合到所述比较器的第三输入的第二输出，其中所述电流跳闸设定点电路进一步确定低电流跳闸设定点，借此所述比较器输出在来自所述电流测量电路的所述经测量电流大于所述低电流跳闸设定点时处于所述第一逻辑电平且在所述经测量电流小于或等于所述低电流跳闸设定点时处于所述第二逻辑电平。
3.如权利要求1所述的系统，其进一步包括所述CMOS装置将应用配置信息发送到所述电流跳闸设定点电路以用于确定所述高电流跳闸设定点。
4.如权利要求2所述的系统，其进一步包括所述CMOS装置将应用配置信息发送到所述电流跳闸设定点电路以用于确定所述低电流跳闸设定点。
5.如权利要求1所述的系统，其进一步包括耦合到所述电力切换电路且耦合到所述CMOS装置的监视计时器电路，其中如果在某一时间周期内未接收到来自所述CMOS装置的预期信号，则所述监视计时器将关闭所述电力切换电路，否则所述监视计时器允许所述电力切换电路与所述调节器控制电路一起作为电压调节器正常操作。
6.如权利要求1所述的系统，其中所述高电流跳闸设定点可由所述CMOS装置编程。
7.如权利要求2所述的系统，其中所述低电流跳闸设定点可由所述CMOS装置编程。
8.如权利要求1所述的系统，其中所述电力切换电路在转回接通之前保持关断达某一关断时间。
9.如权利要求8所述的系统，其中所述某一关断时间足够长以使所述CMOS装置在向其再施加电力之前解除闭锁。
10.如权利要求1所述的系统，其中所述电流测量电路、所述电力切换电路、所述调节器控制电路、所述比较器及所述电流跳闸设定点电路均制造于半导体集成电路裸片上。
11.如权利要求10所述的系统，其中所述半导体集成电路裸片包封于集成电路封装中。
12.如权利要求3所述的系统，其中所述电流测量电路、所述电力切换电路、所述调节器控制电路、所述比较器、所述电流跳闸设定点电路及所述监视计时器均制造于半导体集成电路裸片上。
13.如权利要求12所述的系统，其中所述半导体集成电路裸片包封于集成电路封装中。
14.如权利要求1所述的系统，其中所述电流测量电路、所述电力切换电路、所述调节器控制电路、所述比较器、所述电流跳闸设定点电路及所述CMOS装置均制造于半导体集成电路裸片上。
15.如权利要求14所述的系统，其中所述半导体集成电路裸片包封于集成电路封装中。
16.如权利要求3所述的系统，其中所述电流测量电路、所述电力切换电路、所述调节器控制电路、所述比较器、所述电流跳闸设定点电路、所述监视计时器及CMOS装置均制造于半导体集成电路裸片上。
17.如权利要求16所述的系统，其中所述半导体集成电路裸片包封于集成电路封装中。
18.如权利要求1所述的系统，其中所述电力切换电路与所述调节器控制电路形成低压降(LDO)电压调节器。
19.如权利要求1所述的系统，其中所述CMOS装置为数字处理器。
20.如权利要求19所述的系统，其中所述数字处理器为微控制器。
21.如权利要求19所述的系统，其中所述数字处理器选自由微计算机、数字信号处理器(DSP)、专用集成电路(ASIC)及可编程逻辑阵列(PLA)组成的群组。
22.如权利要求1所述的系统，其中所述电力切换电路及电流跳闸设定点电路包括过电流保护电路。
23.如权利要求2所述的系统，其中所述电力切换电路及电流跳闸设定点电路包括欠电流保护电路。
24.如权利要求1所述的系统，其进一步包括适于与至少一个其它CMOS装置通信的通信总线，其中如果所述至少一个其它CMOS装置在所述通信总线上未接收到来自所述CMOS装置的预期信号，则所述至少一个其它CMOS装置致使所述电力切换电路关闭，借此循环对所述CMOS装置的通电与断电。
25.如权利要求1所述的系统，其进一步包括适于与两个其它CMOS装置通信的两个通信总线，其中如果所述两个其它CMOS装置在所述两个通信总线上未接收到来自所述CMOS装置的预期信号，则所述两个其它CMOS装置致使所述电力切换电路关闭，借此循环对所述CMOS装置的通电与断电。
26.一种用于互补金属氧化物半导体(CMOS)装置的表决三元组的监测与保护的系统，所述系统包括：
第一、第二及第三互补金属氧化物半导体(CMOS)装置；及
第一、第二及第三电压调节器，其供应能够被循环到相应第一、第二及第三CMOS装置的经调节电力；
其中所述第一、第二及第三CMOS装置彼此通信以用于确定其每一者的操作健康状况；
所述第一、第二及第三电压调节器中的每一者包括：
电流测量电路，其用于测量从其中通过的电流且适于耦合到电源，所述电流测量电路具有经测量电流输出；
电力切换电路，其耦合到所述电流测量电路且具有用于将电力供应到所述第一、第二及第三CMOS装置中的相应一者的输出；
调节器控制电路，其耦合到所述电力切换电路，所述调节器控制电路控制所述电力切换电路的所述输出处的电压；
比较器，其具有耦合到所述电流测量电路的所述经测量电流输出的第一输入；
电流跳闸设定点电路，其具有耦合到所述第一、第二及第三CMOS装置中的相应一者的输入及耦合到所述比较器的第二输入的第一输出，其中所述第一、第二及第三CMOS装置中的所述相应一者将装置配置信息发送到所述电流跳闸设定点电路以用于确定高电流跳闸设定点；且
所述比较器具有耦合到所述电力切换电路的输出，所述输出在所述比较器输出处于第一逻辑电平时致使所述电力切换电路与所述调节器控制电路一起作为电压调节器正常操作，且在所述比较器输出处于第二逻辑电平时致使关闭所述电力切换电路，借此循环对所述第一、第二及第三CMOS装置中的所述相应一者的通电与断电，
其中所述比较器输出在来自所述电流测量电路的所述经测量电流小于所述高电流跳闸设定点时处于所述第一逻辑电平，且在所述经测量电流大于或等于所述高电流跳闸设定点时处于所述第二逻辑电平；
其中所述第一、第二及第三CMOS装置中的一者的所述电力切换电路在所述第一、第二及第三CMOS装置中的其它两者未接收到来自所述第一、第二及第三CMOS装置中的所述一者的预期通信时关闭。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/044,315 US7907378B2 (en) | 2005-10-20 | 2008-03-07 | Automatic detection of a CMOS device in latch-up and cycling of power thereto |
| US12/044,315 | 2008-03-07 | ||
| PCT/US2009/035797 WO2009111424A1 (en) | 2008-03-07 | 2009-03-03 | Automatic detection of a cmos device in a latch-up and cycling of a power thereto |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101910973A true CN101910973A (zh) | 2010-12-08 |
| CN101910973B CN101910973B (zh) | 2016-01-06 |
Family
ID=40626834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200980102085.1A Active CN101910973B (zh) | 2008-03-07 | 2009-03-03 | 自动检测闭锁中的互补金属氧化物半导体装置并循环对其的供电 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7907378B2 (zh) |
| EP (1) | EP2250540B1 (zh) |
| KR (1) | KR101515849B1 (zh) |
| CN (1) | CN101910973B (zh) |
| TW (1) | TWI483500B (zh) |
| WO (1) | WO2009111424A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102608482A (zh) * | 2010-12-30 | 2012-07-25 | 通用电气公司 | 涉及监测电路连通性的方法和系统 |
| CN102621438A (zh) * | 2011-01-17 | 2012-08-01 | 通用电气公司 | 涉及监测电路连接性的方法和系统 |
| CN104714912A (zh) * | 2015-03-04 | 2015-06-17 | 惠州Tcl移动通信有限公司 | 一种多卡检测装置、多卡检测系统及其方法 |
| CN107851206A (zh) * | 2015-08-07 | 2018-03-27 | 维普公司 | 功率优化 |
| WO2021084073A1 (en) | 2019-10-31 | 2021-05-06 | Alter Technology Ventures S.L. | Method for updating the reference threshold of at least one operational parameter, protection unit for the mitigation of a single event latchup (sel) in an electronic device using the reference threshold and arrangement for the mitigation of a single event latchup (sel) in an array |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2363145B1 (es) * | 2009-04-02 | 2012-06-05 | Universitat De Les Illes Balears | Dispositivo de caracterización de transitorios de corriente producidos por interacción de partículas ionizantes con un bloque de transistores de una puerta lógica. |
| CN102025351B (zh) * | 2010-12-08 | 2013-07-31 | 西安交通大学 | 一种抗单粒子翻转和单粒子瞬态脉冲的动态比较器 |
| US9710031B2 (en) | 2010-12-30 | 2017-07-18 | Silicon Laboratories Inc. | Analog interface for a microprocessor-based device |
| US10292445B2 (en) | 2011-02-24 | 2019-05-21 | Rochester Institute Of Technology | Event monitoring dosimetry apparatuses and methods thereof |
| US9339224B2 (en) | 2011-02-24 | 2016-05-17 | Rochester Institute Of Technology | Event dosimeter devices and methods thereof |
| US9138172B2 (en) | 2011-02-24 | 2015-09-22 | Rochester Institute Of Technology | Method for monitoring exposure to an event and device thereof |
| JP6816345B2 (ja) * | 2015-04-24 | 2021-01-20 | 富士電機株式会社 | 駆動制御装置 |
| US9960593B2 (en) * | 2015-07-31 | 2018-05-01 | Harris Corporation | Single event latchup (SEL) current surge mitigation |
| US10886723B2 (en) | 2015-07-31 | 2021-01-05 | Harris Corporation | Adaptive single event latchup (SEL) current surge mitigation |
| US9928143B2 (en) | 2016-04-20 | 2018-03-27 | Hamilton Sundstrand Corporation | System and method for managing single event latched (SEL) conditions |
| US10048997B2 (en) * | 2016-05-04 | 2018-08-14 | Hamilton Sundstrand Corporation | Single event latch up mitigation in solid state power controllers |
| JP2018025929A (ja) * | 2016-08-09 | 2018-02-15 | 東芝メモリ株式会社 | 半導体装置およびその制御方法 |
| US10725844B2 (en) * | 2016-11-03 | 2020-07-28 | Foxconn eMS, Inc. | Automated boot failure prevention and recovery circuit and related method |
| CN107423196B (zh) * | 2017-07-07 | 2021-09-14 | Tcl移动通信科技（宁波）有限公司 | 一种多卡槽状态检测方法、检测设备及移动终端 |
| US10713118B2 (en) * | 2018-03-09 | 2020-07-14 | Hamilton Sundstand Corporation | Single event latchup recovery with state protection |
| LU102862B1 (en) * | 2021-09-30 | 2023-04-03 | OroraTech GmbH | Dynamic latch-up protection |
| CN116736071A (zh) * | 2022-03-08 | 2023-09-12 | 卓思私人有限公司 | 异常检测和保护 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833406A (en) * | 1986-04-17 | 1989-05-23 | Household Commercial Financial Services Inc. | Temperature compensated Hall-effect sensor apparatus |
| US4823070A (en) * | 1986-11-18 | 1989-04-18 | Linear Technology Corporation | Switching voltage regulator circuit |
| US5300765A (en) * | 1990-03-19 | 1994-04-05 | Mitsubishi Denki Kabushiki Kaisha | Memory card with latch-up protection |
| GB2305556B (en) * | 1995-09-19 | 2000-02-23 | Gec Alsthom Ltd | Power-line trip circuit |
| US5923830A (en) | 1997-05-07 | 1999-07-13 | General Dynamics Information Systems, Inc. | Non-interrupting power control for fault tolerant computer systems |
| US6229350B1 (en) * | 1997-12-30 | 2001-05-08 | Texas Instruments Incorporated | Accurate, fast, and user programmable hysteretic comparator |
| NL1010303C2 (nl) | 1998-10-13 | 2000-04-17 | Hollandse Signaalapparaten Bv | Beveiliging. |
| US6985343B2 (en) | 2002-04-19 | 2006-01-10 | Daimlerchrysler Corporation | Programmable power management switch |
| US7567223B2 (en) * | 2005-03-01 | 2009-07-28 | Honeywell International Inc. | Light-emitting diode (LED) hysteretic current controller |
| US20070091527A1 (en) * | 2005-10-20 | 2007-04-26 | Microchip Technology Incorporated | Automatic detection of a CMOS circuit device in latch-up and reset of power thereto |
-
2008
- 2008-03-07 US US12/044,315 patent/US7907378B2/en active Active
-
2009
- 2009-03-03 CN CN200980102085.1A patent/CN101910973B/zh active Active
- 2009-03-03 WO PCT/US2009/035797 patent/WO2009111424A1/en active Application Filing
- 2009-03-03 KR KR1020107014538A patent/KR101515849B1/ko active IP Right Grant
- 2009-03-03 EP EP09717050.0A patent/EP2250540B1/en active Active
- 2009-03-05 TW TW098107174A patent/TWI483500B/zh active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102608482A (zh) * | 2010-12-30 | 2012-07-25 | 通用电气公司 | 涉及监测电路连通性的方法和系统 |
| CN102608482B (zh) * | 2010-12-30 | 2016-05-18 | 通用电气公司 | 用于监测电路联通性的系统 |
| CN102621438A (zh) * | 2011-01-17 | 2012-08-01 | 通用电气公司 | 涉及监测电路连接性的方法和系统 |
| CN104714912A (zh) * | 2015-03-04 | 2015-06-17 | 惠州Tcl移动通信有限公司 | 一种多卡检测装置、多卡检测系统及其方法 |
| CN104714912B (zh) * | 2015-03-04 | 2017-11-10 | 惠州Tcl移动通信有限公司 | 一种多卡检测装置、多卡检测系统及其方法 |
| CN107851206A (zh) * | 2015-08-07 | 2018-03-27 | 维普公司 | 功率优化 |
| US10867228B2 (en) | 2015-08-07 | 2020-12-15 | Zwipe As | Power optimisation |
| CN107851206B (zh) * | 2015-08-07 | 2021-06-25 | 维普公司 | 功率优化 |
| WO2021084073A1 (en) | 2019-10-31 | 2021-05-06 | Alter Technology Ventures S.L. | Method for updating the reference threshold of at least one operational parameter, protection unit for the mitigation of a single event latchup (sel) in an electronic device using the reference threshold and arrangement for the mitigation of a single event latchup (sel) in an array |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100138866A (ko) | 2010-12-31 |
| EP2250540A1 (en) | 2010-11-17 |
| US20080151456A1 (en) | 2008-06-26 |
| WO2009111424A1 (en) | 2009-09-11 |
| KR101515849B1 (ko) | 2015-04-29 |
| EP2250540B1 (en) | 2016-09-21 |
| CN101910973B (zh) | 2016-01-06 |
| TWI483500B (zh) | 2015-05-01 |
| TW201001858A (en) | 2010-01-01 |
| US7907378B2 (en) | 2011-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101910973A (zh) | 自动检测闭锁中的互补金属氧化物半导体装置并循环对其的供电 | |
| US10158220B2 (en) | Triple redundant digital protective relay and operating method therefor | |
| US6275958B1 (en) | Fault detection in a redundant power converter | |
| CN101292209A (zh) | 互补金氧半导体电路器件在锁定状态的自动检测和重设其电力 | |
| US10298022B2 (en) | Power supply control system | |
| EP0854410B1 (en) | Power supply system | |
| US8259422B2 (en) | Switching power supply protection system, mother board and computer | |
| JP2002354707A (ja) | 半導体集積回路 | |
| WO2013109681A2 (en) | Voltage regulator over-voltage detection system, method and apparatus | |
| US20160132100A1 (en) | Data processing device and data processing system | |
| EP3306423B1 (en) | Control apparatus | |
| CN106814604B (zh) | 一种三冗余无源独立电流互检断电重启系统及方法 | |
| JPH03207218A (ja) | 保護電力制御器 | |
| JP5288757B2 (ja) | 電子式遮断器 | |
| JP2008158612A (ja) | 電源装置および電源システム | |
| KR100940313B1 (ko) | 확장된 자기 감시 기능을 갖는 디지털 보호계전기 및 그의 오동작 방지 방법 | |
| JP2006350425A (ja) | 半導体装置のシングルイベント補償回路 | |
| JP7063692B2 (ja) | ウォッチドッグタイマ監視システム | |
| US20030103301A1 (en) | On chip smart capacitors | |
| CN220553846U (zh) | 用于开关装置的电池控制装置和开关装置 | |
| TWI678854B (zh) | 電源電路及其保護狀態解除方法 | |
| RU182060U1 (ru) | Модуль распределения электропитания | |
| CN113391690B (zh) | Flash异常掉电保护电路、装置及方法 | |
| CN113141287B (zh) | 一种节点负载短路自隔离电路、方法和多联机电路 | |
| KR100797741B1 (ko) | Ｕｐｓ 자동 감시 시스템 및 이를 이용한 ｕｐｓ 자동 복구방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |