TWI483500B - 用於監測及保護互補式金屬氧化物半導體(cmos)裝置及三個cmos裝置之表決組之系統 - Google Patents
用於監測及保護互補式金屬氧化物半導體(cmos)裝置及三個cmos裝置之表決組之系統 Download PDFInfo
- Publication number
- TWI483500B TWI483500B TW098107174A TW98107174A TWI483500B TW I483500 B TWI483500 B TW I483500B TW 098107174 A TW098107174 A TW 098107174A TW 98107174 A TW98107174 A TW 98107174A TW I483500 B TWI483500 B TW I483500B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- current
- cmos
- output
- power
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000012544 monitoring process Methods 0.000 title claims description 18
- 230000000295 complement effect Effects 0.000 title claims description 14
- 229910044991 metal oxide Inorganic materials 0.000 title claims description 14
- 150000004706 metal oxides Chemical class 0.000 title claims description 14
- 238000004891 communication Methods 0.000 claims description 15
- 230000001351 cycling effect Effects 0.000 claims description 14
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Sources (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
本發明係關於一種CMOS電路裝置之閂鎖(latch-up)之偵測及其重設，及更特定言之，關於在閂鎖狀態中之CMOS電路裝置之自動偵測及其電力之重設。
互補式金屬氧化物半導體(CMOS)電路被廣泛地用於數位積體電路裝置，例如數位處理器等。然而，CMOS電路易受因諸如電快速暫態(EFT)、靜電放電(ESD)等；過電壓條件、離子化輻射，例如航太及軍事使用等各種原因引起之閂鎖之影響。當在一CMOS電路中發生閂鎖時，會有異常的高電流被汲取，其會損害或破壞CMOS電路及亦可能損害或破壞供給CMOS電路之電壓調節器。CMOS電路之閂鎖可致使電路失效。一種糾正一CMOS電路之閂鎖之方式係循環對其之電力，例如關閉然後重開。
是以，需要更耐用的CMOS裝置，其可耐受或免受不同閂鎖引起的事件，使得例如但不限於單一事件擾亂(SEU)及/或單一事件閂鎖(SEL)的發生可復原。若一種與供給電力給該CMOS裝置之電壓調節器相關的監測及保護電路能足夠精確地感測過電流位準用於決定是否一故障已經發生，例如閂鎖、失效或短路電晶體等，然後當一意外的過電流可能發生時，例如CMOS電路閂鎖，此監測及保護電路可自動產生一故障警告信號及/或循環對CMOS裝置之電力。該監測及保護電路可與該電壓調節器例如低壓降(LDO)電壓調節器整合。具有完整監測及保護電路之電壓調節器亦可與諸如例如微電腦、微控制器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、可程式化邏輯陣列(PLA)等之一數位處理器之一CMOS裝置整合。
CMOS裝置操作電流需求(負荷)可在其正常操作中大範圍地變化，且其對CMOS裝置指示一預期電流需求(例如CMOS裝置電力負荷)或「狀態資訊」係有用的。此狀態資訊可指示何時合乎改變電流限制，及/或中止或啟動過電流監測。例如當該CMOS裝置進入一低電力或睡眠模式時，不同邏輯功能停止汲取電力使得CMOS裝置之總電力負荷相應地減少。然而，監測及控制CMOS裝置之電路當在一睡眠模式時仍然易受SEL及SEU事件的影響。如此，電流監測跳脫點必須相應地調整。
同樣，若該CMOS裝置汲取少於預期之電流，則一閂鎖情形可能已經發生在該CMOS裝置電路之一部分。例如，若該CMOS裝置之邏輯電路沒有被計時，其等將汲取較少電流。因此若一時脈電路進入一閂鎖情形及不能供給時脈信號至在CMOS裝置之邏輯電路，則該CMOS裝置將汲取較少電流，這是因為其邏輯電路不再切換狀態。此情形可藉由循環對該CMOS裝置之電力(電力循環)來解決，使得可能在閂鎖之該CMOS電路被清除，且該CMOS裝置之正常操作能繼續。
例如，若電流監測及保護電路偵測到相對於從狀態資訊獲得的預期操作電流之一過多電流(例如CMOS電路閂鎖情形)或不足電流(例如時脈電路閂鎖情形)，則一電力循環可開始。如此該CMOS裝置無論何時留下一預期電力汲取窗(電流汲取高於或低於高或低電流跳脫值)，至CMOS裝置之電力將循環以使該CMOS裝置脫離其閂鎖情形。
當監測CMOS裝置之合適的操作是否在一正常操作模式下或一低電力睡眠模式下時，來自CMOS裝置之狀態資訊及/或其他周期信號亦可被用作一監視計時器功能之一動力。若該監視計時器功能未能在某一時間內(例如CMOS裝置沒有正確操作-一CMOS電路在閂鎖)接收一預期響應(來自CMOS裝置之動力)，則該電力循環亦可被產生。
該監測及保護電路亦可被用作一固態斷路器，其可具有至少一電流跳脫值。該至少一電流跳脫值可在CMOS裝置之操作過程中被程式化，用於基於在一低電力睡眠模式或一操作模式之CMOS裝置電路之需要不同操作電力位準，改變電壓調節器保護電路之電流跳脫值之不同的應用。該至少一電流跳脫值可使用取決於系統應用之一定製的電流跳脫值而在系統製造及/或啟始期間被程式化。
在一些關鍵應用中，例如太空、軍事及企業伺服器應用中，一CMOS裝置可作為三個CMOS裝置之一表決組之部分操作。在此情形中，有兩個其他CMOS裝置在第一CMOS裝置之合適的操作上提供檢查及備援。該第一CMOS裝置可能存在一不可為其電流監測及保護電路及/或監視計時器所偵測之故障。然而程式應用能在與其他兩個CMOS裝置通信時偵測故障。關於此一事件，若每個CMOS裝置可確證一電力循環信號至其他兩個CMOS裝置之電壓調節器，則來自該兩個工作的CMOS裝置每個之一電力循環表決將為失效/失靈/不通信的CMOS裝置引起一電力循環。
根據本發明之一特定例示性實施例，一種用於監測及保護一互補式金屬氧化物半導體(CMOS)裝置之系統包括：一互補式金屬氧化物半導體(CMOS)裝置；一電流測定電路，其用於測定通過的電流及調適用於耦合至一電源，該電流測定電路具有一經測定之電流輸出；一電源切換電路，其耦合至該電流測定電路及具有一用於供給電力至該CMOS裝置之輸出；一調節器控制電路，其耦合至該電源切換電路，該調節器控制電路在該電源切換電路之輸出上控制一電壓；一比較器，其具有耦合至該電流測定電路之經測定之電流輸出之一第一輸入；一電流跳脫設定點電路，其具有一耦合至該CMOS裝置之輸入及一耦合至該比較器之一第二輸入之第一輸出，其中該CMOS裝置發送裝置組態資訊至該電流跳脫設定點電路以決定一高電流跳脫設定點；且該比較器具有一耦合至該電源切換電路之輸出，其引起該電源切換電路在該比較器輸出係在一第一邏輯位準時連同該調節器控制電路作為一電壓調節器正常地操作，且在該比較器輸出係在一第二邏輯位準時關閉該電源切換電路，從而循環對該CMOS裝置的電力開啟及關閉，其中當來自該電流測定電路之該經測定之電流小於該高電流跳脫設定點時，該比較器輸出係在該第一邏輯位準，且當該經測定之電流大於或等於該高電流跳脫設定點時，係在該第二邏輯位準。該電流跳脫設定點電路進一步包括一耦合至該比較器之一第三輸入之第二輸出，其中該電流跳脫設定點電路進一步決定一低電流跳脫設定點，因此當來自該電流測定電路之該經測定之電流大於該低電流跳脫設定點時，該比較器輸出係在該第一邏輯位準，且當該經測定之電流小於或等於該低電流跳脫設定點時，係在該第二邏輯位準。
根據本發明之另一特定例示性實施例，一種用於監測及保護一三個互補式金屬氧化物半導體(CMOS)裝置之表決組之系統包括：第一、第二及第三互補式金屬氧化物半導體(CMOS)裝置；及第一、第二及第三電壓調節器，該等電壓調節器供給可循環至該各自第一、第二及第三CMOS裝置之經調節電壓；其中該第一、第二及第三CMOS裝置相互通信用於決定其每個操作狀態。該第一、第二及第三電壓調節器每個包括：一電流測定電路，其用於測定通過的電流及調適用於耦合至一電源，該電流測定電路具有一經測定之電流輸出；一電源切換電路，其耦合至該電流測定電路及具有一用於供給電力至該第一、第二及第三CMOS裝置之一各自裝置之輸出；一調節器控制電路，其耦合至該電源切換電路，該調節器控制電路在該電源切換電路之輸出上控制一電壓；一比較器，其具有一耦合至該電流測定電路之經測定之電流輸出之第一輸入；一電流跳脫設定點電路，其具有一耦合至該第一、第二及第三CMOS裝置之一各自裝置之輸入及一耦合至該比較器之一第二輸入之第一輸出，其中該第一、第二及第三CMOS裝置之一各自裝置發送裝置組態資訊至該電流跳脫設定點電路以決定一高電流跳脫設定點；且該比較器具有一耦合至該電源切換電路之輸出，其引起該電源切換電路在該比較器輸出在一第一邏輯位準時連同該調節器控制電路作為一電壓調節器正常地操作，且在該比較器輸出在一第二邏輯位準時關閉該電源切換電路，從而循環對該第一、第二及第三CMOS裝置之一各自裝置之電力開啟及關閉，其中當來自該電流測定電路之該經測定之電流小於該高電流跳脫設定點時，該比較器輸出係在該第一邏輯位準，且當該經測定之電流大於或等於該高電流跳脫設定點時，係在該第二邏輯位準；其中當該第一、第二及第三CMOS裝置之其他兩個沒有接收來自該第一、第二及第三CMOS裝置之一之一預期通信時，該第一、第二及第三CMOS裝置之一之電源切換電路關閉。
藉由參考結合所附圖式之以下描述，可獲得本發明之一更全面的理解。
雖然本發明容許不同的修改及替代形式，但是其特定實例實施例將顯示在圖式中且將在文中被詳細描述。然而，應理解的是，本文中之特定實例實施例之描述不旨在將本發明限於在本文揭示的特定形式，且相反地，此揭示內容係涵蓋由所附請求項界定之所有修改及等效物。
現在參考圖式，特定實例實施例之細節被示意性地繪示。在圖式中的相同元件將藉由相同數字表示，且相似元件將藉由具有一不同的小寫字母字尾之相同數字被表現。
參考圖1，其描述根據本發明之一特定實例實施例之可電力循環一CMOS裝置之一電壓調節器之一示意方塊圖。電壓調節器(廣泛地由數字104表示)可包括一電流測定電路108、一電流跳脫設定點電路110、一比較器112、一電源切換電路114、一調節器控制電路106及一監視計時器116。該電壓調節器104，例如低壓降(LDO)調節器，對一數位處理器118供給一(若干)理想電壓。一電源150供給電力(電壓及電流)給調節器104。該調節器104可被製造在由數字103表示的一積體電路基板上。數位處理器118，例如微電腦、微控制器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、可程式化邏輯陣列(PLA)等，可被製造在另一積體電路基板(未顯示)上，或可與調節器104一起被製造在由數字102表示的一單一積體電路基板上。該調節器控制電路106控制該電源切換電路114用於在輸出140供給一理想電壓。
CMOS裝置118從電源切換電路114之負載側140接收電力(亦即電壓及電流)。該CMOS裝置118具有一輸出132，其供給資訊以產生一(若干)裝置特定跳脫點，例如高及/或低；及一輸出142，其供給資訊以產生一(若干)應用特定跳脫點，例如高及/或低。該等輸出132及142可被組合成一單一輸出匯流排，例如一並聯匯流排或一串聯一線匯流排。該電流跳脫設定點電路110使用此資訊在比較器112之輸入產生一高電流跳脫點130及/或一低電流跳脫點131。
CMOS裝置118可同樣具有一輸出134(例如CMOS電路操作動力)，其可被用於重設監視計時器116。該輸出132可同樣被包含在上述單一輸出匯流排內以重設監視計時器116使得該輸出134可被消除。預期的及在本發明之範圍內的是，調節器104之基板103、及/或調節器104之基板102及CMOS裝置118可被封裝在一積體電路封裝(未顯示)內。
來自電流測定電路108之經測定之電流128無論何時超過電流跳脫點130，比較器112確證在一控制線146上之一關閉信號以斷開該電源切換電路114，因此從CMOS裝置118移除電力(電壓)。一旦電力被移除，在控制線146上之關閉信號將被撤銷。然後在一時間間隔過去後，電源切換電路114將重新連接電力至CMOS裝置118。若該CMOS裝置118之CMOS電路係閂鎖的，則移除及重新連接電力可允許該CMOS裝置118之CMOS電路解鎖及再次開始正確操作。適合清除一閂鎖情形(以電源切換電路114移除電力)之時間量可程式化至調節器104之計時器電路(未顯示)。
若該CMOS裝置118汲取比預期少的電流，一閂鎖情形可能已經在該等CMOS裝置電路之一部分中發生。例如，若該CMOS裝置118之邏輯電路沒有被計時，則其等將汲取較少電流。因此若一時脈電路進入一閂鎖情形及不能供給時脈信號至該CMOS裝置中之邏輯電路，則該CMOS裝置118將汲取較少電流，這是因為其邏輯電路不再切換狀態。此情形可藉由循環至該CMOS裝置118之電力(電力循環)來解決，使得可能在閂鎖內之該等CMOS電路被清除，及該CMOS裝置118之正常操作能繼續。
來自電流測定電路108之經測定之電流128無論何時低於電流跳脫點131，比較器112確證在控制線146上之關閉信號以斷開該電源切換電路114，因此從CMOS裝置118移除電力(電壓)。一旦電力被移除，在控制線146上之關閉信號將被撤銷。然後在一時間間隔過去後，電源切換電路114將重新連接電力至CMOS裝置118。若一些CMOS電路(例如控制時脈信號的CMOS電路)為閂鎖，則移除及重新連接電力可允許該CMOS裝置118之CMOS電路解鎖及再次開始正確操作。適合清除一低電流汲取閂鎖情形(以電源切換電路114移除電力)之時間量可程式化至調節器104之計時器電路(未顯示)中。
除對在該CMOS裝置118內之電路之閂鎖情形之過電流及低電流感測外，監視計時器116若沒有及時地藉由該CMOS裝置118重設，例如從那裏丟失「動力」信號，則可控制電源開關114。從而移除及重新連接電力以允許該CMOS裝置118之CMOS電路解鎖及再次開始正確操作。利用比較器112之電流感測之操作及監視計時器116之逾時，有可能在可能的最短時間內偵測任何類型之一閂鎖情形及從該情形中恢復。
例如，CMOS裝置118之一CMOS電路部分可閂鎖而不引起從調節器104汲取之一高或低電流，但將引起一操作的故障。藉由從該數位處理器118監測一「動力」信號134，該監視計時器可引起電源切換電路114電力循環該CMOS裝置118及因此清除該閂鎖情形。
預期的及在本發明之範圍內的是，該調節器104可同樣被用作一固態斷路器，其可具有至少一電流跳脫值，及至少一電流跳脫值可在CMOS裝置118之操作期間，或在系統製造及/或其啟始期間被程式化。
參考圖2，其描述根據本發明之另一特定實例實施例之可電力循環其各自被組態成一冗餘備援表決系統之CMOS裝置之一三個電壓調節器組之一代表者之一示意方塊圖。當複數個CMOS裝置118，例如三個裝置，被用在一冗餘備援表決系統時，每個CMOS裝置118具有與其相關之一電壓調節器104。電力控制242可包括一電力循環電路236及表決AND閘極234。該電力控制242可為與此冗餘備援表決系統一起使用之每個電壓調節器104之部分。此外，一電力循環計數器238可與該電力控制242一起包含在內以防止在下文中更全面描述的一持續的再循環情形。
在一冗餘表決系統中，該等CMOS裝置118a、118b及118c經由通信匯流排270、272及274互相通信。只要在該CMOS裝置118a、118b及118c之間的通信正常，便沒有電力循環開始發生。然而，若例如CMOS裝置118a未能與其他兩個CMOS裝置118b及118c正確通信，則CMOS裝置118b將開始一電力循環信號244及CMOS裝置118c將開始一電力循環信號246。當經確證時，電力循環信號244及246將引起該AND閘極242a確證一電力循環信號240a至電力循環電路236a，從而電力循環該未通信的CMOS裝置118a，及因此清除本文一可能的閂鎖問題。若因為一些原因該電力循環信號240a保持確證，引起一不合需要量之電力循環至該CMOS裝置118a，則一電力循環計數器238可確證電力循環信號360a及362a至其他電力控制電路242b及242c(圖3)，從而同樣電力循環該等各自的CMOS裝置118b及118c。現在所有的CMOS裝置118a、118b及118c將被電力循環及從而恢復至正常操作。
參考圖3，其描述顯示在圖2中的可電力循環其各自CMOS裝置之一三個電壓調節器組之一局部示意方塊圖。CMOS裝置118a及118b經由一通信匯流排270互相通信。CMOS裝置118a及118c經由一通信匯流排272互相通信。CMOS裝置118b及118c經由一通信匯流排274互相通信。電力循環信號244從CMOS裝置118b被確證及電力循環信號246從CMOS裝置118c被確證至電力控制242a，因此引起電力控制242a循環對CMOS裝置118a之電力。電力循環信號250從CMOS裝置118c被確證及電力循環信號252從CMOS裝置118a被確證至電力控制242b，因此引起電力控制242b循環對CMOS裝置118b之電力。電力循環信號248從CMOS裝置118b被確證且電力循環信號254從CMOS裝置118a被確證至電力控制242c，因此引起電力控制242c循環對CMOS裝置118c之電力。當如以上之更全面描述的過量電力循環可發生時，來自一各自電力控制242之一之電力循環信號360及362可被確證至電力控制242之其他信號。
雖然本發明之實施例已經被描寫、描述，及藉由參考本發明之例示性實施例被界定，此等參考不意味著對本發明之一限制，且沒有此限制被推斷。所揭示的標的可作出相當大的修改、變更、及在形式及功能上作等效變換，正如普通技術者將所思及及具有本發明之利益。本發明之描寫及描述實施例僅為實例，及並非詳盡本發明之範圍。
102．．．單一積體電路基板
103．．．積體電路基板
104．．．調節器
106．．．調節器控制電路
108．．．電流測定電路
110．．．電流跳脫設定點電路
112．．．比較器
114．．．電源切換電路
116．．．監視計時器
118．．．CMOS裝置
118a．．．CMOS裝置
118b．．．CMOS裝置
118c．．．CMOS裝置
128．．．電流
130．．．一高電流跳脫點
131．．．一低電流跳脫點
132．．．輸出
134．．．輸出
140．．．輸出
140a．．．輸出
140b．．．輸出
140c．．．輸出
142．．．輸出
146．．．控制線
150．．．電源
234a．．．閘
236a．．．電力循環電路
238a．．．電力循環計算器
240a．．．電力循環信號
242a．．．電力控制
242b．．．電力控制
242c．．．電力控制
244．．．電力循環信號
246．．．電力循環信號
248．．．電力循環信號
250．．．電力循環信號
252．．．電力循環信號
254．．．電力循環信號
270．．．通信匯流排
272．．．通信匯流排
274．．．通信匯流排
360a．．．電力循環信號
360b．．．電力循環信號
360c．．．電力循環信號
362a．．．電力循環信號
362b．．．電力循環信號
362c．．．電力循環信號
圖1係根據本發明之一特定實例實施例所繪示之可電力循環一CMOS裝置之一電壓調節器之一示意方塊圖；圖2係根據本發明之另一特定實例實施例所繪示之可電力循環其各自被組態成一冗餘備援表決系統之CMOS裝置之一三個電壓調節器組之一代表者之一示意方塊圖；及圖3係繪示顯示在圖2中的可電力循環其各自CMOS裝置之一三個電壓調節器組之一局部示意方塊圖。
102．．．單一積體電路基板
103．．．積體電路基板
104．．．調節器
106．．．調節器控制電路
108．．．電流測定電路
110．．．電流跳脫設定點電路
112．．．比較器
114．．．電源切換電路
116．．．監視計時器
118．．．CMOS裝置
128．．．電流
130．．．一高電流跳脫點
131．．．一低電流跳脫點
132．．．輸出
134．．．輸出
140．．．輸出
142．．．輸出
146．．．控制線
150．．．電源
Claims (25)
- 一種用於監測及保護一互補式金屬氧化物半導體(CMOS)裝置之系統，該系統包括：一互補式金屬氧化物半導體(CMOS)裝置；一電流測定電路，其用於測定通過的電流及調適用於耦合至一電源，該電流測定電路具有一經測定之電流輸出；一電源切換電路，其耦合至該電流測定電路及具有一用於供給電力至該CMOS裝置之輸出；一調節器控制電路，其耦合至該電源切換電路，該調節器控制電路在該電源切換電路之輸出上控制一電壓；一比較器，其具有一耦合至該電流測定電路之該經測定之電流輸出之第一輸入；一電流跳脫設定點電路，其具有一耦合至該CMOS裝置之輸入及一耦合至該比較器之一第二輸入之第一輸出，其中該CMOS裝置發送裝置組態資訊至該電流跳脫設定點電路以決定一高電流跳脫設定點；該比較器具有一耦合至該電源切換電路之輸出，其引起該電源切換電路在該比較器輸出係在一第一邏輯位準時連同該調節器控制電路作為一電壓調節器正常地操作，且在該比較器輸出係在一第二邏輯位準時關閉該電源切換電路，從而循環對該CMOS裝置之電力開啟及關閉，其中當來自該電流測定電路之該經測定之電流小於該 高電流跳脫設定點時，該比較器輸出係在該第一邏輯位準，且當該經測定之電流大於或等於該高電流跳脫設定點時係在該第二邏輯位準；及一監視計時電路，其耦合至該電源切換電路及該CMOS裝置，其中若來自該CMOS裝置之一預期信號沒有在某一時間段內被接收到，則該監視計時器將關閉該電源切換電路，否則該監視計時器允許該電源切換電路連同該調節器控制電路作為該電壓調節器正常地操作。
- 如請求項1之系統，其進一步包括：該電流跳脫設定點電路具有一耦合至該比較器之一第三輸入之第二輸出，其中該電流跳脫設定點電路進一步決定一低電流跳脫設定點，因此當來自該電流測定電路之該經測定之電流大於該低電流跳脫設定點時，該比較器輸出係在該第一邏輯位準，且當該經測定之電流小於或等於該低電流跳脫設定點時係在該第二邏輯位準。
- 如請求項1之系統，其進一步包括：該CMOS裝置發送應用組態資訊至該電流跳脫設定點電路以供決定該高電流跳脫設定點。
- 如請求項2之系統，其進一步包括：該CMOS裝置發送應用組態資訊至該電流跳脫設定點電路以供決定該低電流跳脫設定點。
- 如請求項1之系統，其中該高電流跳脫設定點可藉由該CMOS裝置而程式化。
- 如請求項2之系統，其中該低電流跳脫設定點可藉由該 CMOS裝置而程式化。
- 如請求項1之系統，其中該電源切換電路在重開之前保持關閉達某一關閉時間。
- 如請求項7之系統，其中該某一關閉時間係足夠長以使該CMOS裝置在被重新施加電力前解鎖。
- 如請求項1之系統，其中該電流測定電路、該電源切換電路、該調節器控制電路、該比較器及該電流跳脫設定點電路被製造在一半導體積體電路晶粒上。
- 如請求項9之系統，其中該半導體積體電路晶粒被封入一積體電路封裝內。
- 如請求項3之系統，其中該電流測定電路、該電源切換電路、該調節器控制電路、該比較器、該電流跳脫設定點電路及該監視計時器被製造在一半導體積體電路晶粒上。
- 如請求項11之系統，其中該半導體積體電路晶粒被封入一積體電路封裝內。
- 如請求項1之系統，其中該電流測定電路、該電源切換電路、該調節器控制電路、該比較器、該電流跳脫設定點電路及該CMOS裝置被製造在一半導體積體電路晶粒上。
- 如請求項13之系統，其中該半導體積體電路晶粒被封入一積體電路封裝內。
- 如請求項3之系統，其中該電流測定電路、該電源切換電路、該調節器控制電路、該比較器、該電流跳脫設定 點電路、該監視計時器及該CMOS裝置被製造在一半導體積體電路晶粒上。
- 如請求項15之系統，其中該半導體積體電路晶粒被封入一積體電路封裝內。
- 如請求項1之系統，其中該電源切換電路及該調節器控制電路形成一低壓降(LDO)電壓調節器。
- 如請求項1之系統，其中該CMOS裝置係一數位處理器。
- 如請求項18之系統，其中該數位處理器係一微控制器。
- 如請求項18之系統，其中該數位處理器係選自由一微電腦、一數位信號處理器(DSP)、一特殊應用積體電路(ASIC)、及一可程式化邏輯陣列(PLA)組成之群組。
- 如請求項1之系統，其中該電源切換電路及電流跳脫設定點電路包括一過電流保護電路。
- 如請求項2之系統，其中該電源切換電路及電流跳脫設定點電路包括一欠電流保護電路。
- 一種用於監測及保護一三個互補式金屬氧化物半導體(CMOS)裝置之表決組之系統，該系統包括：第一、第二及第三互補式金屬氧化物半導體(CMOS)裝置；及第一、第二及第三電壓調節器，該等電壓調節器供給可被循環至該各自第一、第二及第三CMOS裝置之經調節之電力；其中該第一、第二及第三CMOS裝置相互通信用於決定其每個操作狀態； 每個該第一、第二及第三電壓調節器包括：一電流測定電路，其用於測定通過的電流及經調適用於耦合至一電源，該電流測定電路具有一經測定之電流輸出；一電源切換電路，其耦合至該電流測定電路及具有一用於供給電力至該第一、第二及第三CMOS裝置之一各自裝置之輸出；一調節器控制電路，其耦合至該電源切換電路，該調節器控制電路在該電源切換電路之輸出上控制一電壓；一比較器，其具有一耦合至該電流測定電路之該經測定之電流輸出之第一輸入；一電流跳脫設定點電路，其具有一耦合至該第一、第二及第三CMOS裝置之一各自裝置之輸入及一耦合至該比較器之一第二輸入之第一輸出，其中該第一、第二及第三CMOS裝置之該各自裝置發送裝置組態資訊至該電流跳脫設定點電路以決定一高電流跳脫設定點；且該比較器具有一耦合至該電源切換電路之輸出，其引起該電源切換電路在該比較器輸出係在一第一邏輯位準時連同該調節器控制電路作為一電壓調節器正常地操作，及在該比較器輸出係在一第二邏輯位準時關閉該電源切換電路，從而循環對該第一、第二及第三CMOS裝置之該各自裝置之電力開啟及關閉， 其中當來自該電流測定電路之該經測定之電流小於該高電流跳脫設定點時，該比較器輸出係在該第一邏輯位準，且當該經測定之電流大於或等於該高電流跳脫設定點時係在該第二邏輯位準；其中當該第一、第二及第三CMOS裝置中之其他兩者沒有從該第一、第二及第三CMOS裝置中之一者接收一預期通信時，該第一、第二及第三CMOS裝置中之該一者之該電源切換電路關閉。
- 一種用於監測及保護一互補式金屬氧化物半導體(CMOS)裝置之系統，該系統包括：一互補式金屬氧化物半導體(CMOS)裝置；一電流測定電路，其用於測定通過的電流及調適用於耦合至一電源，該電流測定電路具有一經測定之電流輸出；一電源切換電路，其耦合至該電流測定電路及具有一用於供給電力至該CMOS裝置之輸出；一調節器控制電路，其耦合至該電源切換電路，該調節器控制電路在該電源切換電路之輸出上控制一電壓；一比較器，其具有一耦合至該電流測定電路之該經測定之電流輸出之第一輸入；一電流跳脫設定點電路，其具有一耦合至該CMOS裝置之輸入及一耦合至該比較器之一第二輸入之第一輸出，其中該CMOS裝置發送裝置組態資訊至該電流跳脫設定點電路以決定一高電流跳脫設定點； 該比較器具有一耦合至該電源切換電路之輸出，其引起該電源切換電路在該比較器輸出係在一第一邏輯位準時連同該調節器控制電路作為一電壓調節器正常地操作，且在該比較器輸出係在一第二邏輯位準時關閉該電源切換電路，從而循環對該CMOS裝置之電力開啟及關閉，其中當來自該電流測定電路之該經測定之電流小於該高電流跳脫設定點時，該比較器輸出係在該第一邏輯位準，且當該經測定之電流大於或等於該高電流跳脫設定點時係在該第二邏輯位準；及一通信匯流排，其經調適用於與至少一其他CMOS裝置通信，其中若該至少一其他CMOS裝置沒有經由該通信匯流排從該CMOS裝置接收一預期信號，則該至少一其他CMOS裝置致使該電源切換電路關閉，從而循環對該CMOS裝置之電力開啟及關閉。
- 一種用於監測及保護一互補式金屬氧化物半導體(CMOS)裝置之系統，該系統包括：一互補式金屬氧化物半導體(CMOS)裝置；一電流測定電路，其用於測定通過的電流及調適用於耦合至一電源，該電流測定電路具有一經測定之電流輸出；一電源切換電路，其耦合至該電流測定電路及具有一用於供給電力至該CMOS裝置之輸出；一調節器控制電路，其耦合至該電源切換電路，該調 節器控制電路在該電源切換電路之輸出上控制一電壓；一比較器，其具有一耦合至該電流測定電路之該經測定之電流輸出之第一輸入；一電流跳脫設定點電路，其具有一耦合至該CMOS裝置之輸入及一耦合至該比較器之一第二輸入之第一輸出，其中該CMOS裝置發送裝置組態資訊至該電流跳脫設定點電路以決定一高電流跳脫設定點；該比較器具有一耦合至該電源切換電路之輸出，其致使該電源切換電路在該比較器輸出係在一第一邏輯位準時連同該調節器控制電路作為一電壓調節器正常地操作，且在該比較器輸出係在一第二邏輯位準時關閉該電源切換電路，從而循環對該CMOS裝置之電力開啟及關閉，其中當來自該電流測定電路之該經測定之電流小於該高電流跳脫設定點時，該比較器輸出係在該第一邏輯位準，且當該經測定之電流大於或等於該高電流跳脫設定點時係在該第二邏輯位準；及兩個通信匯流排，其經調適用於與兩個其他CMOS裝置通信，其中若該兩個其他CMOS裝置沒有經由該兩個通信匯流排從該CMOS裝置接收預期信號，則該兩個其他CMOS裝置致使該電源切換電路關閉，從而循環對該CMOS裝置之電力開啟及關閉。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/044,315 US7907378B2 (en) | 2005-10-20 | 2008-03-07 | Automatic detection of a CMOS device in latch-up and cycling of power thereto |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201001858A TW201001858A (en) | 2010-01-01 |
| TWI483500B true TWI483500B (zh) | 2015-05-01 |
Family
ID=40626834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098107174A TWI483500B (zh) | 2008-03-07 | 2009-03-05 | 用於監測及保護互補式金屬氧化物半導體(cmos)裝置及三個cmos裝置之表決組之系統 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7907378B2 (zh) |
| EP (1) | EP2250540B1 (zh) |
| KR (1) | KR101515849B1 (zh) |
| CN (1) | CN101910973B (zh) |
| TW (1) | TWI483500B (zh) |
| WO (1) | WO2009111424A1 (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2363145B1 (es) * | 2009-04-02 | 2012-06-05 | Universitat De Les Illes Balears | Dispositivo de caracterización de transitorios de corriente producidos por interacción de partículas ionizantes con un bloque de transistores de una puerta lógica. |
| CN102025351B (zh) * | 2010-12-08 | 2013-07-31 | 西安交通大学 | 一种抗单粒子翻转和单粒子瞬态脉冲的动态比较器 |
| US8547106B2 (en) * | 2010-12-30 | 2013-10-01 | General Electric Company | Methods and systems involving monitoring circuit connectivity |
| US9710031B2 (en) | 2010-12-30 | 2017-07-18 | Silicon Laboratories Inc. | Analog interface for a microprocessor-based device |
| US20120182655A1 (en) * | 2011-01-17 | 2012-07-19 | General Electric Company | Methods and Systems Involving Monitoring Circuit Connectivity |
| US10292445B2 (en) | 2011-02-24 | 2019-05-21 | Rochester Institute Of Technology | Event monitoring dosimetry apparatuses and methods thereof |
| US9339224B2 (en) | 2011-02-24 | 2016-05-17 | Rochester Institute Of Technology | Event dosimeter devices and methods thereof |
| US9138172B2 (en) | 2011-02-24 | 2015-09-22 | Rochester Institute Of Technology | Method for monitoring exposure to an event and device thereof |
| CN104714912B (zh) * | 2015-03-04 | 2017-11-10 | 惠州Tcl移动通信有限公司 | 一种多卡检测装置、多卡检测系统及其方法 |
| JP6816345B2 (ja) * | 2015-04-24 | 2021-01-20 | 富士電機株式会社 | 駆動制御装置 |
| US9960593B2 (en) * | 2015-07-31 | 2018-05-01 | Harris Corporation | Single event latchup (SEL) current surge mitigation |
| US10886723B2 (en) | 2015-07-31 | 2021-01-05 | Harris Corporation | Adaptive single event latchup (SEL) current surge mitigation |
| GB2541036B (en) | 2015-08-07 | 2019-03-27 | Zwipe As | Power optimisation |
| US9928143B2 (en) | 2016-04-20 | 2018-03-27 | Hamilton Sundstrand Corporation | System and method for managing single event latched (SEL) conditions |
| US10048997B2 (en) * | 2016-05-04 | 2018-08-14 | Hamilton Sundstrand Corporation | Single event latch up mitigation in solid state power controllers |
| JP2018025929A (ja) * | 2016-08-09 | 2018-02-15 | 東芝メモリ株式会社 | 半導体装置およびその制御方法 |
| US10725844B2 (en) * | 2016-11-03 | 2020-07-28 | Foxconn eMS, Inc. | Automated boot failure prevention and recovery circuit and related method |
| CN107423196B (zh) * | 2017-07-07 | 2021-09-14 | Tcl移动通信科技（宁波）有限公司 | 一种多卡槽状态检测方法、检测设备及移动终端 |
| US10713118B2 (en) * | 2018-03-09 | 2020-07-14 | Hamilton Sundstand Corporation | Single event latchup recovery with state protection |
| AR116929A1 (es) | 2019-10-31 | 2021-06-30 | Invap S E | Método para actualizar el umbral de referencia de al menos un parámetro operativo, unidad de protección para la mitigación de un evento simple de latchup (sel) en un dispositivo electrónico usando el umbral de referencia y disposición para la mitigación de un evento simple de latchup (sel) en un conjunto |
| LU102862B1 (en) * | 2021-09-30 | 2023-04-03 | OroraTech GmbH | Dynamic latch-up protection |
| CN116736071A (zh) * | 2022-03-08 | 2023-09-12 | 卓思私人有限公司 | 异常检测和保护 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5300765A (en) * | 1990-03-19 | 1994-04-05 | Mitsubishi Denki Kabushiki Kaisha | Memory card with latch-up protection |
| WO1998050856A1 (en) * | 1997-05-07 | 1998-11-12 | General Dynamics Information Systems, Inc. | Non-intrusive power control for computer systems |
| WO2000022500A1 (en) * | 1998-10-13 | 2000-04-20 | Hollandse Signaalapparaten B.V. | Protection system |
| US6229350B1 (en) * | 1997-12-30 | 2001-05-08 | Texas Instruments Incorporated | Accurate, fast, and user programmable hysteretic comparator |
| EP1357461A2 (en) * | 2002-04-19 | 2003-10-29 | Daimlerchrysler Corporation | Programmable power management switch |
| US20060197720A1 (en) * | 2005-03-01 | 2006-09-07 | Honeywell International Inc. | Light-emitting diode (LED) hysteretic current controller |
| WO2007047804A2 (en) * | 2005-10-20 | 2007-04-26 | Microchip Technology Incorporated | Automatic detection of a cmos circuit device in latch-up and reset of power thereto |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833406A (en) * | 1986-04-17 | 1989-05-23 | Household Commercial Financial Services Inc. | Temperature compensated Hall-effect sensor apparatus |
| US4823070A (en) * | 1986-11-18 | 1989-04-18 | Linear Technology Corporation | Switching voltage regulator circuit |
| GB2305556B (en) * | 1995-09-19 | 2000-02-23 | Gec Alsthom Ltd | Power-line trip circuit |
-
2008
- 2008-03-07 US US12/044,315 patent/US7907378B2/en active Active
-
2009
- 2009-03-03 CN CN200980102085.1A patent/CN101910973B/zh active Active
- 2009-03-03 WO PCT/US2009/035797 patent/WO2009111424A1/en active Application Filing
- 2009-03-03 KR KR1020107014538A patent/KR101515849B1/ko active IP Right Grant
- 2009-03-03 EP EP09717050.0A patent/EP2250540B1/en active Active
- 2009-03-05 TW TW098107174A patent/TWI483500B/zh active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5300765A (en) * | 1990-03-19 | 1994-04-05 | Mitsubishi Denki Kabushiki Kaisha | Memory card with latch-up protection |
| WO1998050856A1 (en) * | 1997-05-07 | 1998-11-12 | General Dynamics Information Systems, Inc. | Non-intrusive power control for computer systems |
| US6229350B1 (en) * | 1997-12-30 | 2001-05-08 | Texas Instruments Incorporated | Accurate, fast, and user programmable hysteretic comparator |
| WO2000022500A1 (en) * | 1998-10-13 | 2000-04-20 | Hollandse Signaalapparaten B.V. | Protection system |
| EP1357461A2 (en) * | 2002-04-19 | 2003-10-29 | Daimlerchrysler Corporation | Programmable power management switch |
| US20060197720A1 (en) * | 2005-03-01 | 2006-09-07 | Honeywell International Inc. | Light-emitting diode (LED) hysteretic current controller |
| WO2007047804A2 (en) * | 2005-10-20 | 2007-04-26 | Microchip Technology Incorporated | Automatic detection of a cmos circuit device in latch-up and reset of power thereto |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100138866A (ko) | 2010-12-31 |
| EP2250540A1 (en) | 2010-11-17 |
| US20080151456A1 (en) | 2008-06-26 |
| WO2009111424A1 (en) | 2009-09-11 |
| CN101910973A (zh) | 2010-12-08 |
| KR101515849B1 (ko) | 2015-04-29 |
| EP2250540B1 (en) | 2016-09-21 |
| CN101910973B (zh) | 2016-01-06 |
| TW201001858A (en) | 2010-01-01 |
| US7907378B2 (en) | 2011-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI483500B (zh) | 用於監測及保護互補式金屬氧化物半導體(cmos)裝置及三個cmos裝置之表決組之系統 | |
| US10298022B2 (en) | Power supply control system | |
| US8896975B2 (en) | Voltage regulator over-voltage detection system, method and apparatus | |
| CN101292209A (zh) | 互补金氧半导体电路器件在锁定状态的自动检测和重设其电力 | |
| TW201305798A (zh) | 伺服器機櫃系統 | |
| CN110850952A (zh) | 使用具有相位冗余和容错操作的多相电压调节器的配电方法和装置 | |
| JP2005086883A (ja) | 過電圧保護回路とこれを利用する電源、電源システム及び電子装置 | |
| JP6029520B2 (ja) | 電源監視装置及び電源監視方法 | |
| JP5549535B2 (ja) | 情報処理装置，制御方法および制御装置 | |
| KR101148240B1 (ko) | 리셋 회로 | |
| US10804717B1 (en) | Resettable battery disconnect device | |
| JP5288757B2 (ja) | 電子式遮断器 | |
| JP2008158612A (ja) | 電源装置および電源システム | |
| JP3457629B2 (ja) | 並列直流電源用の過電圧検出制御システム | |
| JP5489742B2 (ja) | 保護継電器 | |
| TWI678854B (zh) | 電源電路及其保護狀態解除方法 | |
| KR100797741B1 (ko) | Ｕｐｓ 자동 감시 시스템 및 이를 이용한 ｕｐｓ 자동 복구방법 | |
| JP2015002669A (ja) | 無停電電源システムの電圧異常保護回路 | |
| TWI421661B (zh) | 調節電壓系統及其保護方法及調適以執行該方法之積體電路 | |
| TWI737373B (zh) | 電池備用系統及其電壓偵測及控制電路 | |
| JP2023176429A (ja) | 車両用電子制御装置 | |
| JP2004357389A (ja) | 過電力保護回路および安定化電源装置ならびに過電力保護方法 | |
| KR20150014223A (ko) | 전자기기 | |
| JP2010250519A (ja) | 制御電源の監視回路 | |
| JP2009303295A (ja) | 電源装置 |