KR101148240B1

KR101148240B1 - 리셋 회로

Info

Publication number: KR101148240B1
Application number: KR1020100081954A
Authority: KR
Inventors: 스스무 야마다
Original assignee: 산요 세미컨덕터 컴퍼니 리미티드; 산요덴키가부시키가이샤
Priority date: 2009-09-29
Filing date: 2010-08-24
Publication date: 2012-05-21
Also published as: US20140232437A1; EP2306266A3; JP5308298B2; KR20110035857A; US9209796B2; JP2011077673A; EP2306266A2; US20150381164A9; CN102035517A; US20110074473A1; CN102035517B; US8653864B2

Abstract

종래의 저전압을 검지하여, 리셋하는 구성에서는, 저전압의 설정값을 초과하면, 리셋이 해제되어, 통상 전압으로 복귀할 때까지의 과정에서 오동작이 발생될 위험이 있다. 예를 들어, 리셋이 즉시 해제되면, 충분히 높은 전압이 아닌 상황에서, 재기동이 개시되게 되어, 레지스터 설정의 오기입 등에 의해 오동작이 발생되는 등 신뢰성 면에서 문제가 있었다.
본 발명은, 제1 검출 전압을 검출하는 제1 검출기와, 상기 제1 검출 전압보다 낮은 제2 검출 전압을 검출하는 제2 검출기와, 상기 제1 검출기 및 상기 제2 검출기로부터의 검출 결과를 받아, 리셋의 요구를 행하는 리셋 요구 신호의 출력 제어를 행하는 제어 회로를 구비하고, 상기 제어 회로는, 상기 제2 검출 전압을 하회한 후, 상기 제1 검출 전압을 상회했을 때, 상기 리셋 요구 신호를 변화시켜, 리셋의 요구를 행하는 것을 특징으로 한다.

Description

리셋 회로{RESET CIRCUIT}

본 발명은 리셋 회로에 관한 것으로, 리셋 해제 시의 오작동을 제로에 근접시키는 구성에 관한 것이다.

최근, 백업용의 콘덴서를 탑재한 전기 제품이 증가하고 있다. 주전원이 정전 등에 의해 전원 공급이 정지한 경우에는 이 콘덴서에 축적된 전하를 사용하여 동작을 일정 기간 계속할 수 있도록 되어 있다. 이에 의해, 짧은 정전이면 정전에 의해 메모리 내의 데이터가 클리어되는 일이 없어진다. 예를 들어, 녹화 예약하는 경우, 정전에 의해 녹화되지 않는 사태를 한없이 적게 할 수 있다. 여기서, 콘덴서에 축적된 전하는 시간의 경과와 함께 감소되어 가므로 백업 전압이 동작 하한 전압을 하회하기 전에 리셋되어 폭주를 방지할 필요가 있다.

상기한 바와 같이, 콘덴서가 축적된 전하를 사용하여 동작하는 백업 동작 시, 리셋으로서는 설정한 전압을 백업 전압이 하회하면 리셋하는 저전압 리셋을 사용하는 것이 일반적이어서, 전원이 복귀되어 백업 전압이 리셋 전압을 상회하면, 리셋이 해제되고 동작이 재개된다.

도 4에는 일반적인 종래 기술에 관한 리셋 회로를 나타내는 구성도를 기재한다. 주전원으로부터의 전원 라인 상에 다이오드(1)를 넣고, 그 후에 백업용 콘덴서(2)를 설치한다. 주전원으로부터의 전원 공급이 차단되었을 때, 백업용 콘덴서(2)에 축적된 전하가 역류하지 않도록 다이오드(1)를 넣는다. 그 후, Vdd(전원 전압 라인)는 저전압 리셋 회로(41), 백업 동작 회로(5)에 각각 접속되어 있다. 저전압 리셋 회로(41)는, 미리 설정된 저전압 리셋 전압의 레벨보다 Vdd가 낮으면 리셋 요구 신호를 발생시킨다. 저전압 검지 리셋 회로로서는 특허문헌 1에 일례가 개시되어 있다.

또한, 도 5에는 일반적인 종래 기술에 관한 리셋 회로의 동작을 나타내는 타이밍도를 기재한다. 저전압 리셋 회로(41)는, 미리 설정된 저전압 리셋 전압을 하회하면 리셋 요구 신호가 발생하고, 저전압 리셋 전압을 상회하면 리셋 요구 신호가 해제된다. 백업 동작 회로(5)는, 리셋 요구 신호를 받으면 SW 검출 회로(53)에 의해 리셋 요구 신호를 검출하여, 리셋을 발생시킨다. Vdd가 저전압 리셋 전압을 하회하고 있는 기간은 리셋 요구 신호가 계속되어, 리셋이 계속된다.

일본 특허 공개 제2008-5000호

그러나, 상술한 종래 기술에서는, 전원 공급이 복귀되어, Vdd가 상승하는 과정에서, 저전압 리셋 전압의 설정값을 초과하여 통상의 동작 전압으로 복귀할 때까지의 전압 변동 중에 오동작이 발생될 위험이 있다.

구체적으로는, 예를 들어 주전원으로부터 전원 공급이 어떤 한 원인에 의해 차단되었다고 하면, 백업용 콘덴서(2)에 축적된 전하에 의해 동작하는 백업 상태로 된다. 그 후, 콘덴서의 전하는 서서히 내려가, 드디어 Vdd도 내려가, 소정의 전압에 도달하면, 저전압 리셋 회로에 의해 리셋되어, 오동작을 방지한다. 저전압 리셋 전압을 검지하여 리셋 상태로 될 때까지의 시간을 가능한 한 길게 하기 위해서는, 저전압 리셋 전압을 LSI의 동작 하한 전압(Vmin)에 가능한 한 근접시키게 된다.

그러나, 이 저전압 리셋 전압을 너무 내리면, 그 후에는 주전원이 복귀되었을 때 Vdd가 조금 상승하면, 즉시 저전압에 의한 리셋 상태는 해제된다. 이때, 리셋 해제가 너무 빠르기 때문에 충분히 전압이 높지 않은 불안정한 전압에 의해 동작이 재개되어, 오동작의 원인이 된다. 그러나, 상기의 오동작을 경계하여, 저전압 리셋 전압을 올리면, 그 후에는 백업 동작 시의 시간이 짧아진다는 문제가 있다.

또한, 마이크로컴퓨터를 사용하여 프로그래머블에 의해 리셋되는 전압을 정하는 구성에서도, 최적의 저전압 리셋 전압의 값을 찾는 것이 어렵다는 문제가 있다.

또한, 종래의 리셋 신호에 대하여, 카운터를 사용하여 폭을 넓히는 구성에서도 백업 동작 시의 길이를 확보하면서, 불안정한 전압에서의 동작을 확실하게 피하는 것이 어렵다는 문제가 있다.

본 발명은, 제1 검출 전압을 검출하는 제1 검출기와, 상기 제1 검출 전압보다 낮은 제2 검출 전압을 검출하는 제2 검출기와, 상기 제1 검출기 및 상기 제2 검출기로부터의 검출 결과를 받아, 리셋의 요구를 행하는 리셋 요구 신호의 출력 제어를 행하는 제어 회로를 구비하고, 상기 제어 회로는, 상기 제2 검출 전압을 하회한 후, 상기 제1 검출 전압을 상회했을 때, 상기 리셋 요구 신호를 변화시켜, 리셋의 요구를 행하는 것을 특징으로 하는 리셋 회로를 제공한다.

또한, 상기 제어 회로는, 상기 제2 검출기가 상기 제2 검출 전압을 하회한 것을 검출하면, 상기 제1 검출기를 검출 가능한 상태로 하여 상기 제1 검출기로부터의 출력을 상기 리셋 요구 신호로 하는 것을 특징으로 하는 리셋 회로를 제공한다.

본 발명은, 백업 상태로부터의 전원 복귀한 경우의 오동작을 최소한으로 억제할 수 있다.

도 1은 본 실시 형태에 관한 리셋 회로의 구성을 나타내는 구성도.
도 2는 본 실시 형태에 관한 리셋 회로의 동작을 나타내는 타이밍도.
도 3은 본 실시 형태에 관한 리셋 회로의 구성을 나타내는 구성도.
도 4는 종래 기술에 관한 리셋 회로의 구성을 나타내는 구성도.
도 5는 종래 기술에 관한 리셋 회로의 동작을 나타내는 타이밍도.

도 1은 본 발명에 관한 리셋 회로를 나타내는 구성도이다. 또한, 종래 기술에서 기재한 부분에 대해서는 설명이 중복되므로 생략한다. Vdd(LSI 전원 전압)는, 리셋 회로(4), 백업 동작 회로(5)에 각각 접속된다. 리셋 회로(4)의 내부는, 제1 검출기(7), 제2 검출기(8), 제어 회로(9)를 구비하고 있다. 제1 검출기(7), 제2 검출기(8)는 각각 개별로 검출 전압을 설정할 수 있다.

이 구성에서는, 제1 검출기(7)에 의해 검출하는 V1(제1 검지 전압)과, 제2 검출기(8)에 의해 검출하는 V2(제2 검지 전압), 2개의 검지 전압을 사용한다. 주전원이 온일 때의 백업 동작 제어 LSI(3)에 가해지는 통상 전압 레벨을 V0으로 하고 LSI의 동작 하한 전압을 Vmin으로 한다. V0>V1>V2>Vmin을 만족하는 V1, V2를 설정한다.

도 2의 타이밍도를 사용하여, 주전원으로부터의 전원 공급이 온 상태로부터 오프 상태로 되어, 전원 공급이 차단되어, 백업 상태로 되고 나서 복귀되는 과정을 설명한다. 주전원이 온 상태에서는 V0을 유지하고 있으며, 그 후 주전원이 오프 상태로 되면, 서서히 Vdd가 내려가 V1을 하회하고, 또한 V2를 하회한다.

그 때, Vmin 바로 전에, 주전원이 복귀되면, Vdd는 상승하기 시작한다. V2를 넘고, 또한 V1을 넘는다. 그러면, 제어 회로(9)는 백업 동작 회로(5)에 대하여, 리셋을 요구하는 리셋 요구 신호를 출력한다.

이때, 초기 상태에서는 제어 회로(9)는 제1 검출기(7)의 검출 결과에 따라 리셋 요구 신호를 출력하는 것을 금지하고 있다. 일단 Vdd가 V2를 하회하면, 제2 검출기(8)의 검출 결과를 받아, 제어 회로(9)는 제1 검출기(7)의 검출 결과에 따라, 리셋 요구 신호를 출력하는 것을 허가한다. V2를 하회하고, 그 후 V1을 상회하면, 리셋 요구 신호를 출력하는 구성으로 하고 있다.

제어 회로(9)는 제2 검출기(8)가 제2 검출 전압을 하회한 것을 검출하면, 제1 검출기(7)를 검출 가능한 상태로 하여, 제1 검출기(7)로부터의 출력을, 그대로 리셋 요구 신호로 해도 된다. 상기한 구성에 의해, 제1 검출기(7)에 있어서, 필요할 때만 검출을 행함으로써 소비 전류를 삭감하는 것이 가능하게 된다.

제어 회로(9)로부터 출력되는 리셋 요구 신호를 받은 백업 동작 회로(5)에서는, 이 리셋 요구를 받아, 리셋을 발생시킨다. 백업 동작 제어 LSI(3) 전체에 리셋이 되면, 백업 동작 회로(5)에서는 리셋 수리 신호를 발생시킨다. 이 리셋 수리 신호를 받은 제어 회로(9)는 리셋 요구 신호를 비액티브로 하여, 리셋을 요구하는 것을 금지한다. 이에 의해, 백업 동작 제어 LSI(3)는 리셋 상태로부터 통상 동작으로 이행된다.

또한, 백업 동작 제어 LSI(3)에서는, 더욱 안정적으로 리셋되도록 타이머(52)에 의해 리셋이 발생하는 기간을 설정해도 된다. 만약 타이머(52)가 내장되어 있지 않은 경우에는, 예를 들어 기타 회로(51)에 콘덴서와 저항을 내장하여, 이 콘덴서와 저항에 의한 CR의 시상수에 의해 리셋의 안정 시간을 확보해도 된다.

도 3에는 제2 검출기(8)를 사용하지 않고, 백업 동작 회로(5)에 내장되어 있는 ADC 회로(54)를 사용한 케이스를 도시한다. ADC 회로를 내장하고 있는 케이스에서는 제2 검출기(8)를 삭감함으로써 회로 규모를 억제할 수 있다. 저항(10)으로부터, Vdd를 분압한 전압을 취출하여 ADC 회로(54)에 인가한다. ADC 회로(54)에서는, Vdd를 분압한 전압의 크기에 따라 Vdd를 추측할 수 있다. 이에 의해, Vdd가 V2를 하회했는지의 여부를 검출할 수 있다.

ADC 회로(54)에서는, V2의 전압을 하회한 것을 검출하면, 리셋 허가 신호를 출력한다. 리셋 허가 신호를 받은 제어 회로(9)는 내부에 허가 레지스터(91)를 설치하고 있어, 리셋 허가 신호를 받으면, 허가 레지스터(91)에 리셋 요구 신호를 출력하는 것을 허가하는 허가 플래그를 세트한다. 이 허가 플래그가 세트되어 있을 때, 주전원이 복귀되어, Vdd가 상승하여, V1을 상회하면 리셋 요구 신호를 출력할 수 있다.

백업 동작 회로(5)는 리셋 요구 신호를 받아, 리셋을 발생시켜, 백업 동작 제어 LSI(3)의 전체에 리셋이 되면, 리셋 수리 신호를 제어 회로(9)에 출력한다. 리셋 수리 신호를 받은 제어 회로(9)는 리셋 요구 신호를 비액티브로 하여, 리셋을 요구하는 것을 금지한다. 이에 의해, 백업 동작 제어 LSI(3)는 리셋 상태로부터 통상 동작으로 이행된다. 백업 동작 제어 LSI(3)의 전체에 리셋이 되면, 허가 레지스터(91)도 초기화되어, 이때 허가 플래그도 사라진다.

상기는, 제2 검출기(8) 대신에, ADC 회로(54)를 사용한 케이스이지만, ADC 회로(54)는 범용성이 높아 다른 목적으로 LSI에 내장되는 경우가 많아, 유효하게 이용할 수 있는 케이스가 많다.

이상 발명을 실시하기 위한 최량의 형태에 대하여 설명했지만, 상기 실시 형태는 본 발명의 이해를 용이하게 하기 위한 것이며, 본 발명을 한정하여 해석하기 위한 것이 아니다. 본 발명은 그 취지를 일탈하지 않고 변경, 개량할 수 있음과 함께 본 발명에는 그 등가물도 포함된다.

1 : 다이오드
2 : 백업용 콘덴서
3 : 백업 제어 LSI
4 : 리셋 회로
5 : 백업 동작 회로
7 : 제1 검출기
8 : 제2 검출기
9 : 제어 회로
41 : 저전압 리셋 회로
51 : 기타 회로
52 : 타이머
53 : SW 검출 회로
54 : ADC 회로
91 : 허가 레지스터

Claims

제1 검출 전압을 검출하는 제1 검출기와,
상기 제1 검출 전압보다 낮은 제2 검출 전압을 검출하는 제2 검출기와,
상기 제1 검출기 및 상기 제2 검출기로부터의 검출 결과를 받아, 리셋의 요구를 행하는 리셋 요구 신호의 출력 제어를 행하는 제어 회로를 구비하고,
상기 제어 회로는, 상기 제2 검출 전압을 하회한 후, 상기 제1 검출 전압을 상회했을 때, 상기 리셋 요구 신호를 변화시켜, 리셋의 요구를 행하는 것을 특징으로 하는 리셋 회로.
제1항에 있어서, 상기 제어 회로는, 상기 제2 검출기가 상기 제2 검출 전압을 하회한 것을 검출하면, 상기 제1 검출기를 검출 가능한 상태로 하고, 상기 제1 검출기로부터의 출력을 수신하여 이를 상기 리셋 요구 신호로서 출력하는 것을 특징으로 하는 리셋 회로.
제2항에 있어서, 상기 제어 회로는, 리셋 수리 신호를 받아, 상기 리셋 수리 신호의 상태에 따라, 상기 리셋 요구 신호를 초기 상태로 하고, 리셋의 요구를 금지하는 것을 특징으로 하는 리셋 회로.
제1항에 있어서, 상기 제2 검출기는, ADC 회로로 하고, 상기 제어 회로는, 레지스터를 갖고, 상기 ADC 회로는 리셋 허가 신호를 출력함으로써 상기 레지스터에 허가 플래그를 세트하고, 상기 허가 플래그가 세트되어 있는 동안 상기 리셋 요구 신호를 변화시키는 것을 허가하는 것을 특징으로 하는 리셋 회로.