JPH03207218A - 保護電力制御器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電気回路ｐよび電子回路を動作させる保護電
力制御器に関するものでろう１更に詳細には、多数負荷
用保護電力制御器に関する。

〔従来の技術〕

電力を負荷に供給するにはこれに関連して負荷に予期し
ない大きな電力消散を生ずる動作不良の場合に電源機構
を保護する或る保護手段が必要でらると長い間ｇｗ＆さ
れてきた。負荷内部の或る動作不良のため負荷への電力
の供給を中断させる、ヒューズ、遮断器、筐たは他の回
路構成を含めて、多数の異なる種類の保護手段が使用さ
れてきた。

内部に保護手段を備えている電子式電力制御器はコンピ
ュータのような他の装置の制御下で電力を供給濾れる負
荷との使用に対して魅力的である。

このような電子式電力制御器は、それに供給される入力
信号によシ動作し、単数１たは複数の負荷への電力の供
給レよびその休止を非常に便利に制御することができる
。

更に、電子式電力制御器は、負荷の動作不良を示す状態
を非常に速く検出することができ、したがってその動作
不良の負荷へのそれ以後の電力供給を非常に急速に遮断
することができる。更に良いことには、電子式電力制御
器は、負荷の状況を定期的に検査して動作不良状態が終
結したか確認し、終結していれば電力をその負荷に再び
供給させるように構成することができる。したがって、
このような検査間の期間の長さが充分短かければ、動作
不良状態の消滅と負荷への電力の再供給との間でわずか
な時間が失われるだけで済む。

電子式電力制御器によるこのような動作不良検査の期間
は典型的には負荷から電力を所定のタイマータイミング
期間だけ確保するタイマーによシ設定される。その後、
電力は再び負荷に供給され、検知によシ動作不良状態が
存在し続けているか確認する。動作不良状態が存続して
いれば、タイマーは再び初期設定され、次のタイマータ
イミング期間が終る壕で負荷から電力が除去される。こ
の反復検査は動作不良が終る筐で続き、動作不良が終っ
たら、再び負荷に連続的に電力を供給することができる
。

〔発明が解決しようとする課題〕

この動作態様は、電子式電力制御器を数個の負荷を動作
させる数個の出力に使用する場合、幾つかの問題を生ず
る。このようなタイマーを各出力の回路を制御するのに
使用すると、一つの動作不良負荷゛によシ始動した場合
、対応する出力回路から、それら出力回路に動作不良負
荷が持続されていなくても、それらの負荷すべての電力
の供給をタイマーに停止させることになる。他方、各出
力制御回路に対して個々にタイマー回路を使用すると、
多出力電子式制御器に設けなければならない回路の量が
かなシ増える。しかも、この状況では同時に、多数負荷
に電力を供給する際電子式電力制御構造が到達する温度
を検知する温度検知手段を使用すれば通常、この検知手
段は制御器内のすべての出力回路からの電力の供給を停
止することができなければならない。筐た、このような
出力回路が一旦電力制御器の出力への電力の供給を停止
するよう指示されると、このような出力はそれら負荷の
他の側が別に接続されているとしても、その出力に接続
されてｈる負荷へ電流を供給することができなくなるは
ずであるが、これは制御器がこのような負荷へおよびこ
のような負荷から電力を選択的に供給することができれ
ば或る可能性がある。したがって、これ号で述べた問題
を回避するのに必要な能力を備えた多数出力を有する電
子式電力制御器の必要性が存在する。

〔問題点を解決するための手段〕

本発明は、その出力点から複数の負荷に電力を供給する
電力制御器システムを提供する。この制御器はその内部
に、各出力に一つづつ、対応する複数の出力付勢手段を
動作させる複数の入力制御器を備えておシ、このような
付勢手段に接続されてしるこのような入力制御器は、シ
ステム出力が電流を供給するか１たぱ除去するかを指示
する異なるシステム入力信号に応じて異なる出力状態を
持つことができ、！たは代シに、高インピーダンス状態
になることができる。対応する複数の電流検知手段が、
付勢手段を通って流れる所定の限界を超えた値の電流が
あるか検知して、対応する複数のリセット可能メモリー
手段レよび電力除去タイマーを、これら電流検知手段か
らの信号を前記電力除去タイマーおよびそれらメモリー
手段に結合させる結合手段を通して、共に動作させる。

電力除去タイマーは、その制御器に対応する検知手段に
よシ受容不能電流が検知されている場合別の結合手段を
介して共に入力制御器を動作させてそれへの入力信号を
無効にするリセット可能メモリ手段の各々をも動作させ
る。

複数の遅れタイマーを対応する電流検知手段と対応する
リセット可能メモリー手段および電力除去タイマーの両
者との間に各々挿入して負荷内のトランジスタの影響を
減らすことができる。電力制御器構造内の温度が所定の
限界を超えたか検知する温度検知手段金入力制御器の入
力信号金無効にするように接続し、これによシシステム
出力に接続されてしる負荷に供給されている電力を停止
する。

バイポーラトランジスタの電流平衡を崩す電流検知手段
は限界超過電流を検知するのに使用される。

〔好適実施例の詳細な説明〕

第１図は、幾つかの論理ゲートカよび回路記号をも使用
して、多出力電力制御器システムのブロック図を示す。

この電力制御器システムはその一部として、Ｏ番目の制
御出力電源から始ｔｌｒ番目の制御電源筐で続くＮ個の
制御出力電源１ｏを備えている。制御出力電源１０はす
べて第１図の下に一つのブロックとして示して６る。た
だし、それらの中でｎ番目の電源は図の中間から上に向
って一層詳細に示してある。第１図で破線の箱１１の下
に示してろる制御出力電源１０は第１図に破線の箱１１
の上に示したものと同じブロック図の部分で表わすこと
ができる。

他に、制御電源１０のｎ番目のものとその残シのものと
の間に、且つ破線の箱１１の内部に囲まれて、電力制御
器システムに１度だけ設けられる構成要素を示してある
。しかし、これら構成要素は制御出力電源１０のすべて
と電気的に接続されてーる。

破線の箱１１の上に示した制御出力電源１ｏＯｎ番目の
ものを考えると、入力端子１２がｎ番目の電源１０に対
して設けられておｂ１　これはそれ故ｎ番目の入力制御
器１３に電気的に接続されている。同様の入力１２′が
制御出力電源１ｏの他のものに設けられていることに注
意。入力制御謝３は１対の出力１４および１ｓｔ−備え
ている。制御電源１０のｎ番目のものは、その論理値電
圧レベルがこの論理状態で入力端子１２に適切な電流を
供給することができる場合、入力１２に供給される、論
理値「１」を表わす、高電圧レベルを与えることによう
所定の正の電圧でその出力に！＆！！されている負荷に
電流を流入きせるよう命令を受けることができる。この
ような電源に対する電流供給能力の必要な＃Ｌは典型的
には２０μλよシ大きい。

この状態は筐た入力制御器１３の出力１４を電流を引出
す状態にする。

代シに、再びその電源がその端子に典型的に２０μＡよ
う大きい値の電流を供給する能力を備えている状態で、
論理値ｒＯＪを表わす低電圧レベル状態に入力端子１２
を置けば、制御出力電源１０のｎ番目のものが、その出
力で、所定の電圧に置かれたその出力に接続されている
負荷を通して電流を引出す。これは入力制御器１３の出
力１４ではなく出力１５を代ｂに電流を引出す状態にも
するこの命令によう実施される。

入力制御器１３の入力１２での最後の制御選択肢は端子
１２を高インピーダンスに接続して、再び典型的には２
０μＡである、所定の電流量よシ少い電流をその端子か
ら筐たはその端子へ流させるようにすることである。こ
の場合には、入力制御器１３の出力１４および１５のい
ずれも電流を引出さず、その結果、制御出力電源１０の
ｎ番目のものもその出力で高いインピーダンスを示し、
このためその出力に接続されている負荷を通して有意の
電流が流れることがなくなる。

入力制御器１３の出力１４かよび１５に卦ける各種電流
流通状態は制御出力電源１ｏのｎ番目のものの出力に、
それぞれ、ｎ番目の出力源付勢器１６訟よびｎ番目の出
力吸込み付勢器１１に接続されている出力を通してそれ
らの効果を生ずる。

付勢器１６および１１の出力は互いに接合されて、制御
出力電源１０のｎ番目のものに対する供給出力１８を形
成する。入力制御器１３の出力１４で引出埒れた電流は
出力源付勢器１６を供給出力１８に接ｉＦＣさせ、シス
テム負荷に電力を供給するように選択された電圧源の電
圧値に非常に近い正の電圧にする。入力制御器１３の出
力１５で引出された電流は出力吸込み付勢器１７を供給
出力１８に接続させ、出力電源と共に使用する低値基準
電圧、典型的ＫＦｉ接地、に近い値にする。

付勢器１６および１７の一方筐たは他方を通して引出濾
れた電流は対応する電流検知４！ｌ！構にょシ測定され
、適切な付勢器を通る出力電流が所定の限界を超えたか
判定し、このような過剰電流に対して供給出力靖子１８
からの電力の供給全停止する基礎とする。これは電流検
知機構に、入力制御器１３の出力１４および１５の何れ
かで引出される電流を停止させるｎ番目の入力制御器１
３の別の入力１９に信号を発生させることによう行われ
る。

入力制御器１３の出力におけるこのような停止は付勢器
１６および１Ｔに供給出力１８に接続されているその出
力に高インピーダンスを発生させることになる。この高
インピーダンスによシ供給出力１８に接続されている負
荷を通して電流が流れなくなり、付勢器１６１たは１Ｔ
のいずれかを通して供給出力１８に電力を供給する出力
電源に対して許容される電圧の範囲内であれば、供給出
力１８に接続されている負荷の他の側が接続されていて
もそうなる。

入力制御器１３の入力１９にこのような電流検知機構信
号が発生するのは、付勢器１６を通して流れる負荷電流
が所定限界を超えたか判定するｎ番目の電源電流限界セ
ンサー２０、訣よび吸込み付勢器１７ｆｃ通して流れる
負荷電流が所定の限界を超えたか判定するｎ番目の吸込
み電流センサー２１を使用することによって生ずる。付
勢器１６またぱ１７のいずれかに流入する電流がそれに
対する所定限界を超えるとすれば、論理信号が電流限界
七ンｔ−２０および２１の対応する一つの出力に現われ
、この超過電流流通状態を示す。各々の出力はＯＲ論理
ゲート２２０入力に接続されるが、このゲートはこのよ
うにしてこのような論理信号を受ける。この信号は、電
流限界センナー２０または２１のいずれかの出力で発生
されるが、ＯＲ論理ゲート２２の出力論理状態の変化を
生じ、これがｎ番目のセンス遅れ回路２３に伝達される
。

センス遅れ回路２３は、ゲート２２の出力でのこのよう
な状態変化によりその入力に論理状態の変化が現われる
に応じてその出力に論理状態が現われる前に遅れを発生
する。この遅れによＤ１そうでなければ入力制御器１３
にこれら付勢器をオフにする付勢器１６かよび１７に発
生する電流遷移の効果が通過することが無〈なるが、遷
移が遅れ回路２３により発生されるよう選択された遅れ
によシ設定される充分短い持続時間である場合に限られ
る。この能力は遅れ回路２３によって与えられる。その
理由は回路２３はその入力に釦ける論理信号の変化がそ
の遅れ回路によシ与えられる遅れの全持続時間継続しな
い限シその出力に訃ける如何なる論理レベル変化をも防
止する特性を備えているからである。

ｎ番目の検知遅れ２３の出力に発生する論理状態の変化
はＲ−８７リップフロツプ２４のＳ入力に加えられるが
、フリップフロップ２４ぱ遅れ回路２３に接続されてい
る。フリツブフロツプ２４は対応してその出力を高電圧
値論理状態に設定する。やぱシ高電圧値論理状態に置か
れているものに別のＯＲ論理ゲート２５の出力がｂｂ１
　このゲートの入力にはｎ番目の検知遅れ回路２３の出
力も接続されている。この機構は付勢器１６！たぱＩＴ
のいずれかの限界超過電流流通状態を定期的に検査し、
これら付勢器が限界超過電流の原因が除去されてからわ
ずか後に再び電流を通すことができるようにする。

したがって、ＯＲ論理ゲート２５の出力での高論理状態
が検知限界離脱状態タイマー２６の活動を開始し、最初
にその出力をタイマーが静止していたときの低電圧レベ
ル論理状態から高電圧レベル論理状態に切換える。この
論理状態はインバタ２７により低電圧レベル論理状態に
変換され、Ｒ−８フリッグフロップ２４のリセット入力
１たはＲ入力に加えられ、その出力を高電圧レベル論理
状態に残す。このようにして、その入力がフリツブフロ
ップ２４の出力に接続ざれ、その他の入力が検知限界離
脱状態タイマー２６の出方に接続されてしるＡＮＤ論理
ゲート２８はその出力が高電圧レベル論理状態に置かれ
、この状態がｎ番目の入力制御器１３の入力１９に加え
られる。入力制御器１３の入力１９に加えられるこの高
論理状態は入力制御器１３の出力１４および１５の双方
を高インピーダンス状態とし、これによｂ−ｂ述のよう
に、付勢器１６かよび１７の出力も高インピーダンス状
態になる。その出力が高インピーダンス状態になってい
る付勢器１６および１７は制御出力電源１０のｎ番目の
ものの出力端子１８に接続されている負荷全電流が通ら
ないようにする。

端子１８でこのように電流の流れが止ることによう限界
超過電流状態がセンサー２０４たは２１で検知されなく
なう、その記憶が無くても端子１８から電流を直ちに補
給することになるこれらセンサーの出力にかける限界超
過信号がシステム全体をどちらかといえば急速に振動的
に「オン」　「オフ」する。フリツプフロツブ２４はこ
の限界超過状１ｇ４が発生したことを効果的に記憶し、
タイマー２６がその出力を低論理状態に戻させるその所
定のタイミング期間を終了する璽で、その出力を高論理
状態にしてｋく。付勢器１６または１７のいずれかにお
ける超過電流状態によるこの電流流通防止動作モードは
、フリツプフロップ２４の出力に接続されている指示器
出力２９の高電圧レベル論理状態によう示され、その発
生の記憶が７リップフロツブ２４に保持されている限シ
継続する。

このようにして、付勢器１６および１Ｔの出力、シタが
って出力１８、のこの高インピーダンスの状況は、高論
理状態がタイマー２６の出力に現われている限シ継続す
る。この論理状態はそのタイマーに更に信号が入力され
ると否とに関係なく所定時間持続するものであシ、この
所定持続時間はそのタイマーの端子に接続されている抵
抗器３０ふ゛よびコンデンサ３１に対して選択されてい
る値によって設定されている。このような持続時間の終
うに、低電圧値論理状態が検知限界離脱状態タイマー２
６に現われ、これはＡＮＤゲート２８に供給されてその
出力を低電圧値状態にし、これによう入力制御器１３の
出力１４卦よび１５の状態が再びシステム入力端子１２
での命令κよシ制御されるようになる。タイマー２６の
出力の低電圧値論理状態はインパータ２７の出力の状態
を高電圧値論理状態にし、この状態はＲ−８フリップフ
ロツプ２４のリセット入力１たぱＲ入力に供給されてそ
のフリツプフロツプの出力を低電圧値論理状態にする。

この結果もＡＮＤ論理ゲート２８の出力を低電圧値論理
状態にすることと矛盾しない。

システム入力１２の信号が付勢器１６筐たは１７の一つ
に出力端子１８に接続でれている負荷を通して電流を流
すように指示されている場合、それがセンサー２０１た
は２１のいずれかにょう限界超過状態が最初に検知烙れ
たときシステム入力１２にあった命令であれば、その電
流の流れが始筐ム筐たは回復する。限界超過電流状態が
付勢器１６１たは１７のいずれかで存続していれば、セ
ンサー２０ｔたは２１の適切な一つがその状態を再び検
知し、上述のシーケンスが繰返されて高電圧値論理状態
がｎ番目の入力制御器１３の入力１９に再び現われ、付
勢器１６および１７が再び高インピーダンス状態になる
という結果を生ずる。このシーケンスは同じ命令が入力
１２に留まシ且っ付勢器１６筐たぱ１７のいずれかに限
界超過電流を流させる状態が続く限ｂ繰返される。この
限界超過電流状態を除去すると直ちに、付勢器１６およ
び１Ｔがシステム入力１２に現われる入力命令信号の制
御だけを受けて再び動作する。

更に別の保護機構は温度制限センサー３２を使用するこ
とによシ第１図の電力制御器システムに設けられている
。このセンサー３２はこのシステムが設けられているモ
ノリシック集積回路チップに発生する温度を検知する。

一つの検知方法は、その接合の温度を反映する値の電圧
が各々にかかるダイオードとしてチップ内に形威された
半導体ｐｎ接合を動作させることである。温度が所定の
限界を超えるとそれを横断して電圧が発生し、この電圧
は差動増幅器によシ検出され、センサー３２に導かれて
その出力に出力信号を生じ、この出力信号がＯＲ論理ゲ
ート２２の入力および検知限界離脱状態タイマー２６の
入力に供給される。

ゲート２２およびタイマー２６の入力へのこれら信号は
それらの出力を高電圧値論理状態に保ち、これによ，９
　ＡＮＤ論理ゲート２８の出力に高電圧値論理状態が生
ずる。この高論理状態はｎ番目の入力制御器１３の入力
１９に供給されてその出力を高インピーダンス状態にす
る。再び、この入力制御器の高インピーダンス状態によ
シ、上述のように、付勢器１６および１７の出力も高イ
ンピーダンス状態になシ、制御出力電源１０のｎ番目の
ものの出力１８に接続されている負荷を通して電流が流
れ慶いようになる。

温度限界センサー３２の他の出力の同様の信号は、制御
出力電源１０の他のものの同じ構成要素に加えられてそ
れらの出力１８′に同様な効果を与える。制御出力電源
１０はすべて共通のモノリシック集積回路に形威しよう
とするものであるから、それらのどれか１たは多数が累
積的に、１たはそれらのすべてが累積的に、所定限界を
超えて受容不能に上昇する温度上昇に寄与する可能性が
あり、したがってそれらの出力２９かよび２９′　　の
すべてはこの状態で高インピーダンス状態に切換えられ
る。

ここに一層詳細に示してあるｎ番目のもの以外の制御出
力電源の回路は上述のｎ番目のものと同じ様式で構成さ
れ且つ動作する。それらはすべてＯＲ論理ゲート２５お
よび検知限界離脱状態タイマー２６を共有することがで
きる。何故ならそれら各々はその入力制御器を高インピ
ーダンス状態に強制するタイマー２６の出力での高論理
状態の他に、内部の付勢器の一つに局部的に検知される
限界超過電流状態を要求するのに使用される対応するＡ
ＮＤゲート２８を備えているからである。したがって、
ＯＲ論理ゲート２５は制御出力電源１０のいずれかの検
知遅れ回路のいずれかにようその出力を高論理状態に切
換えてタイマー２６の出力に高論理状態を発生させるこ
とができるが、電源１０の内、内部で限界超過電流を検
知したものだけがその入力制御器の出力金高インピーダ
ンス状態に強制させられる。これによｂ１内部のその付
勢器の出力も高インピーダンス状態になる。

第２図は、第１図の制御出力電源１０に対する入力制御
器１３として動作することができ、その内部にＡＮＤ論
理ゲート２８の一部として動作することができる部分を
組込んでいる回路の概要図を示す。したがって、第１図
の入力制御器１３に対するものと整合する第２図の端子
には第２図で第１図で付けたものと同じ数字が付けてあ
る。第２図の左にある他の二つの端子はＡＮＤ論理ゲー
ト２８の入力およびその別の入力に接続されているその
ゲートの残シの部分からの入力を表わしている。

第２図の回路は正の入力電圧端子４０を備えておシ、こ
の端子で接地基準端子４１に対して正電圧が供給される
。端子４０で供給しようとする正電圧は典型的な値が約
Ｓ．ＯＶの調整電圧である。

第２図の回路は、入力端子１２の論理状態電圧レベルが
、充分低いインピーダンス源から供給される場合、電流
を一方１たぱ他方を流すように選択するようにバイアス
された一組の電流ミラ一対を備えてしる。端子１２の高
インピーダンス状態は、これを通して有意の電流が流れ
ることがないようにするが、出力１４１たは１５のいず
れかから有意の電流が引出されないようにこれらミラー
対の半部のいずれかに非常にわずかの電流が流入するよ
うにする。入力端子１２は、５．０ｖようわずかに大き
いかまたはＯ．ＯＶよ夛わずかに小さい電圧値が不注意
に端子１２に加えられた場合＄２図の回路に許容される
電圧逸脱を制限する一対のダイオード４２かよび４３に
よう保護されてしることに注目すべきである。

最初に、端子１２は高インピーダンスに接続されている
、すなわち、高インビーグンス状態にある論理信号源に
接続され、これを通してまたはそれに接続されている直
列抵抗器４４を通して非常にわずかな電流が流れること
ができるようになっていると仮定する。この場合、第２
図の回路を抵抗器４４を実質上取シ除いて考えることが
できる。

電圧設定機構が端子４０と４１との間に電圧分割構成と
して接続されている１対の抵抗器４５＞よび４６により
設けられている。この機構によシｎｐｎバイポーラトラ
ンジスタ４Ｔに接続されているその間の回路ノードに約
１．１ｖ乃至１．２ｖが現われる。トランジスタ４７の
エミッタ回路にある別の抵抗器４８はそれにかかる電圧
が抵抗器４５と４６との接合点での電圧に等しく、トラ
ンジスタ４γのベース・エミッタ間電圧より小さく、筐
たは約０．５ｖになるように制限されている。トランジ
スタ４７のコレクタは正電圧端子４０に接続笹れて釦り
、抵抗器４８の他の側は接地基準端子４１に接続されて
いる。

抵抗器４８にかかるこの最後の電圧はｐｎｐバイポーラ
トランジスタ４９のベースに加えられ、そ？ベースを通
０．５Ｖに保つ。トランジスタ４９のコレクタは接地基
準端子４１に接続づれておシ、そのエミッタは、そのエ
ミッタが直接互いに接続され且つそのベースが直接互い
に接続されている一組のｎｐｏバイポーラトランジスタ
５０および５１から成る電流■ラー回路に接続されてい
る。トランジスタ５０のベースは１たトランジスタ５０
のコレクタに直接接続され、事実、そのベース●エミッ
タ接合を利用してトランジスタ５０をダイオードに変換
している。

バイアス電流源はｎｐｎバイポーラトランジスタ５３の
ベースに接続されている抵抗器５２を通して供給される
。バイポーラトランジスタ５３はトランジスタ５３のエ
ミッタとトランジスタ５０のコレクタおよびベースとの
間を接続するエミッタ回路に抵抗器５４を備えている。

トランジスタ５３のコレクタは正電圧端子４０に接続さ
れている。

端子４０から抵抗器５２、トランジスタ５３、抵抗器５
４、トランジスタ５０、トランジスタ４９、および抵抗
器４８１での回路径路に、抵抗器４８にかかるバイアス
電圧の他に三つのベース●エミッタ間電圧降下がろる。

これらの電圧と端子４０にかかる電圧との間の相違は多
くとも数マイクロアンペアがこの回路に流れることがで
きるような値を持つように選定されているこの径路の抵
抗器を横断して降下することである。このことは、トラ
ンジスタ５０および５１の電流ミラー的性格のため、ト
ランジスタ５１がそのコレクタで抵抗器５４からこれと
直列になっている二つの電流ミラーを通して数マイクロ
アンペアしか引き出さないどいうことをも意味する。

これら二つの電流源の最初のものはそのベースおよびそ
のコレクタの一つが共にトランジスタ５１のコレクタに
接ｌｅｉ！サれている２コレクタｐ！ｌｐバイポーラト
ランジスタ５５によって形成されている。

トランジスタ５５のエミッタは、各々のエミッタが互い
に直接接続され各々のベースが互いに直接接！！されて
いる一組のｎｐｎバイポーラトランジスタ５６および５
７によシ形成とれる別の電流ミラーに接続でれている。

トランジスタ５６のベースはそのエミッタに短Ｍｇれて
両者がトランジスタ５０のコレクタおよび抵抗器５４の
一端に接続され、実際上トランジスタ５０によシ形威さ
れるダイオードがトランジスタ５１と直列にトランジス
タ５６および５５によう形成される直列接続ダイオード
と並列になっている。

したがって、トランジスタ５１は、トヲンジスタ５０の
唯一のダイオード電圧降下の電圧がそれを横断して供給
濾れる負荷としてトランジスタ５５訃よび５６の二つの
ダイオード電圧降下を通して電流を引出そうとする状況
になる。したがって、多くとも微少な電流が、トランジ
スタ５０に流入する数マイクロアンペアよシはるかに少
い電流が、トランジスタ５５の他方のコレクタに流入す
ることになシ、これは別のｎｐｎバイポーラトランジス
タ５８のコレクタに、唄よび他のバイポーラトランジス
タのベースと共有するそのベース回路に、供給される。

トランジスタ５８のエミッタは別の抵抗器５１通して、
接地基準端子４１に接続されている。

トランジスタ５８は、そのベース回路を）そのエミッタ
が接地基準端子４１に接続されているトランジスタ６０
と共に直接接続することによシ別のｎｐｎパイポーラト
ランジスタ６０のベース回路と共有している出力電流ミ
ラー回路の一部である。

したがって、トランジスタ５５の第２のコレクタによう
供給づれる極〈わずかの電流は、もし存在すれば、トラ
ンジスタ５８のコレクタとトランジスタ５８および６０
のベースとの間で分割される。

その結果、トランジスタ６０のコレクタに引き出される
電流も非常にわずかな電流になるが、幾らかの電流ゲイ
ンを示す抵抗器５９が存在するためトランジスタ５８の
コレクタの電流より恐らく幾分大きく、この電流がその
コレクタがｎ番目の入力制御器１３の出力１４として働
く別のｎｐｎバイポーラトランジスタ６１のエミッタか
ら引き出される。

トランジスタ６０のコレクタによシ引出される電流はト
ランジスタ６１のベースを通して供給される。この電流
は、そのベースおよびコレクタが、そのエミッタが、正
電圧端子に接続されているコレクタを有する別のｎｐｎ
バイポーラトランジスタ６３に、接続されているダイオ
ードとして構成されている正電圧端子４０に、接続され
ているｎｐｎバイポーラトランジスタ６２を通して引出
される。

トランジスタ６３のエミッタは、そのコレクタがトラン
ジスタ６１のベースに接！！されてダイオードしても構
成されているｐｎｐバイポーラトランジスタ６４のベー
スかよびエミッタに接続されている。したがって、制御
器１３のｎ番目の入力の端子１２が高インピーダンスで
あるこれらの状況では、極くわずかの電流が多くともそ
の出力１４から引出されることになるが、わかるとおυ
、これは出力源付勢器１６を動作させるには不充分であ
る。

同様に、トランジスタ５８を通して引出される非常にわ
ずかな電流はこれらの状況下で、トランジスタ５７がト
ランジスタ５６とミラー回路構戒になっているためトラ
ンジスタ５Ｔを通して同等にわずかな電流を引出すこと
に々る。このわずかな電流は、そのベースかやはうトラ
ンジスタ５７のコレクタに接続されたそのコレクタに接
続されている別の２コレクタｐｎｐバイポーラトランジ
スタ６５によう形成される別の電流ミラーを通して引出
される。これによシその第２のコレクタに供給される電
流も確実に非常に小さくなｂ１この電流が抵抗器６６を
通してｎｐｎバイポーラトランジスタ６７のベースおよ
び他のバイポーラトランジスタ６８のコレクタに供給さ
れる。

トランジスタ６８のエミッタは他の抵抗器６９全通して
接地基準端子４１に接続されている。トランジスタ６γ
のコレクタは正電圧端子４０に接続されてかり、そのエ
ミッタはトランジスタ６８のベースに、別の抵抗器γ０
に、および別のｎｐｎバイポーラトランジスタ７１０ベ
ースに接続されており、抵抗器７０から接地基準端子４
１に接続されてしる。トランジスタγ１のエミッタは接
地基準端子４１にも接続されている。トランジスタ７１
のコレクタはｎ番目の入力制御器１３の出力１５として
働く。

抵抗器６６は正の電源がトランジスタ６７．６８，卦よ
び７１により形成された電流ミラーに電流を供給する端
子４０に接続された状態で電流源として働く。抵抗器６
９は電流ゲインを示すのでトランジスタ６８のコレクタ
の電流はトランジスタＴ１のコレクタの電流よｂ幾分少
くなシ、抵抗器ＴＯはわずかな電流を吸込んでトランジ
スタＴ１がこのような低電流で導通することがないよう
にする。

これらの状況下でトランジスダ６５のコレクタから抵抗
器６６を通して流れるわずかな電流は、もしあれば、非
常にわずかな電流だけがトランジスタγ１のコレクタを
流れることを保証し、この電流は、わかると卦シ、非常
に小さｂのでｎ番目の出力吸込み付勢器１７には影響し
ない。

他方、ｎ番目の入力制御器１３の入力端子１２は低論理
状態で接地基準端子４１の電圧に実質上なって＞，６且
つこのような論理信号の比較的低いインピーダンス源に
よシ置かれていれば、トランジスタ５６を通る電流は実
質上、抵抗器５２かよび５４、トランジスタ５３、およ
び抵抗器４４を含な電流径路に沿って許容されるものに
なる。抵抗器４４の抵抗を極めて小さくしてかくと、ほ
とんど１たは全く電流がトランジスタ５５に流入しない
ので出力１４からは電流が引出されないようになる。他
方、かなシな電流がトランジスタ５６を通って流れ、こ
れはトランジスタ５７およびトランジスタ６５を通して
流れる電流に反映される。

その結果、かなシな電流がトランジスタ６５の他のコレ
クタを流れ、これによシ入力制御器の出力１５からかな
シな電流が引出されてｎ番目の出力吸込み付勢器１７を
作動させることになる。

比較的低いインピーダンスで入力端子１２に存在する高
論理状態の残シの状況では、入力端子１２が実質上端子
４０の電圧になっている。抵抗器４４が再び比較的小さ
ければ、ほとんど筐たは全く電流がトランジスタ５６に
流入せず、それ故同様の電流がトランジスタ５７に流入
する。その結果、トランジスタ６５の第２のコレクタを
電流がほとんどまたは全く流れず、したがって非常にわ
ずかな電流がｎ番目の入力制御器１３の出力１５から引
出されることになる。一方、かなｂな電流が、トランジ
スタ４９のベースの電圧によｂ設定されるトランジスタ
５０を通して流れ、抵抗器５２かよび５４、かよびトラ
ンジスタ５３を含む電流径路を流れる。対応するかなｂ
な電流がトランジスタ５１を通して、したがって主とし
て端子１２から抵抗器４４を通して供給されるトランジ
スタ５５を通して、流れる。したがって、かなうな電流
がトランジスタ５５の第２のコレクタを通って流れるの
でかなシな電流がｎ番目の入力制御器１３の出力端子１
４から引出される。

最後に存在するｎｐｎバイポーラトランジスタＴ２はＡ
ＮＤ論理ゲート２８としてただし修正された形態で働く
ので、第２図では２８′と示してある。

トランジスタ７２のベースは抵抗器７３を介して検知限
界離脱状態タイマー２６の対応する出力に接続されてい
る。トランジスタ１２のエミッタはｎ番目のＲ−８フリ
ツプフロツブ２４の出力に、ただし図示しなかったイン
バータを通して、接続されている。この図示の省略のた
め第２図で２８′の記号を付けた。トランジスタＴ２の
エミッタが接地され、トランジスタ７３のベースが端子
４０に存在する電圧に向って上昇すれば、トランジスタ
７２ぱ強烈に「オン」状態に切替えられ、トランジスタ
５３のベースを効果的に接地するので、トランジスタ５
６かよび５７を含む電流ミラー１たはトランジスタ５０
かよび５１を含む電流ミラーのいずれにもバイアス電流
を分配することができない。このよう慶状況では、ｎ番
目の入力制御器１３の出力１４＄−よび１５からほとん
どｌたは全く電流が引出されない。他の状況では、トラ
ンジスタ７２が「オフ」状態にあり、第２図の回路の挙
動が前に説明したようになる。

ｆＸ３図は第１図のｎ番目の出力源付勢器１６およびｎ
番目の出力吸込み付勢器１７として共に働〈回路の概要
図を示す。出力源付勢器１６には端子８０があう、これ
は出力負荷に必ｌ！タ電力を供給することができる電圧
源に接続されることになってカシ、また典型的には数十
ボルトの電圧値を持っている。現在の例では、電力シス
テム制御器が形或されている集積回路チップ構造はこの
電源電圧を５ｖから３６Ｖ”！．でのどとにでもするこ
とができる。この電圧は、その負荷の他の側が、これと
直列の制御用ｎｐｎバイポーラトランジスタの飽和電圧
およびやはシそれと直列の一組の小さな値の抵抗器をは
さむ電圧降下の場合以外、接地基準端子４１に接続され
ていれば、端子１８に接続されている負荷に加えられる
。代シに、このような負荷の他の側を端子８０に接続す
ることができ、その端子に供給される正電圧が、制御ト
ランジスタの小さな飽和電圧かよび小さな値の直列抵抗
器をはさむ小さ々降下を除き、これを横断して反対方向
に降下する。

負荷の他の側を接地基準端子４１に接続した最初の状況
において、２個の直列主負荷制御ｎｐｎバイポーラトラ
ンジスタ８１かよび８２は、トランジスタ８１のエミッ
タがトランジスタ８２のコレクタに接続されるように共
に接続され、これら２個の直列トランジスタが共に直列
に端子８０と１８との間に接続されている。２個の直列
トランジスタは、付勢器１６を、「オン」状態にある間
（負荷が短絡されている場合）１たは「オフ」状態にあ
る間に端子８０に供給される電圧に耐えさせたい場合充
分な破壊電圧を示す単一トランジスタの代シに主負荷制
御トランジスタとして使用される。

これら主負荷制御トランジスタは、それらの間にある他
の回路を通して、第３図に示す端子から制御され、第１
図のｎ番目の入力制御器１３の出力端子１４から信号を
受取る。

小抵抗器８３ぱトランジスタ８１のコレクタと正電圧端
子８０との間に接続てれている。この抵抗器は、電流検
知機構と関連して使用される典型的には０．１２．１の
非常に小さな抵抗器である。もう一つの小型保護用回路
作動抵抗器８４はトランジスタ８２のエミッタと制御出
力電源の出力端子１８との間に接続されている。抵抗器
８４は典型的には約１．５ｇである。

第２図と関連して示したように、端子１４の信号はそこ
にかなシな電流が引出されているかいないかを示すもの
である。このようなかなシな電流が引出されていれば、
端子８０と入力１４との間に直列に接続されている一組
の電圧分割器抵抗器８５および８６には電流を引出すＩ
Ｋ２図のトランジスタ６１および６０のため、それをは
さんで電圧が現われる。これら状況下で、抵抗器８６は
３個のｐｎｐバイポーラトランジスタ８７．８Ｂ、およ
び８９（訃よび以下に述べるようにこのベース電流を増
大させるように働く以下に述べる別のＰｎＰ　｝ランジ
スタ）のベースに対する入力制御器の出力１４のトラン
ジスタ６１かよび６０を通して接地基準端子４１への電
流径路を提供する。

トランジスタ８７および８８のエミッタは正電圧端子８
０に接続されており、したがって、これら二つのトラン
ジスタは強烈に「オン」状態に切換えられる。トランジ
スタ８８のコレクタはトランジスタ８１のベースに、お
よび抵抗器９０を通してそのエミッタに、接続されてト
ランジスタ８１を「オン」状態にする電流を供給する。

トランジスタ８１の飽和はそのエミッタがトランジスタ
８８のコレクタに接続されているトランジスタＢ９の？
在により或る範囲に制限されている。トランジスタ８９
はトランジスタ８８のコレクタ電流の幾らかをトランジ
スタ８８が飽和に向うにつれてトランジスタ９６のベー
スから離して分路する。この分路電流は端子１４に接続
されているトランジスタ８９のコレクタから出てトラン
ジスタ９６の電流を減らすがトランジスタ８８を飽和さ
せてかく。

飽和状態にあるトランジスタ８Ｔからの電流はそのコレ
クタから電流制限抵抗器９１を通ってトランジスタ８２
のベースに流れると共にトランジスタ８２のベース・二
■ツタ接合を横断して分略して別の抵抗器９２をも通過
する。この電流にようトランジスタ８２が飽和するので
トランジスタ８１かよび８２が共に、かなｂな電流が端
子１４から引出されて端子８０に加えられる正の電圧の
ほとんどすべてが実際端子１８と４１との間に接続され
ている負荷を横断して加えられることができるようにな
るとき、飽和状態になる。抵抗器８５トよび８６の抵抗
値は約７ｋＪ７であるから出力１４から引出される微小
な電流はトランジスタ８１かよび８２を「オン」にする
ことができない。

電流制限回路は、そのコレクタがトランジスタ８２のベ
ースに接続され且つそのベースが別の抵抗器９４を通し
てトランジスタ８２のエミッタに接続されている、別の
ｎｐｎバイポーラトランジスタ９３１ｋ基準として設け
られている。他に、トランジスタ９３のエミッタは他の
抵抗器９５を通して出力端子１Ｂに接続されている。こ
の機構はそこを通って流れる電流のため抵抗器８４にか
かる電圧の上昇を検知し、トランジスタ８２から伝えら
れる電流を制限する。これはｎ番目の電源電流制限セン
サ２０かよびｎ番目の入力制御器１３の入力１９とのそ
の接続を基準とする第１図のシステムに対して上述の電
流検知機構の他にバックアップ保護システムを形成する
。

上に述べた、そのエミッタが抵抗器８５かよび８６の接
合点に接続され、そのベースが抵抗器８６の反対側に接
続されている別のｐｎｐパイボー２トランジスタ９６は
、トランジスタ８Ｔおよび８８のベースから引出される
駆動電流を増加し、この電流をそのコレクタを通してト
ランジスタ９３のベースに分路する。したがって、更に
別の電流がトランジスタ９６によ夛トランジスタ８７お
よび８８のベースから引出され、これらトランジスタを
更に飽和させるが、この電流はトランジスタ９３のベー
スに供給される。トランジスタ９３ではトランジスタ８
７のコレクタからの電流の幾分かをトランジスタ８２０
ベースから離して分路する傾向がるるか、この効果は非
常に重要であるとは考えていない。

トランジスタ８１３よび８２は、その一つが破壊した場
合非常に犬きｉ電流がそこから引出されることに対し、
そのような破壊を回避することによシ保護濾れている。

ｎｐｎパイポーラトランジスタは、そのコレクタがトラ
ンジスタ８１のベースに接続されてカシ、そのエミッタ
がｎｐｎバイポーラトランジスタ９８のエミッタ卦よび
コレクタに接続されている。トランジスタ９８のベース
訃よびコレクタは別のｎｐｎバイボーラトジンジスタ９
９？、それぞれ、二■ツタおよびコレクタに接続されて
いる。トランジスタ９９のベースは出力端子１８に接続
されている。トランジスタ８１および８２を破壊に導く
可能性のめる電圧は端子８０に加えられ、トランジスタ
８８のベース・コレクタ接合およびト２ンジスク９８：
！？よび９９のエミッタ・ベース接合の破壊値は、それ
らが最初に破壊することにようトランジスタ８２にかか
る電圧上昇を安全な値に制限するようになっている。

その他、その陽極が端子１８に接続され、その陰極がト
ランジスタ８１のコレクタに接続されているダイオード
１００が設けられている。このダイオードも正電圧端子
８０に対して出力端子１８の電圧逸脱を制限する。

端子１４から有意の電流が流れなければ、トランジスタ
８Ｔおよび８８は、「オフ」状態になり、そこからコレ
クタ電流を直列トランジスタ８１＄Ｐよび８２が引出す
ことができないように々る。その結果、付勢器１６が端
子１８で高インピーダンスを持つように見える。という
のはその端子への付勢器１８を通るすべての接続が電流
径路に沿う或る場所でトランジスタのコレクタを通るか
、筐たは逆バイアス半導体ｐｎ接合を通るかするからで
ある。

付勢器１７は付勢器１６とほとんど同じように動作する
。再び、１対の直列接続主負荷制御ｎｐｎバイポーラト
ランジスタ１０１訃よび１０２が設けられ、トランジス
タ１０１のコレクタを出力端子１８に接続して充分な破
壊能力を与えている。トランジスタ１０１のエミッタは
トランジスタ１０２のコレクタに接！！されている。ト
ランジスタ１０２のエミッタは１．５ｇの保護用抵抗器
１０３およびＱ．ｌ，２の検知用抵抗器’１０４の直列
ＩＩＩＩ戒を通して接地基準端子４１に接！！されてい
る。

直列トランジスタ１０１かよび１０２のベースへの電流
は、電流がｎ番目の入力制御器１３の出力１５から引出
されると流れる。これは第２図のトランジスタ７１が「
オン」状態になう、出力１５が接地基準端子４１の電圧
値に充分近づいてこれに接続されているトランジスタの
ベースから充分なべ一ス電流全引出すようになるときに
生ずる。これらの状況では、丁度第２図の場合のように
正の調整された電圧が加えられている端子１５と端子４
０との間に接続されている１対の電圧分割抵抗器１０５
および１０６にその調整された電圧が現われる。

同様な状況はこれと並列に設けられている別の一組の直
列抵抗１０７かよび１０８に対しても存在する。

抵抗器１０６および１０８は電流を確実に正しく分割す
る。抵抗器１０５および１０６の接合点にはｎｐｎバイ
ポーラトランジスタ１０９０ベースが接続されており、
抵抗器１０７かよび１０Ｂの接合点には別のｎｐｎハイ
ボー２トランジスタ１１０のベースカ接［でれている。

トランジスタ１０９訃よび１１０のエミッタは端子４０
に接続されている。トランジスタ１１０のコレクタは、
そのコレクタが電流制限抵抗器１１２を通してトランジ
スタ１０１のベースにおよび別の抵抗器１１３を通して
１・ランジスタ１０１のエミッタに接続されているｎｐ
ｎバイポーラトランジスタ１１１のエミッタ訟よびベー
スに接続されている。したがって、トランジスタ１１０
のコレクタからの電流はトランジスタ１０１を飽和状態
にする。

同様に、トランジスタ１０９のコレクタは、電流制限抵
抗器１１４を通してトランジスタ１０２のベースにおよ
び別の抵抗器１１５を通してトランジスタ１０２のエミ
ッタに接続されている。トランジスタ１０９のコレクタ
からの電流はしたがってトランジスタ１０２を飽和状態
にすることができる。

上述のように、電流制限回路がここに再び設けられて訃
り、この回路は、再びバックアップとして、抵抗器１０
４にかかる電圧に基いてｎ番目の吸込み電流制限センサ
ー２１によシ検知されるものよシ大きい値に電流を制限
するように設計されている。この電流制限回路は、その
コレクタがトランジスタ１０２のベースに接続されて釦
シ且つそのベースが抵抗器１１７全通してトランジスタ
１０２のエミッタに接続されているｎｐｎノζイボーラ
トランジスタ１１６に基いている。トランジスタ１１６
のエミッタは別の抵抗器１１８を通して抵抗器１０３と
１０４との接合点に接続されている。再び、抵抗器１０
３を横断して生ずる充分な電圧降下がトランジスタ１１
６にトランジスタ１０２０ベースから電流を除去させる
。

また再び、非常に大きな電流がその破壊の後トランジス
タ１０１および１０２から引出され続けるのを破壊を回
避することによう防止している。ｎｐｎバイポーラトラ
ンジスタ１１９はそのコレクタ訃よびベースがトランジ
スタ１０１のベースに接ｔｌｌサれている。トランジス
タ１１９のエミッタはｎｐｎバイポーラトランジスタ１
２０のエミッタかよびコレクタに接続されており、トラ
ンジスタ１２００ベースかよびコレクタは、それぞれ、
別のｎｐｎバイポーラトランジスタ１２１のエミッタか
よびコレクタに接続されている。トランジスタ１２１の
ベースは接地基準端子４１に接続されている。出力端子
１８にかかる電圧の逸脱は、その陽極が接地基準端子４
１に接続され、その陰極が出力端子１８に接続されてい
るダイオード１２２の存在によう接地基準端子４１に対
して制限されている。

端子１５から引出される電流が存在しなければ、トラン
ジスタ−１０９および１１０は共に「オ７」状態？ある
。これらの状況下では、付勢器１７は、トランジスタの
コレククだけがこれにまたは逆バイアス半導体ｐｎ接合
に接続されているので、端子１８で大きなインピーダン
スに見える。

第１図は電流制限センサーの別の変形の概要を示すもの
で、一つの変形は第１図のｎ番目の電源電流限界センサ
ー２０として動作し、他方の変形はｎ番目の吸込み電流
制限センサー２１として動作する。実線の構或要素は最
初に説明する電流限界センサー２０の変形を表わし、破
線はすべて第１図の説明のこの最初の部分では無視する
ことができる。前の図に使用したと同じ記号を同じ端子
に対して第１図で該当する箇所に再び使用する。

検知システムは主として、ｐｎｐバイポーラトランジス
タ１３０および１３１の整合対および対応するほとんど
整合した一組のｎｐｎバイポーラトランジスタ１３２会
よび１３３から構成されている。トランジスタ１３０の
工■ツタは第３図の正電源端子８０に接続されてｉｓ　
　トランジスタ１３１のエミッタは第３図のトランジス
タ８１のコレクタに接続されているので検知抵抗器８３
はこのエミッタと正電源端子８０との間にあるようにな
る。トランジスタ１３０カよび１３１のベースは互いに
かよびトランジスタ１３２のコレクタに直接接続されて
カう１更にトランジスタ１３２卦よび１３３のベースに
やはう共に直接接続されている。トジンジスタ１３３の
コレクタはトランジスタ１３１のコレクタに接続されて
いる。トランジスタ１３２および１３３のエミッタは互
いに且つ、そのベースおよびコレクタが互いに直接接続
され且つ電流吸込み端子１３５に接続されている別のｐ
ｎｐバイポーラトランジスタ１３４に接続されている。

別のｎｐｎバイポーラトランジスタ１３６はセンサー出
力トランジスタとして働らき、そのコレクタは端子８０
に接続され、そのベースはトランジスタ１３１および１
３３のコレクタの接合点に接続されている。トランジス
タ１３６のエミッタは抵抗器１３７を通して別のｐｎｐ
バイポーラトランジスタ１３８のエミッタに接続されて
いる。トランジスタ１３８のベースは端子１３５に接続
されており、セン？ー回路の出力となるトランジスタ１
３８のコレクタ＋１第１図のＯＲ論理ゲート２２の入力
に接続されたインバータに接続されている。

トランジスタ１３０卦よび１３１はｐｎｐバイポーラト
ランジスタと緊密に整合している。他方、トランジスタ
１３２および１３３は、トランジスタ１３２がトランジ
スタ１３３のエミッタ面積の２倍の工■ツタ面積を備え
ているエミッタ領域に関する点を除き緊密に整合してい
る。その結果、第３図の抵抗器を通して電流がほとんど
１たは全く流れないので、トランジスタ１３０および１
３１０ベースから実貿上同じ電流が引出され、それ故、
実質上同じ電流がトランジスタ１３０および１３１のコ
レクタから流れる。

しかし、トランジスタ１３２および１３３のコレクタか
らは、これら二つのトランジスタのエミッタ面積が異な
るため、異なる電流が引出される。トランジスタ１３２
の工■ツタ面積が大きいということは、それから引出さ
れる所定のコレクタ電流に対して、そのベース・エミッ
タ間接合を横断して？ずる電圧降下がトランジスタ１３
３のベース●工■ツタ間接合を横断して生ずる電圧降下
よう小さいとーうどとを意味する。これら二つのトラン
ジスタのベースが、それらのエミッタのように、互いに
直接接続されているので、それらを横断して同じベース
対電圧を有するように制約されるのでエミッタ面積の相
違からトランジスタ１３２ではトランジスタ１３３でよ
うも大きなベース訣よびコレクタ電流が流れなければな
らない。

順バイアスダイオードとして動作するトランジスタ１３
２のベースに供給される電流は、そのトランジスタにそ
のコレクタから、これも順バイアスダイオードとして動
作するトランジスタ１３ロのコレククによシ供給される
と実質上同じ電流を引出させるのに丁度充分である。上
述のように、トランジスタ１３３に流れるベース電流が
少いので、トランジスタ１３３のコレクタから引出され
る電流も、トランジスタ１３０のコレクタに供給灯れて
いる電流と整合しているトランジスタ１３１のコレクタ
に供給される電流よシ少い。この電流の差ぱト２ンジス
タ１３６のベースに流入してトランジスタ１３６をＦオ
ン」状態にしなければならないので、コレクタ電流はト
２ンジスタ１３６によシ正電源端子８０から引出される
。端子１３５は端子８０におけるものより低い三ダイオ
ード電圧降下の電圧になるように制約されているから、
かよびトランジスタ１３８のベースが端子１３５に接続
されているから、トランジスタ１３６のコレクタで引出
される電流は抵抗器１３７の値で決筐る値に制約されて
いる。この電流はトランジスタ１３８のコレクタから反
転論理信号をＯＲ論理ゲート２２に供給する図示してな
いインバータに伝えられる。代シにＮＯＲ論理ゲートを
使用することができる。

電流が第３図の抵抗器８３を通して流れるにつれて、抵
抗器８３を横断して生ずる電圧降下によシトランジスタ
１３１のエミツクに生ずる電圧が低下する。この工Ｚソ
タ電圧の減少によりトランジスタ１３１を横断するエミ
ッタ・ベースＵｔ圧が小さくなり、そのコレクタにおけ
る電流が減少する。

充分な電流を抵抗器８３を通して流すと、抵抗器？３に
かかる電圧がトランジスタ１３３がトランジスタ１３６
を通して流れる電流が充分小さくなって図示してないイ
ンバータがＯＲ論理ゲート２２の入力に高電圧値論理状
態を発生するようになるような電流の大きな部分をトラ
ンジスタ１３１から引出す点に、到達する。この点で、
限界超過電流が付勢器１６で検出されてーる。検出点は
主としてトランジスタ１３２および１３３の工■ツタ面
積の比によう設定される。

電流検知制限回路２１は電流制限センサー２０の場合と
ほとんど同じように動作する。第１図はこの回路の概要
を示すものであるが、やは多破線の構戒要素を現在考え
ているとすれば、トランジスタ１３０から１３３までの
２重破線の反対側にある実線の構或要素はもはや回路に
は存在しないと考える。この状況において、トランジス
タ１３０および１３１のエミッタは正端子８０にではな
く調整された正電圧端子４０に接続されている。筐た、
トランジスタ１３３の工ξツタは接地基準端子４１に接
続され、トランジスタ１３２のエミッタは第３図の抵抗
器１０３と１０４との接合点に接続されているので抵抗
器１０４はトランジスタ１３２のエミッタと接地基準端
子４１との間にあるようになる。その他に、別の２コレ
クタｐｎｐバイポーラトランジスタ１３９が設けられて
おジ、そのエミッタは調整された正電圧端子４０に接続
され、そのベースおよびそのコレクタの一つは互いに且
つトランジスタのコレクタに直接接続されている。トラ
ンジスタ１３９の残シのコレクタは、図示しないインバ
ータを通して、ＯＲ論理ゲート２２の入力に、または代
りに、ＮＯＲ論理ゲートに接続されている。

この構成において、トランジスタ１３０および１３１は
、すべてよく整合しているが、常にそれぞれから同じベ
ース電流が引出され、常にそれぞれのコレクタから同じ
電流が流出する。トランジスタ１３２卦よび１３３は、
トランジスタ１３２のエミッタ面積がトランジスタ１３
３のエミッタ面積の２倍である以外は、再び良く整合し
ている。したがって、抵抗器１０４に電流が流れない場
合、充分なベース電流がトランジスタ１３２を流れて、
トランジスタ１３０によう供給されるすべてのコレクタ
電流を引出スが、トランジスタ１３３を流れるベース電
流はトランジスタ１３１によう供給されるコレクタ電流
のすべてを引出すには不充分である。その差は、再び、
トランジスタ１３６のベースに流入しなければならない
。これによシトランジスタ１３６が「オン」状態になう
、その値がトランジスタ１３６から接地基準端子４１へ
流れることができる電流の量を制限する抵抗器１３７の
大きさによって決オるコレクタ電流を引出す。トランジ
スタ１３６から得られるコレクタ電流はそのベースに直
接接続されているトランジスタ１３９のコレクタから引
出され、同様な電流がトランジスタ１３９の残りのコレ
クタからＯＲ論理ゲート２２に接続されてしる図示して
ないインパータに供給される。

抵抗器１０４を通して付勢器ＩＴに流入する電流が増大
するにつれて、これにかかる電圧が上昇する。トランジ
スタ１３２のエミッタ回路の電圧がこのように上昇する
と、トランジスタ１３２のベースと接地基準端子４１と
の間の電圧が上昇して一層？量の電流をトランジスタ１
３３のベースに分略するようになる。トランジスタ１３
３のコレクタから引出される電流のこの増加および、或
る点で、トランジスタ１３１のコレクタで供給される電
流の充分な部分がトランジスタ１３６のベースから離し
て分路され、図示してないインバータに接続されている
トランジスタ１３９のコレクタに流入する電流によ＃）
ＯＲ論理ゲート２２に供給されるその出力の論理状態が
変化する。この点で、付勢点ＩＴの限界超過電流が検出
されている。再び、トランジスタ１３２と１３３との工
■ツタ面積の比により検出点が主として決１る。

第５図は第１図の検知限界離脱状態タイマー２６の回路
の概要図である。抵抗器３０およびコンデンサ３１はそ
の回路内のそれらの接続を示している第５図の左に破線
の形態で示してある。もう一度、接地基準端子４１に対
して端子４０に調整された正の電圧を供給する意図を含
めて、前の図に使用したと同じ端子記号を第５図に使用
している。

第１図のＯＲ論理ゲート２５の出力が低電圧値論理状態
にあれば、第５図の左に示してあるそこからの端子が接
地基準靖子４１に生ずる電圧と実質上同じになる。この
端子は、そのコレクタを端子４Ｇに接続する電流制限抵
抗１５１を備えたｎｐｎバイポーラトランジスタ１５０
のベースに導かれる。

バイアス用抵抗器１５２はトランジスタ１５０のベース
とそのエミッタとの間に接続されている。トランジスタ
１５０に対する信号出力抵抗器１５３はトランジスタ１
５０のエミッタを、そのエミッタと抵抗器１５３との接
合を別のｎｐｎバイポーラトランジスタ１５４のベース
に接続して、接地基準端子４１に接続する。

トランジスタ１５０のベースが接地基準端子４１の電圧
になってしると仮定し続けると、トランジスタ１５０お
よび１５４が共に「オフ」状態にある。

これら状況下で、抵抗器３０はラッチアップスイッチ機
構を「オン」状態に保つ電流を供給する。

ｎｐｎバイポーラトランジスタ１５５および１５６の一
組から成る電流ミラー構成は抵抗器３０を横断して接続
されているがこの状況では「オフ」で１、そのＳ戒に電
流が供給されない。トランジスタ１５５のベース訟よび
コレクタは電流制限抵抗器１５７を介して調整正電圧端
子４０に接続されている。トランジスタ１５５のエミッ
タはダイオード１５８の陽極に接続されてかシ、ダイオ
ード１５Ｂの陰極は接地基準端子４１に接続されている
。トランジスタ１５５のベースハトランジスタ１５６の
ベースに直１Ｍ接続されている。ト２ンジスタ１５６の
コレクタは別のダイオード１５９を通って抵抗器１６０
に接続されており、抵抗器１６０の他端は調整正電圧端
子４０に接続されている。トランジスタ１５６のエミッ
タは、そのコレクタが調整電源電圧端子４０に接続され
ている別のｎｐｎバイポーラトランジスタ１６１に接続
されている。トランジスタ１６１のエミッタは電流制限
抵抗器１６２に接続されており、電流制限抵抗器１６２
は、抵抗器１６２がトランジスタ１６３のコレクタに接
続された状態で、ｎｐｎトランジスタ１６３トよび１６
４の組から或る別の電流ミラー回路の一部に接続されて
しる。

その他、抵抗器１６２とトランジスタ１６３のコレクタ
との接合点はｐｎｐバイポーラトランジスタ１６５およ
びｎｐｎバイポーラトランジスタ１６６から形成される
上述のラッチアップスイッチング機構に接続されている
。ラッチアップ機構は事実トランジスタ１６６のコレク
タに接続されたトランジスタ１６５のベースを有するシ
リコン制御スイッチを形成しておシ、逆も同様である。

トランジスタ１６６のエミッタ＃′ｉ．接地基準端子４
１に接続されている。トランジスタ１５６のエミッタと
トランジスタ１６１のベースとの接合点は別のダイオー
ド１６７を通してトランジスタ１６５のエミッタに接続
されている。ダイオード　　および　　の一組はトラン
ジスタ１５６のエミッタとトランジスタ１６１のベース
とのこの接合点の電圧逸脱を制限するのに使用される。

ダイオード１６８の陽極は前記接合点に接続され、その
陰極は正電圧端子４０に接続されておｂ１ダイオード１
６９の陰極は前記接合点に接続され、その陽極は接地基
準端子４１に接続されている。

トランジスタ１６３＞よび１６４を含む電流源では各々
のエミッタが互いに且つ接地基準端子４１に接続されて
いる。ベースは互いに直接接続されており、トランジス
タ１６４のベースもそのコレクタに直接接続されている
。ｎｐｎバイボーラ出カトランジスタ１７０のエミッタ
は電流制限出力負荷抵抗５１７１を通してトランジスタ
１６４のベースＤよびコレクタに接続されている。出力
トランジスタ１７０のベースはトランジスタ１６６のコ
レクタにおよび抵抗器１６０とダイオード１５９の陽極
との接合点に接続されている。出力トランジスタ１γ０
のコレクタは調整正電圧端子４０に接続されている。

抵抗器３０からトランジスタ１６１のベースへの電流は
抵抗器１６２を通してラッチアップスイッチ機構のトラ
ンジスタ１６６のベースに流れ、スイッチ機構を「オン
」状態にすると共に二つのトランジスタ１６５ふ・よび
１６６を良く飽和させる。抵抗器３０によシダイオード
１６γに供給される電流によりこのラソチアッ１機構は
その状態を維持することができる。その結果、出力トラ
ンジスタ１７０のベースが接地基準端子４１にかかる電
圧に非常に近くなるのでタイマー２６の出力も接地基準
端子４１にかかる電圧にほぼ等しくなる。その他、コン
デンサ３１ぱダイオード１６７を横断する降下にほぼ等
しい電圧に維持され、またラッチアップ機構のトランジ
スタ１６５および１６６のエミッタ間に幾らかでも電圧
降下が発生するので、コンデンサ３１はほぼ放電する。

その他に、トランジスタ１６６のコレクタの低電圧のた
め、トランジスタ１６５および１６６を含むラッチアッ
プ機構が「オン」状態に切換わっでからトランジスタ１
５６のコレクタをかなシな電流が通過する可能性は無く
なる。

トランジスタ１５５は、トランジスタ１５６のエミッタ
が地電圧よｂ上のダイオード降下および飽和降下だけで
あるから、「オフ」状態にある。これがトランジスタ１
５０のベースが低電圧論理状態を持続してーる間のタイ
マー２６によシ維持されている状態である。トランジス
タ１５０のベースがたとえ過渡期間でも高電圧値論理状
態になってこの状態が変化すると（これは電流制限セン
サ２０−１たは２１のいずれかによシ電流制限の超過が
検知されて入力制御器１３がその出力１４および１５で
高インピーダンス状態となり、限界超過電流が除去され
る場合である）、タイマー２６の出力の状態が所定の時
間だけ変化する。トランジスタ１５０のベースが高論理
状態であるとそのトランジスタが「オン」状態に切換わ
シ、これによＤ｝ランジスタ１５４が強烈に「オン」状
態に切換えられ、トランジスタ１６５からのコレクタ電
流が大地に分路し、トランジスタ１６６が「オフ」状態
に切換わる。

一旦この状態になると、トランジスタ１６５および１６
６を含むラッチアップ機構はもう一度「オン」状態に初
期設定される１で「オフ」状態の１までいる。

しかし、ラッチアップ機構の「オン」状態への戻ｐは、
コンデンサ３１がトランジスタ１５６のエミッタとトラ
ンジスタ１６１のベースとの接合点の電圧が抵抗器３０
を通って流れる電流によシ充分充電されるオで最初は低
い状態の１１になっているので、直ちには発生しない。

トランジスタ１５５訃よび１５６も「オフ」状態の１筐
である。この時関中、抵抗器１６０を通って流れる電流
は出力トランジスタ１７０のベースに流入するのでコレ
クタ電流を調整正電圧端子４０から引出して抵抗器１７
１およびトランジスタ１６４を通して流し、トランジス
タ１７０のエミッタで出力にかかる電圧を高論理値状態
に上げることができる。この出力値はトランジスタ１６
５かよび１６６を含むラッチアップ機構が「オン」状態
に逆に切換わるまで維持される。

これらの状況下でトランジスタ１７０のベースに発生す
る比較的高い電圧はラッチアップ機構のトランジスタ１
６５を強烈に「オフ」状態に保つ。

コンデンサ３１が放電した状態で最初トランジスタ１６
１を流れる電流は比較的少いので、トランジスタ１６４
および１６３のベースの電流はトランジスタ１６３にト
ランジスタ１６１のエミッタによシ供給されているわず
かな電流を吸込筐せるに必要なものよシかなシ大きい。

したがって、トランジスタ１６３および１６１は、コン
デンサ３１がそれを横断する充分な電圧に到達してトラ
ンジスタ１６１に充分な電流を供給させ、トランジスタ
１６３が飽和から抜け出すことができるまでコンデンｆ
−３１が充電している期間中飽和している。トランジス
タ１６３のコレクタの電圧が充分上昇するにつれて、ベ
ース電流がラッチアップ機構のトランジスタ１６６のベ
ースに流入し始め、結局その機構を「オン」状態に戻す
のに充分な点に到達する。前のように、タイマーの出力
における電圧、トランジスタのエミッタにかかる電圧、
は接地基準端子４１の電圧に近くなる方に戻つい　タイ
マーは再び高電圧状態がトランジスタ１５０のベースに
発生する１でその状態を保つ。

或る状況では、第ｌ図の電力制御システムのユーザが、
入力制御器１３の入力端子１２に供給される信号の制御
のもとに、ただし電流制限センサー２０および２１、検
知限界離脱状態タイマー２６、フリップフロップ２４、
かよび関連の論理ゲートによう提供される保護特微無し
で、出力端子１８に接続された負荷にエネルギを供給し
たいことかめる。たとえば、入力１２に制御信号を供給
するシステムは内部に構成される負荷に対して一層精？
な限界超過電流制御装置を備えることができ、ユーザは
どちらかと言えばこれに頼ることになろう。このよう■
状況では、抵抗器３０とコンデンサ３１との接合点から
の端子を接地基準端子４１にかかる電圧と実質上等しい
電圧にすると、高電圧値論理状態が入力制御器１３の入
力１９に現われなくなる。これは第５図で出力トランジ
スタ１７Ｇのベースが、トランジスタ１５５ｔ−　ｒオ
ン」にし且つトランジスタ１５６を強制的に飽和させて
トランジスタ１７０のベースがダイオード１５９の電圧
降下および接地基準端子４１のトツンジスタ１５６の飽
和電圧以内に留まるようにすることによｂ１接地基準端
子４１にかかる電圧よシはるかに高く上昇することがな
いようにするのに効果的である。

その結果、タイマー２６が高論理状態を第１図のＡＮＤ
論理ゲート２８に供給することができな〈なるが、これ
はそうしなければ入力制御器１３の出力が高インピーダ
ンス状態になるであろう。

本発明について好適実施例を参照して説明してきたが、
当業者は本発明の精神および範囲を逸脱することなく形
態および細目について変更を行い得ることを認めるであ
ろう。

【図面の簡単な説明】

第１図は本発明の実施例のシステムブロック図、第２図
は第１図の一部の回路概要図、第３図は第１図の他の部
分の回路概要図、第１図は第１図の他の部分の回路概要
図、第５図は第１図の他の部分の回路概要図である。 １３・・・・ｎ番目の入力制御器、２６・・・・検知限
界離脱状態タイマー　３２●・・・温度限界センサ

Claims (2)

【特許請求の範囲】
1. （１）その複数の出力から所定の限界内で一連の電流を
   供給する多出力保護電力制御器であつて、その複数の出
   力に対応する負荷が電気的に接続され、その負荷を横断
   して所定の電圧を発生する装置において、 各々が第１の入力領域を有し、各々が制御入力領域およ
   び休止入力領域を有し、各々が、その前記制御入力領域
   に第１の制御状態が発生し且つその前記休止入力領域に
   第１の休止信号値があるときその前記第１の出力領域を
   第１の状態にし、前記第１の休止信号値がその前記休止
   入力領域にある状態でその前記第１の制御入力領域に発
   生する第２の制御状態に対してその前記第１の出力領域
   を第２の状態にし、第２の休止信号値がその前記休止入
   力領域に発生すればその前記第１の出力領域を前記第２
   の状態にする、ことができる複数の入力制御器、 各々が第１および第２の電流通過領域を有し且つ内部に
   、その電気的付勢により、その前記第１と第２の電流通
   過領域の間に導電径路を効果的に設けることができるよ
   うにすることができる制御領域を有しており、各々の前
   記制御領域は前記複数の入力制御器の対応する一つの前
   記第１の出力領域に電気的に接続されており、各々の前
   記第１および第２の電流通過領域はその所定の一つが前
   記電力制御器出力の一つとして働らき、その残りの一つ
   が第１の電気付勢源に電気的に接続されるようになつて
   いる第１の端子手段に電気的に接続されている、第１の
   複数の出力付勢手段、 各々が出力領域を有し、各々が前記第１の複数の出力付
   勢手段の対応する一つの前記第１および第２の電流通過
   領域の少くとも一つを通つて流れる電流を検知すること
   ができ且つこれにより検知される電流が所定のしきい値
   を超えていればその前記出力領域を所定の論理状態にす
   ることができる、第１の複数の電流検知手段、 各々が出力領域およびセット入力領域およびリセット入
   力領域の双方を有し、所定の論理状態がその前記セット
   入力領域に発生すればその前記出力領域に一つの論理状
   態が発生するが、所定の論理状態がその前記リセット入
   力領域に発生すれば反対の論理状態がその前記出力領域
   に発生するようになつており、各々の前記セット入力領
   域は前記第１の複数の検知手段の対応する一つの前記出
   力領域に電気的に接続されている、複数のリセット可能
   メモリー手段、 初期設定入力領域および出力領域を有し、前記初期設定
   入力領域に所定の信号が生じて後その前記出力領域に所
   定の時間所定の信号を発生させることができ、前記出力
   領域は前記複数のリセット可能メモリー手段の各々の前
   記リセット入力領域に電気的に接続されている電力除去
   タイマー手段、出力領域および複数の入力領域を有し、
   所定の信号がその前記複数の入力領域のいずれか一つに
   発生した後その出力領域に所定の信号を発生させること
   ができ、前記出力領域は前記電力除去タイマー手段の初
   期設定入力領域に電気的に接続されており、前記複数の
   入力領域の各々は前記第１の複数の検知手段の対応する
   一つの前記出力領域に電気的に接続されている、第１の
   結合手段、および 各々が出力領域および１対の入力領域を有し、各々がそ
   の前記１対の入力領域の双方に所定の信号が同時に発生
   した後その前記出力領域に信号を発生させることができ
   、各々の出力領域は前記複数の入力制御器の対応する一
   つの前記休止入力領域に電気的に接続され、各々の前記
   １対の入力領域の一つは前記複数のリセット可能メモリ
   ー手段の対応する一つの前記出力領域に電気的に接続さ
   れ、その残りの入力領域は前記電力除去タイマー手段の
   前記出力領域に電気的に接続されている、複数の第２の
   結合手段、 から構成されている多出力保護電力制御器。
2. （２）その所定の入力に供給される監視電圧が所定の限
   界を超えればその出力に出力信号を発生する電圧限界指
   示器であつて、 第１および第２の基本型バイポーラトランジスタから成
   り、各々のベース領域は互いに直接電気的に接続されて
   おり、各々のエミッタ領域は第１の電気付勢源に電気的
   に接続するようになつている第１の端子手段に電気的に
   接続されており、前記第１の基本バイポーラトランジス
   タのベース領域はそのコレクタ領域に電気的に接続され
   ている、実質上互いに整合している１対の基本型バイポ
   ーラトランジスタ、 第１および第２の相補型バイポーラトランジスタから成
   り、その各々が前記第１および第２の基本型バイポーラ
   トランジスタの形式と相補的の形式のものであり、前記
   第１の相補型バイポーラトランジスタは前記第２の相補
   型バイポーラトランジスタのエミッタ面積が前記第１の
   相補型バイポーラトランジスタのエミッタ面積の所定の
   分数であることを除けば前記第２の相補型バイポーラト
   ランジスタと実質上整合しており、各々のベース領域は
   互いに直接電気的に接続されており、各々のエミッタ領
   域は第２の電気付勢源に電気的に接続するようになつて
   いる第２の端子手段に電気的に接続されており、前記第
   １の相補型バイポーラトランジスタのベース領域はその
   コレクタ領域に電気的に接続されており、前記第１の基
   本型バイポーラトランジスタおよび第１の相補型バイポ
   ーラトランジスタの各コレクタ領域は互いに電気的に接
   続されており、前記第１の相補型バイポーラトランジス
   タおよび前記第２の基本型バイポーラトランジスタのエ
   ミッタ領域が前記監視電圧源を介して前記第１および第
   ２の端子手段の対応する一つと電気的に接続されるとき
   所定の一つが存在する、１対の相補型バイポーラトラン
   ジスタ、および そのベース領域が前記第２の基本型バイポーラトランジ
   スタおよび第２の相補型バイポーラトランジスタのベー
   ス領域の各々に電気的に接続されており、そのエミッタ
   領域およびベース領域がそれぞれ前記第１および第２の
   端子手段に電気的に接続されている、出力バイポーラト
   ランジスタ、から構成される電圧限界指示器。