JP2006350425A - 半導体装置のシングルイベント補償回路 - Google Patents

Abstract

【課題】 半導体装置の耐放射線を向上すると共に、半導体装置への汎用部品の採用を可能にした半導体装置のシングルイベント補償回路を提供する。
【解決手段】 放射線環境下で使用される半導体装置１０のシングルイベント補償回路において、半導体装置１０におけるシングルイベントの発生を検出する検知手段３、５を備え、当該検知手段３、５の検出結果により半導体装置１０の電源２をオフ／オンする。シングルイベント発生時に半導体装置１０への電源供給をオフ／オンすることにより、半導体装置１０に搭載されるＣＰＵ等のＩＣチップをリセットすることができ、これによりシングルイベントにより喪失した装置機能を復帰させることができる。
【選択図】 図１

Description

本発明は、宇宙線（放射線）環境下で使用される半導体装置のシングルイベントに対する耐性向上のための補償回路に関し、特に民生用ＩＣチップ（即ち、広い範囲の用途に適応可能な汎用ＩＣチップ）を搭載した半導体装置のシングルイベント補償回路に関する。

従来より、例えば、宇宙船・科学衛星等に搭載される半導体装置のように、放射線の影響を受け易い環境下にある半導体装置にあっては、重イオン粒子等の高エネルギー放射線が、半導体装置に搭載されたＩＣチップ（例えば、ＣＰＵ）等に入射すると、回路が誤動作することが知られている。これは、高エネルギー粒子が回路を構成する半導体素子内に入射することによって半導体素子中に雑電荷がチャージされ、この雑電荷のチャージ量が一定量に達すると半導体素子が動作不能状態となるためである。
このような、エネルギー粒子による半導体回路素子の誤動作現象はシングルイベントと呼ばれ、宇宙船や科学衛星などの放射電環境下で使用される宇宙機に搭載される各種半導体装置やシステムの信頼性を著しく低下させる要因となっていた。

シングルイベントには、半導体素子が永久損傷するものと、電源の再投入にて機能復帰する一過性のものとがあり、この一過性のシングルイベントの例として、半導体メモリやラッチ回路等において記憶データの論理値（ビットの極性）が反転する、所謂シングルイベントアップセット現象（このビット反転現象はデータの再書き込みで復帰できる）や、ＩＣチップの入力ラインや電源−ＧＮＤ間のインピーダンスが低下して過大な電流が流れる、所謂シングルイベントラッチアップ現象が知られている。
ラッチアップ現象が発生すると、過電流による電源過負荷で電源電圧が徐々に低下し、最終的には各ＩＣチップの機能が停止してしまうことになる。このため、半導体装置を搭載した宇宙機は、何らかの放射線対策を講じる必要があるとされている。

従来では、シングルイベントアップセットに係る障害対策の一つとして、半導体装置内の回路素子に放射線に対する耐性を持たせた特殊仕様品（宇宙品）が広く使用されていたが、係る特殊仕様品は半導体素子の製造プロセス等において莫大な費用がかかりコスト高になるという問題があり、加えて、近年の宇宙機にあっては、ミッションの高度化と共に機器の低価格化の傾向にあり、高性能・高機能、且つ高速のＣＰＵで対処せざるを得ない状況にきており、従来の特殊仕様による低機能、且つ高価な宇宙品は採用困難であるといった実状から、ＩＣチップとして高機能、且つ安価な汎用品を採用する必要に迫られている。

しかしながら、通常、このような汎用ＩＣチップは、従来の特殊部品のように部品単体での耐放射線対策は全く考慮されておらず、よって、現状では汎用ＩＣチップを宇宙品として採用することは不可能であった。

本発明は、シングルイベントが発生することを前提として成されたもので、シングルイベントにより機能が喪失た場合、当装置をリセットすることにより機能復帰を可能として半導体装置の耐放射線性を向上すると共に、半導体装置への汎用部品の採用を可能にした半導体装置のシングルイベント補償回路を提供することを目的としている。

すなわち、請求項１に記載の本発明は、放射線環境下で使用される半導体装置のシングルイベント補償回路において、前記半導体装置におけるシングルイベントの発生を検出する検知手段を備え、当該検知手段の検出結果により前記半導体装置の電源をオフ／オンすることを特徴としている。

本構成では、シングルイベント発生時に半導体装置への電源供給をオフ／オンすることにより、半導体装置に搭載されるＣＰＵ等のＩＣチップをリセットすることができ、これによりシングルイベントにより喪失した装置機能を復帰させることができる。

また、請求項２に記載の本発明は、請求項１に記載の半導体装置のシングルイベント補償回路において、前記検知手段は、前記電源電圧を監視し、当該電源電圧が所定電圧Ｖ２以下に低下した時にシングルイベントの発生を検出する電源監視回路を備えることを特徴としている。

シングルイベントラッチアップは、過大電流による電源電圧の低下を監視することにより検出することができ、この際、電源（例えば、ＤＣ／ＤＣコンバータ）をオフ／オンすることにより、電圧異常となった電源自体を復帰させることができる。これにより、過電流による電源や半導体装置の永久損傷を回避することができる。また、同時に、電源オフ／オンによるリセット動作で喪失した装置機能を復帰させることができる。

また、請求項３に記載の本発明は、請求項２に記載の半導体装置のシングルイベント補償回路において、前記検知手段は、前記電源監視回路が正常動作可能な規定電圧以下で、且つ前記シングルイベント検出電圧Ｖ２以上の一定電圧Ｖ１である時にでも、シングルイベントにより半導体装置が不安定になり得る場合に対応して、所定時間経過後に前記電源をオフ／オンするタイマー回路を備えることを特徴としている。

本構成では、シングルイベントラッチアップの初期的状態を電源電圧の低下より検出すると共に、電源オフタイマーを作動して所定時間後に電源をオフ／オンすることにより、装置機能が低下した不安定な状態が長く継続することを防止し、装置をリセットして機能を健全な状態に復帰させることができる。

また、請求項４に記載の本発明では、請求項１から請求項３までの何れかに記載の半導体装置のシングルイベント補償回路において、前記検知手段は、前記半導体装置より常時送出される同期信号を監視し、当該同期信号の送出が停止した時にシングルイベントの発生を検出する同期信号監視回路を有することを特徴としている。

本構成は、半導体装置に搭載の、例えば、ＣＰＵ等から常時送出される同期信号を監視することにより、シングルイベントによる機能停止を検出するもので、同期信号停止時に電源供給をオフ／オンすることにより、ＣＰＵ等をリセットすることができ、これによりシングルイベントにより喪失した装置機能を復帰させることができる。

また、請求項５に記載の本発明では、請求項１から請求項４までの何れか記載の半導体装置のシングルイベント補償回路において、シングルイベント発生により過大電流が生じ得る前記半導体装置の信号ラインと直列に電流制限抵抗を介装したことを特徴としている。

本構成では、低インピーダンスラインへの流入電流を正常範囲に制限することができ、過大電流による当半導体装置の回路およびこれが接続される別装置の回路の損傷を防止できる。これにより、他の健全回路に及ぼす機能的影響を最小限に止めることができる。

さらに、請求項６に記載の本発明では、請求項１から請求項５までの何れかに記載の半導体装置のシングルイベント補償回路において、前記半導体装置を複数の回路ブロックに分割すると共に、電源制限機能を備えたレギュレータを介して各回路ブロックに電源を供給するように構成したことを特徴としている。

本構成では、シングルイベントラッチアップを回路ブロック単位で防止することができ、シングルイベントによる他の健全回路ブロックに及ぼす機能的影響を最小限に止めることができる。

以上説明したように、本発明によれば、シングルイベントの発生により半導体装置の機能が喪失した場合でも、これを検知して自動的に機能復帰させることができるため、半導体装置の耐放射線性を著しく向上することができる。
これにより、放射線の耐性を有さない安価で高性能な汎用ＩＣチップの宇宙機への使用が可能となり、宇宙機における近年の高度なミッション要求に十分対応できるものとなる。

以下、図１および図２に基づいて本発明に係るシングルイベント補償回路の実施形態を説明する。図１は、本発明が適用された半導体装置を示し、図２はシングルイベント発生時の機能復帰手順を示す。

先ず、図１に基づいて、半導体装置１０の構成を説明する。
図１において、半導体装置１０は、ＣＰＵを始めとする各種ＩＣチップ（図示せず）を搭載した半導体回路１と、この半導体回路１に電源を供給する、例えば、ＤＣ／ＤＣコンバータ２と、このＤＣ／ＤＣコンバータ２の出力電圧を常時監視する電源監視回路３と、タイマー回路４と、前記半導体回路１内蔵のＣＰＵから送出される同期信号ＳＹＮＣを監視する同期信号監視回路５を備えている。

半導体回路１には、必ずしも放射線の耐性を有さない安価で高性能な汎用ＩＣチップが使用されており、当半導体回路１において、特にシングルイベントが発生し易い回路素子に接続される外部信号ライン（半導体回路１の構成により異なり、本実施形態では、例えば、信号ラインＳＩＧ１と信号ラインＳＩＧ２の２系統としている）と直列にシングルイベントラッチアップによる過大電流を防止するための電流制限抵抗Ｒが接続されている。

ＤＣ／ＤＣコンバータ２は、上記半導体回路１に必要な電源電圧として、例えば、ＤＣ３．３Ｖを出力することができ、外部信号入力（本実施形態では、ＯＵＴ１、ＯＵＴ２、ＯＵＴ３のＯＲ接続となる）により電源出力Ｖｃをオン／オフ制御することができるようになっている。

電源監視回路３は、所定のリセットスレッシュホールドを備えている。
リセットスレッシュホールドは、シングルイベントの発生による過大電流で半導体回路１が完全に動作不能となる電圧値Ｖ２、例えば、２．９Ｖに設定され、電源監視回路３が当設定電圧Ｖ２を検出すると、検出信号としてパワーフェイル信号ＯＵＴ１を送出する。

タイマー回路４は、上記した電源監視回路３のパワーフェイル信号ＯＵＴ１に至らない場合でも、シングルイベントにより半導体装置が不安定になり得る場合に対応して、所定時間（本実施形態では１Ｈ）経過後、タイムアップ出力ＯＵＴ２を送出する。

同期信号監視回路５は、ＣＰＵから送出される同期信号ＳＹＮＣを常時監視して、当同期信号ＳＹＮＣの送出が停止された時、半導体回路１が動作不能であるとして異常信号ＯＵＴ３を送出する。

既述したように、半導体装置１０に搭載のＩＣチップ等は汎用品が使用されているため、部品単位での耐放射線対策は講じられていない。このため、放射線によるシングルイベントで装置の機能が喪失される場合があることを前提として、半導体装置１０に、上記した電源監視回路３、タイマー回路４、同期信号監視回路５、電流制限抵抗Ｒ等で構成されるシングルイベント補償回路を搭載して半導体装置１０の耐放射線性を強化している。

以下、図２のフローチャートを参照して、本発明のシングルイベント補償回路によるシングルイベント（ラッチアップまたはアップセット）発生時の機能復帰手順を説明する。

当フローチャートに記載の手順は、半導体回路１にシングルイベントが発生した状態から開始されたものとする。

先ず、ステップ１０１では、同期信号監視回路５により同期信号ＳＹＮＣの送出状態が監視されており、同期信号ＳＹＮＣの送出が停止した時は、ステップ１０２において、同期信号監視回路５より機能停止を示す異常信号ＯＵＴ３が出力されてＤＣ／ＤＣコンバータ２の出力Ｖｃをオフ／オンする。これにより、半導体回路１のＣＰＵを始めとするＩＣチップがリセットされ、停止した回路機能が自動復帰する。

一方、回路機能は低下しているものの、まだ同期信号ＳＹＮＣが送出されている場合、即ち、シングルイベントの初期的状態においては、電源電圧の低下も少なく、よって、ステップ１０２は実効されずにステップ１０３において、電源監視回路３による電源電圧Ｖｃの監視が繰り返し続けられている。

この時、ステップ１０４において、地上基地のモニタにて装置機能の異常（例えば、半導体装置１０が画像圧縮装置であれば、画像モニタで画像の異常が見られ、装置機能の異常と判断できる）が認められた場合、画像の状態等より異常の深刻度を推測して半導体装置１０を早急に機能復帰する必要があると判断すれば、ステップ１０５において、地上基地から電源リセットコマンドを送信して半導体回路１への電源供給をオフ／オンすることにより、遠隔地より半導体回路１を自動復帰させることができる。
また、別の手順として、ステップ１０６において、地上基地より宇宙船に装置異常を通報して、クルーによるスイッチ操作にて電源供給をオフ／オンすることもできる。

また、機能低下が認められながらも同期信号ＳＹＮＣが送出されている場合であって、電源電圧が動作不能電圧Ｖ２以下に低下しない場合、および、地上基地で半導体装置１０を早急に機能復帰する必要が無いと判断した場合は、機能低下が１Ｈ以上延々と継続しないように、ステップ１０７において、タイマー回路４より送出されるタイムアップ出力ＯＵＴ２にて電源の供給がオフ／オンされ、機能の自動復帰が行われる。

また、上記のようなタイムアップによる電源オフ／オン動作が行われる前に電源監視回路３によって動作不能電圧Ｖ２が検出された場合は、ステップ１０８において、電源監視回路３からのパワーフェイル信号ＯＵＴ１によって電源供給がオフ／オンされることになり、シングルイベント発生より１Ｈといった時間を待つこと無しに半導体装置１０を不安定な状態から安定した健全な機能に復帰させることができる。

以上、シングルイベント補償回路による半導体装置１０の機能復帰について説明したが、本発明は、耐放射線性を向上するための施策として、上記機能復帰動作の他に、図１において、シングルイベント発生により過大電流が生じる危険性のある半導体回路１の各信号ラインＳＩＧ１および信号ラインＳＩＧ２に直列に電流制限抵抗Ｒを接続し、低インピーダンスラインへの流入電流を正常範囲に制限するようにしている。これにより、過大電流による当半導体回路１およびこれが接続される図示しない別装置の回路の損傷を防止することができると共に、他の健全な回路に及ぼす機能的影響を最小限に止めることができるようになる。

また、図示しないが、半導体回路１を複数の回路ブロックに分割し、それぞれ回路ブロックに電源制限機能を備えたレギュレータを接続して、当レギュレータより電源供給を行うように構成しても良い。これにより、シングルイベントラッチアップを回路ブロック単位で防止することができ、シングルイベントによる他の健全な回路ブロックに及ぼす機能的影響を最小限に止めることができる。

本発明が適用された半導体装置のブロック図。 シングルイベント発生時の機能復帰手順を示すフローチャート。

符号の説明

２ 電源（ＤＣ／ＤＣコンバータ）
３ 電源監視回路
４ タイマー回路
５ 同期信号監視回路
１０ 半導体装置
Ｒ 電流制限抵抗

Claims (6)

1. 放射線環境下で使用される半導体装置のシングルイベント補償回路において、
   前記半導体装置におけるシングルイベントの発生を検出する検知手段を備え、当該検知手段の検出結果により前記半導体装置の電源をオフ／オンすることを特徴とする半導体装置のシングルイベント補償回路。
2. 前記検知手段は、前記電源電圧を監視し、当該電源電圧が所定電圧（Ｖ２）以下に低下した時にシングルイベントの発生を検出する電源監視回路を備えることを特徴とする請求項１に記載の半導体装置のシングルイベント補償回路。
3. 前記検知手段は、前記電源監視回路が正常動作可能な規定電圧以下で、且つ前記シングルイベント検出電圧（Ｖ２）以上の一定電圧（Ｖ１）である時にでも、シングルイベントにより半導体装置が不安定になり得る場合に対応して、所定時間経過後に前記電源をオフ／オンするタイマー回路を備えることを特徴とする請求項２に記載の半導体装置のシングルイベント補償回路。
4. 前記検知手段は、前記半導体装置より常時送出される同期信号を監視し、当該同期信号の送出が停止した時にシングルイベントの発生を検出する同期信号監視回路を備えることを特徴とする請求項１から請求項３までの何れかに記載の半導体装置のシングルイベント補償回路。
5. シングルイベント発生により過大電流が生じ得る前記半導体装置の信号ラインと直列に電流制限抵抗を介装したことを特徴とする請求項１から請求項４までの何れか記載の半導体装置のシングルイベント補償回路。
6. 前記半導体装置を複数の回路ブロックに分割すると共に、電源制限機能を備えたレギュレータを介して各回路ブロックに電源を供給するように構成したことを特徴とする請求項１から請求項５までの何れかに記載の半導体装置のシングルイベント補償回路。

Images