JP2002527807A - 保護システム - Google Patents
保護システムInfo
- Publication number
- JP2002527807A JP2002527807A JP2000576339A JP2000576339A JP2002527807A JP 2002527807 A JP2002527807 A JP 2002527807A JP 2000576339 A JP2000576339 A JP 2000576339A JP 2000576339 A JP2000576339 A JP 2000576339A JP 2002527807 A JP2002527807 A JP 2002527807A
- Authority
- JP
- Japan
- Prior art keywords
- current
- currents
- maximum allowable
- electronic device
- operation mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Emergency Protection Circuit Devices (AREA)
- Laying Of Electric Cables Or Lines Outside (AREA)
- Train Traffic Observation, Control, And Security (AREA)
- Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
- Orthopedics, Nursing, And Contraception (AREA)
- Processing Of Meat And Fish (AREA)
- Tests Of Electronic Circuits (AREA)
- Power Sources (AREA)
- Protection Of Static Devices (AREA)
- Control Of Multiple Motors (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
ＣＴＯＳ装置に含まれる電子機器を太陽放射、核爆発、電磁誘導又は電源電圧変動により生ずるラッチアップの影響から保護する。これを達成するために、ＣＴＯＳ装置の予備動作フェーズにおいて、供給電流を測定し、メモリ装置に記憶する。動作中、供給電流を記憶した電流と連続的に比較し、消費電流が記憶した電流をはっきり越える場合に前記電子機器の切離しを実行する。
Description
【０００１】 本発明は、電子機器を含む装置の起り得る破壊状態を検出し、この状態を終わ
らせる方法であって、少なくとも一つの電圧源から接続手段を経て電子機器によ
って消費される電流Ｉ1,Ｉ2,..,Ｉnを記憶した最大許容電流Ｉm1,Ｉm2,..,Ｉmn
と連続的に比較し、少なくとも一つの消費電流Ｉjが対応する最大許容電流Ｉmj
より高くなると同時に（ここでj∈{1,2,..,m}）、前記接続手段を前記少なくと
も一つの電圧源から切り離し、続いて接地させる保護方法に関するものである。
らせる方法であって、少なくとも一つの電圧源から接続手段を経て電子機器によ
って消費される電流Ｉ1,Ｉ2,..,Ｉnを記憶した最大許容電流Ｉm1,Ｉm2,..,Ｉmn
と連続的に比較し、少なくとも一つの消費電流Ｉjが対応する最大許容電流Ｉmj
より高くなると同時に（ここでj∈{1,2,..,m}）、前記接続手段を前記少なくと
も一つの電圧源から切り離し、続いて接地させる保護方法に関するものである。
【０００２】 この方法は特に従来既知のラッチアップ状態の結果として起り得る電子機器の
破壊を防止するのが目的である。ラッチアップが起ると電子機器に含まれる少な
くとも一つの構成素子が設計時には予想もしない状態又は少なくとも起り得ると
は考えられない状態になり、この少なくとも一つの構成素子の破壊が避けられず
、これがシステムの動作上の有効性に通常悪影響を及ぼす。ラッチアップは強い
電磁界、静電放電、大きく変動する電源電圧又は高エネルギー粒子の結果として
起り得る。
破壊を防止するのが目的である。ラッチアップが起ると電子機器に含まれる少な
くとも一つの構成素子が設計時には予想もしない状態又は少なくとも起り得ると
は考えられない状態になり、この少なくとも一つの構成素子の破壊が避けられず
、これがシステムの動作上の有効性に通常悪影響を及ぼす。ラッチアップは強い
電磁界、静電放電、大きく変動する電源電圧又は高エネルギー粒子の結果として
起り得る。
【０００３】 宇宙又は軍事用に設計された専門家用装置に対しては、ラッチアップを生じな
い構成素子を使用するのが好ましい。しかし、それらの桁外れに高い値段のため
に、これらの構成素子は低級装置に使用するには不適当である。特にコンピュー
タ装置には、ラッチアップを生じ易い４層形の素子がたいてい使用されている。
い構成素子を使用するのが好ましい。しかし、それらの桁外れに高い値段のため
に、これらの構成素子は低級装置に使用するには不適当である。特にコンピュー
タ装置には、ラッチアップを生じ易い４層形の素子がたいてい使用されている。
【０００４】 コンピュータ装置は大衆性を増しており、非常に高い完成状態に到達している
。従って、たとえ専門家用でもＣＯＴＳ（Commercial-off-The-Shelf：いつでも
入手し得る規格品の）構成素子の使用が避けられない。しかし、専門家用装置は
ＣＴＯＳ装置に含まれる構成素子のラッチアップの結果として故障する惧れがあ
る。宇宙用では、高い放射レベルを有する太陽放射の結果としてこのことが起り
得る。軍事用装置は比較的近くの核爆発に耐える必要がある。低級装置では、ラ
ッチアップは装置の近くの落雷の結果として又は、例えば、船又は飛行機の電源
システムにおいて遭遇する問題によって起り得る。
。従って、たとえ専門家用でもＣＯＴＳ（Commercial-off-The-Shelf：いつでも
入手し得る規格品の）構成素子の使用が避けられない。しかし、専門家用装置は
ＣＴＯＳ装置に含まれる構成素子のラッチアップの結果として故障する惧れがあ
る。宇宙用では、高い放射レベルを有する太陽放射の結果としてこのことが起り
得る。軍事用装置は比較的近くの核爆発に耐える必要がある。低級装置では、ラ
ッチアップは装置の近くの落雷の結果として又は、例えば、船又は飛行機の電源
システムにおいて遭遇する問題によって起り得る。
【０００５】 従って、本発明の目的は、ＣＴＯＳ装置を、このＣＴＯＳ装置自体を変更する
ことなく、ラッチアップの影響から保護することにある。
ことなく、ラッチアップの影響から保護することにある。
【０００６】 本発明は、電子機器を含む装置の起り得る破壊状態を検出し、この状態を終わ
らせる装置であって、動作モードにおいて少なくとも一つの電圧源から電子機器
によって消費される電流を測定する測定手段と、電子機器により許容される最大
電流を記憶するメモリ手段と、消費電流を対応する記憶電流と連続的に比較する
ディジタルプロセッサと、少なくとも一つの消費電流がメモリ手段に記憶された
対応する最大許容電流レベルを越える場合に、前記電子機器を前記少なくとも一
つの電圧源から切離し、続いて前記電子機器を接地させるプロセッサ制御スイッ
チ手段とを具える保護装置にも関するものである。
らせる装置であって、動作モードにおいて少なくとも一つの電圧源から電子機器
によって消費される電流を測定する測定手段と、電子機器により許容される最大
電流を記憶するメモリ手段と、消費電流を対応する記憶電流と連続的に比較する
ディジタルプロセッサと、少なくとも一つの消費電流がメモリ手段に記憶された
対応する最大許容電流レベルを越える場合に、前記電子機器を前記少なくとも一
つの電圧源から切離し、続いて前記電子機器を接地させるプロセッサ制御スイッ
チ手段とを具える保護装置にも関するものである。
【０００７】 保護すべき装置について、種々の動作モードを区別することができる。例えば
、保護すべき装置は待機モード又はフル動作モードにすることができる。本発明
方法の好適実施例では、各動作モードごとに、この特定の動作モードに有効な一
組の最大許容電流をメモリに記憶することを特徴とする。
、保護すべき装置は待機モード又はフル動作モードにすることができる。本発明
方法の好適実施例では、各動作モードごとに、この特定の動作モードに有効な一
組の最大許容電流をメモリに記憶することを特徴とする。
【０００８】 測定の結果、種々の動作モードにおける電流は一般に保護すべき装置が動作す
る周囲温度に依存することがわかった。本発明の他の実施例では、変動する周囲
温度も考慮し、各動作モードごとに、複数の周囲温度に対し、この特定の動作モ
ードにおける特定の温度に有効な一組の最大許容電流をメモリに記憶することを
特徴とする。この場合には、ある特定の周囲温度に対する最大許容電流を、最も
近い温度に対し記憶された最大許容電流から例えば線形補間に基づいて導出する
ことができる。
る周囲温度に依存することがわかった。本発明の他の実施例では、変動する周囲
温度も考慮し、各動作モードごとに、複数の周囲温度に対し、この特定の動作モ
ードにおける特定の温度に有効な一組の最大許容電流をメモリに記憶することを
特徴とする。この場合には、ある特定の周囲温度に対する最大許容電流を、最も
近い温度に対し記憶された最大許容電流から例えば線形補間に基づいて導出する
ことができる。
【０００９】 第１モードから第２モードへの変化時に、所定の電流が時間に依存して変動し
得る。もっと詳しく言うと、電流は、所定の機能の駆動時に、最初に例えばモー
タのスピンアップ又はステップモータのステッピングに起因するピークレベルに
到達する。このため、本発明方法の好適実施例では、これらの電流を時間に依存
して一組の記憶最大許容電流に記憶することを特徴とする。
得る。もっと詳しく言うと、電流は、所定の機能の駆動時に、最初に例えばモー
タのスピンアップ又はステップモータのステッピングに起因するピークレベルに
到達する。このため、本発明方法の好適実施例では、これらの電流を時間に依存
して一組の記憶最大許容電流に記憶することを特徴とする。
【００１０】 個々の装置ごとに、一組の最大許容電流を決定するのが好ましい。その理由は
、このようにすると、電子機器の電流消費の統計的広がり、従って個別の各装置
の電流消費の広がりを考慮することができるためである。本発明方法の他の好適
実施例では、予備動作フェーズにおいて、消費電流Ｉ1,Ｉ2,..,Ｉnを種々の周囲
温度及び動作モードに対し決定し、最大許容電流Ｉm1,Ｉm2,..,Ｉmnを値Ｉ1,Ｉ2
,..,Ｉnから、これらの値に所定の係数を乗算して導出することを特徴とする。
好適実施例では、この係数は１．０５−１．２の間の値に選択する。
、このようにすると、電子機器の電流消費の統計的広がり、従って個別の各装置
の電流消費の広がりを考慮することができるためである。本発明方法の他の好適
実施例では、予備動作フェーズにおいて、消費電流Ｉ1,Ｉ2,..,Ｉnを種々の周囲
温度及び動作モードに対し決定し、最大許容電流Ｉm1,Ｉm2,..,Ｉmnを値Ｉ1,Ｉ2
,..,Ｉnから、これらの値に所定の係数を乗算して導出することを特徴とする。
好適実施例では、この係数は１．０５−１．２の間の値に選択する。
【００１１】 本発明保護装置の好適実施例では、前記電子機器を含む装置が複数の異なる動
作モードを有し、前記メモリ手段が、各動作モードにおいて、複数の温度範囲に
対する一組の最大許容電流を記憶するよう設計され、且つ前記プロセッサが、各
動作モード及び各温度範囲ごとに、消費電流を対応する組の最大許容電流と比較
するよう設計されていることを特徴とする。
作モードを有し、前記メモリ手段が、各動作モードにおいて、複数の温度範囲に
対する一組の最大許容電流を記憶するよう設計され、且つ前記プロセッサが、各
動作モード及び各温度範囲ごとに、消費電流を対応する組の最大許容電流と比較
するよう設計されていることを特徴とする。
【００１２】 本発明装置の他の好適実施例では、前記複数組の最大許容電流を半自動的に得
るために、前記プロセッサが、更に、予備動作フェーズにおいて、各動作モード
及び各温度範囲ごとに消費電流を決定し、これらの消費電流から計算により最大
許容電流を決定し、これらの許容最大電流をメモリ手段に記憶するよう設計され
ていることを特徴とする。
るために、前記プロセッサが、更に、予備動作フェーズにおいて、各動作モード
及び各温度範囲ごとに消費電流を決定し、これらの消費電流から計算により最大
許容電流を決定し、これらの許容最大電流をメモリ手段に記憶するよう設計され
ていることを特徴とする。
【００１３】 次に本発明を図面を参照して詳細に説明する。図面は装置２のラッチアップに
より生ずる損傷を防止する装置１を概略的に示し、装置２はホスト３に接続され
る。ホスト３は軍事設備又は衛星とすることができ、通常ラッチアップを生じな
いように設計されている。しかし、装置２は（本例ではハードディスク）は低コ
ストの半導体装置を内蔵するためにラッチアップを生じ易い。ラッチアップの発
生は装置２により引き出される少なくとも一つの供給電流の急激な増大により検
出することができる。ラッチアップの検出のために、本発明では＋５Ｖ電源ライ
ン４及び＋１２Ｖ電源ライン５に検知抵抗６、７を設け、これらの検知抵抗をア
ナログインタフェース８に接続する。このアナログインタフェースは２つの差動
増幅器及び２つのＡ／Ｄ変換器を含み、消費電流を既知のようにディジタル信号
に変換し、ディジタルプロセッサ９により処理し得るようにする。プロセッサ９
はスイッチ１０、１１により装置２を＋５Ｖ及び＋１２Ｖ電源ライン４、５に接
続するか、装置２を接地し、装置２内の平滑キャパシタ１２、１３を放電させる
ことができる。本発明では、放電をラッチアップの検出時に生じさせる。その理
由は、平滑キャパシタ１２、１３に蓄積されるエネルギーがラッチアップにより
影響された半導体装置を破壊するのに十分な大きさになり得るからである。
より生ずる損傷を防止する装置１を概略的に示し、装置２はホスト３に接続され
る。ホスト３は軍事設備又は衛星とすることができ、通常ラッチアップを生じな
いように設計されている。しかし、装置２は（本例ではハードディスク）は低コ
ストの半導体装置を内蔵するためにラッチアップを生じ易い。ラッチアップの発
生は装置２により引き出される少なくとも一つの供給電流の急激な増大により検
出することができる。ラッチアップの検出のために、本発明では＋５Ｖ電源ライ
ン４及び＋１２Ｖ電源ライン５に検知抵抗６、７を設け、これらの検知抵抗をア
ナログインタフェース８に接続する。このアナログインタフェースは２つの差動
増幅器及び２つのＡ／Ｄ変換器を含み、消費電流を既知のようにディジタル信号
に変換し、ディジタルプロセッサ９により処理し得るようにする。プロセッサ９
はスイッチ１０、１１により装置２を＋５Ｖ及び＋１２Ｖ電源ライン４、５に接
続するか、装置２を接地し、装置２内の平滑キャパシタ１２、１３を放電させる
ことができる。本発明では、放電をラッチアップの検出時に生じさせる。その理
由は、平滑キャパシタ１２、１３に蓄積されるエネルギーがラッチアップにより
影響された半導体装置を破壊するのに十分な大きさになり得るからである。
【００１４】 ラッチアップの発生を確認するために、プロセッサ９がアナログインタフェー
ス８によりディジタル化された消費電流をプロセッサ９内のメモリに記憶された
電流と連続的に比較する。ラッチアップの場合には、スイッチ１０、１１が直ち
に接地位置に戻り、次いですぐに、例えば５秒後に、＋５Ｖ及び＋１２Ｖの電源
電圧が再び接続される。
ス８によりディジタル化された消費電流をプロセッサ９内のメモリに記憶された
電流と連続的に比較する。ラッチアップの場合には、スイッチ１０、１１が直ち
に接地位置に戻り、次いですぐに、例えば５秒後に、＋５Ｖ及び＋１２Ｖの電源
電圧が再び接続される。
【００１５】 一般に、装置２は種々の動作状態に入り得る。装置２がハードディスクである
ものとすると、これらの動作状態は、例えば駆動時のディスクのスピンアップ、
装置２とホスト３との間のデータ転送、他の円筒へのステッピング、データの読
取り及び書込み、及びアイドル状態に区別される。
ものとすると、これらの動作状態は、例えば駆動時のディスクのスピンアップ、
装置２とホスト３との間のデータ転送、他の円筒へのステッピング、データの読
取り及び書込み、及びアイドル状態に区別される。
【００１６】 一つの状態から他の状態への遷移は一組のコマンドライン１４1,..,１４nから
供給される装置２へのコマンドにより実行され、これらのコマンドラインもプロ
セッサ９により読み取られる。コマンドラインの１つのラインの変化はプロセッ
サの割込みを生ずる。予備動作フェーズにおいて、＋５Ｖ及び＋１２Ｖ電源ライ
ンから引き出される電流を各割込み後ごとに所定に期間に亘って測定し、続いて
プロセッサ９のメモリに、コマンドライン１４1,..,１４nの論理レベル及び割込
みを生じさせた変化と組み合わせて記憶する。もっと詳しく説明すると、測定値
を保持するのではなく、同じ変化の結果として実行された現在の測定値とそれよ
り前の測定値の両者のうち最大のものを記憶する。実際上、各変化ごとに、正確
に一つの測定値が保持され、変化により引き起こされたピーク電流を時間の関数
として表わす。
供給される装置２へのコマンドにより実行され、これらのコマンドラインもプロ
セッサ９により読み取られる。コマンドラインの１つのラインの変化はプロセッ
サの割込みを生ずる。予備動作フェーズにおいて、＋５Ｖ及び＋１２Ｖ電源ライ
ンから引き出される電流を各割込み後ごとに所定に期間に亘って測定し、続いて
プロセッサ９のメモリに、コマンドライン１４1,..,１４nの論理レベル及び割込
みを生じさせた変化と組み合わせて記憶する。もっと詳しく説明すると、測定値
を保持するのではなく、同じ変化の結果として実行された現在の測定値とそれよ
り前の測定値の両者のうち最大のものを記憶する。実際上、各変化ごとに、正確
に一つの測定値が保持され、変化により引き起こされたピーク電流を時間の関数
として表わす。
【００１７】 これらのピーク電流が予備動作フェーズ中に決定されたら、これらのピーク値
に安全係数を乗算して閾値を得る。動作フェーズにおいて、＋５Ｖ又は＋１２Ｖ
電源から引き出される実際の電流が前記閾値を越える場合に保護回路が駆動され
る。
に安全係数を乗算して閾値を得る。動作フェーズにおいて、＋５Ｖ又は＋１２Ｖ
電源から引き出される実際の電流が前記閾値を越える場合に保護回路が駆動され
る。
【００１８】 安全係数は、ラッチアップのタイムリーな検出の機会を増大するために小さく
選択するのが好ましい。しかし、安全係数を小さくしすぎると、誤警報を生じや
すくなり、従って装置の不必要な切離しを引き起こすことになる。所定の用途に
対しては、安全係数は、種々の安全係数について誤警報の確率を測定し、妥協値
を選択することにより、実験的に決めるのが好ましい。この妥協値は通常１．１
である。
選択するのが好ましい。しかし、安全係数を小さくしすぎると、誤警報を生じや
すくなり、従って装置の不必要な切離しを引き起こすことになる。所定の用途に
対しては、安全係数は、種々の安全係数について誤警報の確率を測定し、妥協値
を選択することにより、実験的に決めるのが好ましい。この妥協値は通常１．１
である。
【００１９】 いくつかのＣＯＴＳ装置により引き出される電流は周囲温度に従って変動する
ことが確かめられている。このような場合には、温度センサ１５、例えばＮＴＣ
抵抗、をＣＯＴＳ装置に装着して、消費電流を予備動作フェーズにおいて複数の
温度に対し決定することができる。こうして、一組の最大許容電流を各温度に対
し決定することができる。動作フェーズにおいて、この最大許容電流の組を基準
として、例えば最も近い温度に対し得られた記憶値の間の線形補間により、実際
に測定される最大許容電流を決定する。
ことが確かめられている。このような場合には、温度センサ１５、例えばＮＴＣ
抵抗、をＣＯＴＳ装置に装着して、消費電流を予備動作フェーズにおいて複数の
温度に対し決定することができる。こうして、一組の最大許容電流を各温度に対
し決定することができる。動作フェーズにおいて、この最大許容電流の組を基準
として、例えば最も近い温度に対し得られた記憶値の間の線形補間により、実際
に測定される最大許容電流を決定する。
【００２０】 一般に、ＣＯＴＳ装置は室温においてたいてい一つの所定の状態、例えばアイ
ドル状態にある。この場合には、装置１に、所定の供給電流を人工的に、例えば
１０％だけ、増大させるテストスイッチを設けるのが好ましい。このようにする
と、装置の適正機能を周期的に検査することができる。
ドル状態にある。この場合には、装置１に、所定の供給電流を人工的に、例えば
１０％だけ、増大させるテストスイッチを設けるのが好ましい。このようにする
と、装置の適正機能を周期的に検査することができる。
【図１】 本発明予防装置の一実施例を示す概略図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＡＵ，ＢＲ，Ｃ Ａ，ＣＮ，ＣＺ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＪＰ，ＫＲ ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＲＵ，ＳＧ，ＴＲ，ＵＡ， ＵＳ，ＺＡ
Claims (10)
- 【請求項１】 電子機器を含む装置の起り得る破壊状態を検出し、この状態を終
わらせる方法であって、少なくとも一つの電圧源から接続手段を経て電子機器に
よって消費される電流Ｉ1,Ｉ2,..,Ｉnを、記憶した最大許容電流Ｉm1,Ｉm2,..,
Ｉmnと連続的に比較し、少なくとも一つの消費電流Ｉjが対応する最大許容電流
Ｉmjより高くなると同時に（ここでj∈{1,2,..,m}）、前記接続手段を前記少な
くとも一つの電圧源から切り離し、続いて接地させる保護方法。 - 【請求項２】 前記電子機器を含む装置は種々の動作モードに区別することがで
き、各動作モードごとに、この特定の動作モードに有効な一組の最大許容電流を
メモリに記憶することを特徴とする請求項１記載の保護方法。 - 【請求項３】 各動作モードごとに、複数の周囲温度に対し、この特定の動作モ
ードにおける特定の温度に有効な一組の最大許容電流をメモリに記憶することを
特徴とする請求項２記載の保護方法。 - 【請求項４】 これらの電流を時間に依存して一組の記憶最大許容電流に記憶す
ることを特徴とする請求項３記載の保護方法。 - 【請求項５】 予備動作フェーズにおいて、消費電流Ｉ1,Ｉ2,..,Ｉnを種々の周
囲温度及び動作モードに対し決定し、最大許容電流Ｉm1,Ｉm2,..,Ｉmnをこれら
の値Ｉ1,Ｉ2,..,Ｉnから、これらの値に所定の係数を乗算して導出することを特
徴とする請求項３記載の保護方法。 - 【請求項６】 前記係数を１．０５−１．２の範囲内の値に選択することを特徴
とする請求項５記載の方法。 - 【請求項７】 電子機器を含む装置の起り得る破壊状態を検出し、この状態を終
わらせる装置であって、動作モードにおいて少なくとも一つの電圧源から電子機
器によって消費される電流を測定する測定手段と、電子機器により許容される最
大電流を記憶するメモリ手段と、消費電流を対応する記憶電流と連続的に比較す
るディジタルプロセッサと、少なくとも一つの消費電流がメモリ手段に記憶され
た対応する最大許容電流レベルを越える場合に、前記電子機器を前記少なくとも
一つの電圧源から切離し、続いて前記電子機器を接地させるプロセッサ制御スイ
ッチ手段とを具える保護装置。 - 【請求項８】 前記電子機器を含む装置が複数の異なる動作モードを有し、前記
メモリ手段が、各動作モードにおいて、複数の温度範囲に対する一組の最大許容
電流を記憶するよう設計され、且つ前記プロセッサが、各動作モード及び各温度
範囲ごとに、消費電流を対応する組の最大許容電流と比較するよう設計されてい
ることを特徴とする請求項７記載の保護装置。 - 【請求項９】 前記プロセッサが、更に、予備動作フェーズにおいて、各動作モ
ード及び各温度範囲ごとに消費電流を決定し、最大許容電流を計算により決定し
、これらの許容最大電流をメモリ手段に記憶するよう設計されていることを特徴
とする請求項８記載の保護装置。 - 【請求項１０】 当該保護装置は所定の供給電流を人工的に増大するテストスイ
ッチを含んでいることを特徴とする請求項７記載の保護装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL1010303 | 1998-10-13 | ||
| NL1010303A NL1010303C2 (nl) | 1998-10-13 | 1998-10-13 | Beveiliging. |
| PCT/EP1999/007796 WO2000022500A1 (en) | 1998-10-13 | 1999-10-06 | Protection system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002527807A true JP2002527807A (ja) | 2002-08-27 |
Family
ID=19767956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000576339A Pending JP2002527807A (ja) | 1998-10-13 | 1999-10-06 | 保護システム |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6452771B1 (ja) |
| EP (1) | EP1051674B1 (ja) |
| JP (1) | JP2002527807A (ja) |
| CN (1) | CN1333322C (ja) |
| AT (1) | ATE257606T1 (ja) |
| AU (1) | AU755671B2 (ja) |
| CA (1) | CA2314147C (ja) |
| DE (1) | DE69914059T2 (ja) |
| IL (1) | IL136195A (ja) |
| NL (1) | NL1010303C2 (ja) |
| WO (1) | WO2000022500A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101515849B1 (ko) | 2008-03-07 | 2015-04-29 | 마이크로칩 테크놀로지 인코포레이티드 | Ｃｍｏｓ 디바이스의 래치―업 자동 검출 및 ｃｍｏｓ 디바이스로의 전력 순환 |
| JP2018139099A (ja) * | 2017-01-05 | 2018-09-06 | 新唐科技股▲ふん▼有限公司 | 電子装置が外部電源から引き出された電力を調節する装置、システム、方法およびコンピュータプログラム製品 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7162656B2 (en) * | 2003-03-24 | 2007-01-09 | Intel Corporation | Dynamic protection circuit |
| DE102005025160B4 (de) * | 2004-06-01 | 2008-08-07 | Deutsches Zentrum für Luft- und Raumfahrt e.V. | Verfahren zum Löschen von in einer Schaltung auftretenden Latch-Ups sowie Anordnungen zum Durchführen des Verfahrens |
| US20070091527A1 (en) * | 2005-10-20 | 2007-04-26 | Microchip Technology Incorporated | Automatic detection of a CMOS circuit device in latch-up and reset of power thereto |
| DE102005059795A1 (de) * | 2005-12-14 | 2007-06-28 | Siemens Ag | Vorrichtung und Verfahren zur Inbetriebnahme von Baugruppen |
| US7714626B2 (en) | 2007-06-28 | 2010-05-11 | Microchip Technology Incorporated | System, method and apparatus having improved pulse width modulation frequency resolution |
| ES2363145B1 (es) * | 2009-04-02 | 2012-06-05 | Universitat De Les Illes Balears | Dispositivo de caracterización de transitorios de corriente producidos por interacción de partículas ionizantes con un bloque de transistores de una puerta lógica. |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3321086A1 (de) * | 1983-06-10 | 1984-12-13 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur verringerung der restspannung an unvollkommen abgeschalteten elektrischen verbrauchern |
| US4648015A (en) * | 1984-10-04 | 1987-03-03 | Motorola, Inc. | Filter capacitor discharge circuit for a DC-DC converter |
| US5446320A (en) * | 1992-01-24 | 1995-08-29 | Compaq Computer Corp. | Circuit for clamping power output to ground while the computer is deactivated |
| JPH08329593A (ja) * | 1995-05-29 | 1996-12-13 | Toshiba Corp | 磁気記録再生装置及び同装置における放電スパーク防止方法 |
| US5691870A (en) * | 1995-11-07 | 1997-11-25 | Compaq Computer Corporation | Circuit for monitoring and disabling power supply signals to a microprocessor in a computer system utilizing secondary voltage regulators |
-
1998
- 1998-10-13 NL NL1010303A patent/NL1010303C2/nl not_active IP Right Cessation
-
1999
- 1999-10-06 AU AU63399/99A patent/AU755671B2/en not_active Ceased
- 1999-10-06 DE DE69914059T patent/DE69914059T2/de not_active Expired - Fee Related
- 1999-10-06 AT AT99950736T patent/ATE257606T1/de not_active IP Right Cessation
- 1999-10-06 US US09/581,167 patent/US6452771B1/en not_active Expired - Fee Related
- 1999-10-06 EP EP99950736A patent/EP1051674B1/en not_active Expired - Lifetime
- 1999-10-06 CN CNB998018112A patent/CN1333322C/zh not_active Expired - Fee Related
- 1999-10-06 CA CA002314147A patent/CA2314147C/en not_active Expired - Fee Related
- 1999-10-06 JP JP2000576339A patent/JP2002527807A/ja active Pending
- 1999-10-06 WO PCT/EP1999/007796 patent/WO2000022500A1/en active IP Right Grant
- 1999-10-06 IL IL13619599A patent/IL136195A/xx not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101515849B1 (ko) | 2008-03-07 | 2015-04-29 | 마이크로칩 테크놀로지 인코포레이티드 | Ｃｍｏｓ 디바이스의 래치―업 자동 검출 및 ｃｍｏｓ 디바이스로의 전력 순환 |
| JP2018139099A (ja) * | 2017-01-05 | 2018-09-06 | 新唐科技股▲ふん▼有限公司 | 電子装置が外部電源から引き出された電力を調節する装置、システム、方法およびコンピュータプログラム製品 |
Also Published As
| Publication number | Publication date |
|---|---|
| IL136195A (en) | 2005-06-19 |
| NL1010303C2 (nl) | 2000-04-17 |
| AU755671B2 (en) | 2002-12-19 |
| DE69914059D1 (de) | 2004-02-12 |
| IL136195A0 (en) | 2001-05-20 |
| US6452771B1 (en) | 2002-09-17 |
| CN1333322C (zh) | 2007-08-22 |
| CN1287635A (zh) | 2001-03-14 |
| WO2000022500A1 (en) | 2000-04-20 |
| AU6339999A (en) | 2000-05-01 |
| ATE257606T1 (de) | 2004-01-15 |
| CA2314147A1 (en) | 2000-04-20 |
| DE69914059T2 (de) | 2004-11-25 |
| CA2314147C (en) | 2008-12-09 |
| EP1051674A1 (en) | 2000-11-15 |
| EP1051674B1 (en) | 2004-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4951171A (en) | Power supply monitoring circuitry for computer system | |
| JP4885232B2 (ja) | 電圧低下による突入電流の削減 | |
| US8766481B2 (en) | Reduction of inrush current due to voltage sags with switch and shunt resistance | |
| CA2277001C (en) | Variable trip fault indicator | |
| US5608304A (en) | Battery protection circuit and battery pack and apparatus using the battery pack | |
| US7177125B2 (en) | Arc fault detection for SSPC based electrical power distribution systems | |
| US5255149A (en) | Temperature abnormality detector for electronic apparatus | |
| US5568350A (en) | Over temperature memory circuit | |
| GB2326035A (en) | Overvoltage and surge protection circuit for hard disk drive | |
| JP2002527807A (ja) | 保護システム | |
| US5696979A (en) | Resetting apparatus for a microcomputer | |
| US5789928A (en) | Circuit and method for discriminating the source of waveform distortion in an electric power generation and distribution system | |
| US4337524A (en) | Backup power circuit for biasing bit lines of a static semiconductor memory | |
| US6081437A (en) | Load balancer for a power supplying system | |
| US20210257826A1 (en) | Overvoltage protection combined with overcurrent protection | |
| US5724026A (en) | Multiple output level power supply with overpower detection circuit | |
| US4613808A (en) | Fault detector for an alternator | |
| US6850396B1 (en) | Fail safe circuit with reset capability for a power supply | |
| US20060114632A1 (en) | Sensor protection circuit | |
| US8577630B2 (en) | Automatic discharge of a failed battery | |
| CN213338644U (zh) | 一种掉电保护电路及电能表 | |
| US6097583A (en) | Rapid short circuit protection for a multiple output power supply | |
| JP2001109531A (ja) | 安定化電源回路ならびにそれを備えるコンピュータ用サブボードおよび情報処理装置 | |
| JP3049114B2 (ja) | バッテリー異常検出回路 | |
| JP2000011845A (ja) | 雷防護方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090630 |