JP2016045873A - 電源電圧検知回路 - Google Patents

Abstract

【課題】温度特性を有する素子を有していても、温度の影響を低減することが可能な電源電圧検知回路を提供する。【解決手段】電源電圧検知回路は、直流電源の電源電圧を検知し、電源電圧が第１の閾値未満の場合にはスイッチ回路をオフし、一方、電源電圧が第１の閾値以上の場合にはスイッチ回路をオンする第１の電圧検知回路を備える。電源電圧検知回路は、スイッチ回路に接続され、スイッチ回路の出力電圧を検知し、出力電圧と閾値とに基づいて負荷回路の動作を制御する信号を出力する電圧検知回路であって、出力電圧が第１の閾値よりも高い第２の閾値未満である場合には、負荷回路を停止する信号を出力し、一方、出力電圧が第２の閾値以上である場合には、負荷回路を起動させる信号を出力する第２の電圧検知回路を備える。【選択図】図１

Description

実施形態は、電源電圧検知回路に関する。

従来、複数の回路ブロックを1チップで形成した集積回路には、外部から供給される電源電圧を検知して、負荷回路の動作を開始させる電圧検知回路を備えるものがある。この電圧検知回路は、２つの抵抗を用いて電源電圧を分圧した電圧と、抵抗とダイオードとを用いて分圧した電圧との大小関係に基づいて、電源電圧が閾値以上か否かを検出する。そして、電圧検知回路は、電源電圧がある閾値を超えたら、電源スイッチをオフからオンに切替えるとともに、負荷回路を起動させる。
ここで、上記電圧検知回路において、ダイオードの温度特性に応じて、抵抗とダイオードとを用いて分圧した分圧電圧は、変化する。そして、電源電圧を分圧した分圧電圧は、電源電圧に対し正の傾きを持つ。これらの分圧電圧の大小関係に基づいて決まる負荷回路を起動させる既述の閾値は、温度偏差を有することとなる。

このように、負荷回路を起動させる電源電圧の閾値に対する温度の影響がある。

特開２００５−１３５１１２号公報

温度特性を有する素子を有していても、温度の影響を低減することができる電源電圧検知回路を提供する。

実施例に従った電源電圧検知回路は、直流電源に接続される入力部と、負荷回路に接続される出力部とを有するスイッチ回路を備える。電源電圧検知回路は、前記直流電源の電源電圧を検知し、前記電源電圧が第１の閾値未満の場合には前記スイッチ回路をオフし、一方、前記電源電圧が第１の閾値以上の場合には前記スイッチ回路をオンする第１の電圧検知回路を備える。電源電圧検知回路は、前記スイッチ回路に接続され、前記スイッチ回路の出力電圧を検知し、前記出力電圧と閾値とに基づいて前記負荷回路の動作を制御する信号を出力する電圧検知回路であって、前記出力電圧が前記第１の閾値よりも高い第２の閾値未満である場合には、前記負荷回路を停止する信号を出力し、一方、前記出力電圧が前記第２の閾値以上である場合には、前記負荷回路を起動させる信号を出力する第２の電圧検知回路を備える。

図１は、第１の実施形態に係る電源電圧検知回路Ｘを備えた半導体集積回路１００の回路構成の一例を示す回路図である。 図２は、図１に示す半導体集積回路１００の第１の電圧検知回路ＤＣ１の回路構成の一例を示す回路図である。 図３は、図２に示す第１の電圧検知回路ＤＣ１における、電源電圧Ｖｄｄに対する、分圧電圧Ｖｘｂおよび第１の検知電圧Ｖｘの特性の一例を示す波形図である。 図４は、図１に示す半導体集積回路１００の第２の電圧検知回路ＤＣ２の回路構成の一例を示す回路図である。 図５は、図４に示す第２の電圧検知回路ＤＣ２のバンドギャップリファレンス回路ＢＧの回路構成の一例を示す回路図である。 図６は、図４に示すバンドギャップリファレンス回路ＢＧを有する第２の電圧検知回路ＤＣ２における、電源電圧Ｖｄｄに対する基準電圧ＶＢＧＲおよび第２の検知電圧Ｖｂの特性の一例を示す波形図である。 図７は、図１に示す半導体集積回路１００の第２の電圧検知回路ＤＣ２の回路構成の他の例を示す回路図である。

以下、各実施例について図面に基づいて説明する。

第１の実施形態

図１は、第１の実施形態に係る電源電圧検知回路Ｘを備えた半導体集積回路１００の回路構成の一例を示す回路図である。また、図２は、図１に示す半導体集積回路１００の第１の電圧検知回路ＤＣ１の回路構成の一例を示す回路図である。また、図３は、図２に示す第１の電圧検知回路ＤＣ１における、電源電圧Ｖｄｄに対する、分圧電圧Ｖｘｂおよび第１の検知電圧Ｖｘの特性の一例を示す波形図である。また、図４は、図１に示す半導体集積回路１００の第２の電圧検知回路ＤＣ２の回路構成の一例を示す回路図である。また、図５は、図４に示す第２の電圧検知回路ＤＣ２のバンドギャップリファレンス回路ＢＧの回路構成の一例を示す回路図である。
図１に示すように、半導体集積回路１００は、電源電圧検知回路Ｘと、負荷回路Ｙと、を備える。なお、直流電源Ｂは、半導体集積回路１００の外部に設けられている。

電源電圧検知回路Ｘは、直流電源Ｂが第１の電源ノードＮＶ１に供給した電圧（電源電圧Ｖｄｄ）を、負荷回路Ｙに供給する又は供給しないを決定する。

また、負荷回路Ｙは、電源電圧検知回路Ｘから電源電圧Ｖｄｄが供給されて動作する。この負荷回路Ｙは、例えば、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）回路Ｙ１と、このＲＯＭ回路の読み出し動作を制御する制御回路Ｙ２と、を備える。なお、この負荷回路Ｙは、ＲＯＭ回路以外のメモリ回路や論理回路等の回路構成であってもよい。

ここで、電源電圧検知回路Ｘは、例えば、図１に示すように、スイッチ回路ＳＷと、第１の電圧検知回路ＤＣ１と、第２の電圧検知回路ＤＣ２と、を備える。

スイッチ回路ＳＷは、入力部が第１の電源ノードＮＶ１に接続され、出力部が第２の電源ノードＮＶ２に接続されている。すなわち、スイッチ回路ＳＷは、直流電源Ｂに接続される入力部と、負荷回路Ｙに接続される出力部とを有する。このスイッチ回路ＳＷは、例えば、一端（ソース）が第１の電源ノードＮＶ１に接続され、他端(ドレイン)が第２の電源ノードＮＶ２に接続され、ゲート電圧が第１の電圧検知回路ＤＣ１が出力する制御信号Ｓ１で制御されるＭＯＳトランジスタ（ｐＭＯＳトランジスタ）である。

このスイッチ回路ＳＷは、オンすることで第１の電源ノードＮＶ１と第２の電源ノードＮＶ２とを導通する。一方、スイッチ回路ＳＷは、オフすることで第１の電源ノードＮＶ１と第２の電源ノードＮＶ２とを遮断する。

また、第１の電圧検知回路ＤＣ１は、第１の電源ノードＮＶ１の電源電圧Ｖｄｄを検知する。この第１の電圧検知回路ＤＣ１は、検知した電源電圧Ｖｄｄに基づいて、制御信号S１を出力して、スイッチ回路SWを制御する。

例えば、第１の電圧検知回路ＤＣ１は、電源電圧Ｖｄｄが第１の閾値Ｖｄｅｔ１未満の場合には、制御信号Ｓ１としてスイッチ回路ＳＷをオフする信号を出力してスイッチ回路ＳＷをオフする。

一方、第１の電圧検知回路ＤＣ１は、電源電圧Ｖｄｄが第１の閾値Ｖｄｅｔ１以上の場合には、制御信号Ｓ１を用いてスイッチ回路ＳＷをオンする。

この第１の電圧検知回路ＤＣ１は、例えば、図２に示すように、第１の検知抵抗Ｒｘと、第１の検知ダイオードＤｘと、第１の分圧回路Ｂｘと、比較回路ＣＯＮｘと、を備える。

第１の検知抵抗Ｒｘは、一端が第１の電源ノードＮＶ１に接続され、他端が第１の検知ノードＮｘに接続されている。なお、この第１の検知抵抗Ｒｘは、例えば、ポリシリコン抵抗である。

第１の検知ダイオードＤｘは、アノードが第１の検知ノードＮｘに接続され、カソードが接地されている。なお、この第１の検知ダイオードＤｘは、例えば、ＰＮ接合ダイオード、又は、ショットキーバリアダイオードである。

また、第１の分圧回路Ｂｘは、電源電圧Ｖｄｄを抵抗Ｒｘ１および抵抗Ｒｘ２を用いて分圧した分圧電圧Ｖｘｂを、分圧ノードＮｘｂから出力する。

また、比較回路ＣＯＮｘは、分圧電圧Ｖｘｂと、第１の検知ノードＮｘの第１の検知電圧Ｖｘとを比較し、この比較結果に基づいて、スイッチ回路ＳＷを制御する制御信号Ｓ１を出力する。ここで、図３に示すように、電源電圧Ｖｄｄが第１の閾値Ｖｄｅｔ１未満の場合は分圧電圧Ｖｘｂが分圧電圧Ｖｘより低くなり、電源電圧Ｖｄｄが第１の閾値Ｖｄｅｔ１以上の場合は、分圧電圧Ｖｘｂが分圧電圧Ｖｘ以上になるように設定される。

この比較回路ＣＯＮｘは、分圧電圧Ｖｘｂが第１の検知電圧Ｖｘ未満（電源電圧Ｖｄｄが第１の閾値Ｖｄｅｔ１未満）の場合には、スイッチ回路ＳＷをオフさせる制御信号Ｓ１を出力する。

一方、比較回路ＣＯＮｘは、分圧電圧Ｖｘｂが第１の検知電圧Ｖｘ以上（電源電圧Ｖｄｄが第１の閾値Ｖｄｅｔ１以上）の場合には、スイッチ回路ＳＷをオンさせる制御信号Ｓ１を出力する。

また、図１に示す第２の電圧検知回路ＤＣ２は、スイッチ回路ＳＷがオンすることでスイッチ回路ＳＷを介して電圧ＶＣ（電源電圧Ｖｄｄ）が供給されて動作する。

この第２の電圧検知回路ＤＣ２は、第２の電源ノードＮＶ２（スイッチ回路ＳＷの出力部）の電圧ＶＣを検知する。そして、第２の電圧検知回路ＤＣ２は、検知した電圧ＶＣと第２の閾値Ｖｄｅｔ２とに基づいて、制御信号Ｓ２を出力して、負荷回路Ｙの起動（動作）を制御する。

例えば、第２の電圧検知回路ＤＣ２は、第２の電源ノードＮＶ２の電圧ＶＣが第２の閾値Ｖｄｅｔ２（ただしＶｄｅｔ２＞Ｖｄｅｔ１）未満である場合には、負荷回路Ｙの起動を禁止するよう制御信号Ｓ２を出力する。

一方、第２の電圧検知回路ＤＣ２は、第２の電源ノードＮＶ２の電圧ＶＣが第２の閾値Ｖｄｅｔ２以上である場合には、制御信号Ｓ２を出力して、負荷回路Ｙを起動させる（負荷回路Ｙの起動を許可する）。

この第２の電圧検知回路ＤＣ２は、例えば、図４に示すように、第２の検知ダイオードＤｙと、第２の検知抵抗Ｒｙと、バンドギャップリファレンス回路（基準電圧回路）ＢＧと、第１の比較回路ＣＯＮ１と、を備える。

バンドギャップリファレンス回路ＢＧは、第２の電源ノードＮＶ２の電圧ＶＣが供給されて起動し、基準ノードＮＢＧに基準電圧ＶＢＧＲを出力する。

なお、この第２の電源ノードＮＶ２の電圧ＶＣは、スイッチ回路ＳＷがオンしているとき（すなわち、電源電圧Ｖｄｄが第１の閾値Ｖｄｅｔ１以上のとき）、電源電圧Ｖｄｄとほぼ等しくなるようにスイッチ回路ＳＷのオン抵抗が決定される。

第２の検知ダイオードＤｙは、アノードが第２の電源ノードＮＶ２に接続され、カソードが第２の検知ノードＮｙに接続されている。この第２の検知ダイオードＤｙは、例えば、ＰＮ接合ダイオード、又は、ショットキーバリアダイオードである。

第２の検知抵抗Ｒｙは、一端が第２の検知ノードＮｙに接続され、他端が接地に接続されている。この第２の検知抵抗Ｒｙは、例えば、ポリシリコン抵抗である。

また、第１の比較回路ＣＯＮ１は、基準電圧ＶＢＧＲと、第２の検知ノードＮｙの第２の検知電圧Ｖｂとを比較し、この比較結果に基づいて、負荷回路Ｙの起動を制御する制御信号Ｓ２を出力する。

例えば、第１の比較回路ＣＯＮ１は、第２の検知電圧Ｖｂが基準電圧ＶＢＧＲ未満である場合には、負荷回路Ｙの起動を禁止するよう制御信号Ｓ２を出力する。

一方、第１の比較回路ＣＯＮ１は、第２の検知電圧Ｖｂが基準電圧ＶＢＧＲ以上である場合には、制御信号Ｓ２を出力して、負荷回路Ｙを起動させる（負荷回路Ｙの起動を許可する）。

ここで、既述のバンドギャップリファレンス回路ＢＧは、例えば、図５に示すように、駆動ＭＯＳトランジスタＴｄと、第１のダイオードＤｄ１と、第２のダイオードＤｄ２と、第１の抵抗Ｒｄ１と、第２の抵抗Ｒｄ２と、第３の抵抗Ｒｄ３と、第２の比較回路ＣＯＮ２と、を備える。

駆動ＭＯＳトランジスタＴｄは、一端（ソース）が第２の電源ノードＮＶ２に接続され、他端（ドレイン）が基準ノードＮＢＧに接続されている。この駆動ＭＯＳトランジスタＴｄは、ここでは、ｐＭＯＳトランジスタである。

第１の抵抗Ｒｄ１は、一端が基準ノードＮＢＧに接続され、他端が第１のノードＮｄ１に接続されている。

第１のダイオードＤｄ１は、アノードが第１のノードＮｄ１に接続され、カソードが接地に接続されている。

第２の抵抗Ｒｄ２は、一端が基準ノードＮＢＧに接続され、他端が第２のノードＮｄ２に接続されている。

なお、第１の抵抗Ｒｄ１の抵抗値は、例えば、第２の抵抗Ｒｄ２の抵抗値と等しくなるように設定されている。

第２のダイオードＤｄ２は、アノードが第２のノードＮｄ２に接続されている。

第３の抵抗Ｒｄ３は、一端が第２のダイオードＤｄ２のカソードに接続され、他端が接地に接続されている。

また、第２の比較回路ＣＯＮ２は、第１のノードＮｄ１の第１の分圧電圧と第２の分圧ノードＮｄ２の第２の分圧電圧とが等しくなるように、駆動ＭＯＳトランジスタＴｄのゲート電圧を制御する。

この第２の比較回路ＣＯＮ２は、例えば、図５に示すように、第１のｐＭＯＳトランジスタＴＰ１と、第２のｐＭＯＳトランジスタＴＰ２と、第３のｐＭＯＳトランジスタＴＰ３と、第１のｎＭＯＳトランジスタＴＮ１と、第２のｎＭＯＳトランジスタＴＮ２と、第１の電流源Ｉ１と、第２の電流源Ｉ２と、を備える。

第１のｐＭＯＳトランジスタＴＰ１は、一端（ソース）が第２の電源ノードＮＶ２に接続され、ダイオード接続されている。

第１のｎＭＯＳトランジスタＴＮ１は、一端（ドレイン）が第１のｐＭＯＳトランジスタＴＰ１の他端（ドレイン）に接続され、ゲートが第１のノードＮｄ１に接続されている。

第１の電流源Ｉ１は、第１のｎＭＯＳトランジスタＴＮ１の他端（ソース）と接地との間に接続されている。この第１の電流源Ｉ１は、所定の電流を出力する。

第２のｐＭＯＳトランジスタＴＰ２は、一端（ソース）が第２の電源ノードＮＶ２に接続され、ゲートが第１のｐＭＯＳトランジスタＴＰ１のゲートに接続されている。

第２のｎＭＯＳトランジスタＴＮ２は、一端（ドレイン）が第２のｐＭＯＳトランジスタＴＰ２の他端（ドレイン）に接続され、他端（ソース）が第１のｎＭＯＳトランジスタＴＮ１の他端（ソース）に接続され、ゲートが第２のノードＮｄ２に接続されている。

第３のｐＭＯＳトランジスタＴＰ３は、一端（ソース）が第２の電源ノードＮＶ２に接続され、他端（ドレイン）が駆動ＭＯＳトランジスタＴｄのゲートに接続されている。

第２の電流源Ｉ２は、第３のｐＭＯＳトランジスタＴＰ３の他端と接地との間に接続されている。この第２の電流源Ｉ２は、所定の電流を出力する。

また、起動回路Ｂ１は、電源電圧Ｖｄｄが第２の閾値Ｖｄｅｔ２未満の期間中に、駆動ＭＯＳトランジスタＴｄがオンするように、駆動ＭＯＳトランジスタＴｄのゲート電圧を制御する。

この起動回路Ｂ１は、例えば、図５に示すように、第４の抵抗Ｒｄ４と、第５の抵抗Ｒｄ５と、第３のｎＭＯＳトランジスタＴＮ３と、第４のｎＭＯＳトランジスタＴＮ４と、第５のｎＭＯＳトランジスタＴＮ５と、を備える。

第４の抵抗Ｒｄ４は、一端が第２の電源ノードＮＶ２に接続され、他端が第３のノードＮｄ３に接続されている。

第５の抵抗Ｒｄ５は、一端が第３のノードＮｄ３に接続されている。

第３のｎＭＯＳトランジスタＴＮ３は、一端（ドレイン）が第５の抵抗Ｒｄ５の他端に接続され、他端（ソース）が接地に接続され、ゲートが第３のノードＮｄ３に接続されている。

第４のｎＭＯＳトランジスタＴＮ４は、一端（ドレイン）が第５の抵抗Ｒｄ５の他端に接続され、他端（ソース）が接地に接続され、ダイオード接続されている。

第５のｎＭＯＳトランジスタＴＮ５は、一端（ドレイン）が駆動ＭＯＳトランジスタＴｄのゲートに接続され、他端（ソース）が接地に接続され、ゲートが第４のｎＭＯＳトランジスタＴＮ４のゲートに接続されている。

なお、第１ないし第２のダイオードＤｄ１、Ｄｄ２は、例えば、ＰＮ接合ダイオードである。

また、第１ないし第５の抵抗Ｒｄ１〜Ｒｄ５は、例えば、ポリシリコン抵抗である。

ここで、図５に示すバンドギャップリファレンス回路ＢＧの動作の一例について説明する。

以下では、第３ないし第５のｎＭＯＳトランジスタＴＮ３〜ＴＮ５の閾値電圧をＶｔｈｎ、駆動ＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｔｄの閾値電圧をＶｔｈｐとし、第３ないし第５のｎＭＯＳトランジスタＴＮ３〜ＴＮ５のオン抵抗を、それぞれ、Ｒｏｎ３、Ｒｏｎ４、Ｒｏｎ５とする。

例えば、バンドギャップリファレンス回路ＢＧにおいて、一旦、駆動ＭＯＳトランジスタＴｄがオンすれば、第１、第２の抵抗Ｒｄ１、Ｒｄ２に電流Iｘ、Iｙが流れる。これにより、第２の比較回路ＣＯＮ２の動作点が決まって、帰還ループが形成され、第２の比較回路ＣＯＮ２の動作が継続される。なお、この第２の比較回路ＣＯＮ２の動作を継続するためには、少なくとも電圧ＶＣが第１、第２のダイオードＤｄ１、Ｄｄ２のオン電圧以上である必要がある。

次に、電源電圧Ｖｄｄが第１の閾値Ｖｄｅｔ１以上に上昇した場合に、起動回路Ｂ１が駆動ＭＯＳトランジスタＴｄをオンさせる動作について説明する。

電源電圧Ｖｄｄが0Vから第１の閾値Ｖｄｅｔ１以上に上昇して、スイッチ回路ＳＷがオンすることで、第２の電源ノードＮＶ２の電圧ＶＣが上昇する。

そして、電圧ＶＣが閾値電圧Ｖｔｈｎ未満のときは、第３ないし第５のｎＭＯＳトランジスタＴＮ３〜ＴＮ５は、全てオフである。

したがって、第３のｎＭＯＳトランジスタＴＮ３のゲート電圧Ｖｇ２と第４、第５のｎＭＯＳトランジスタＴＮ４、ＴＮ５のゲート電圧Ｖｇ１は、電圧ＶＣと等しくなる。さらに、第５のｎＭＯＳトランジスタＴＮ５のドレインが高インピーダンス状態にあるため、駆動ＭＯＳトランジスタＴｄのゲート電圧Ｖｇｄは不定に近い状態にある。

その後、第２の電源ノードＮＶ２の電圧ＶＣが閾値電圧Ｖｔｈｎを超えると、ゲート電圧Ｖｇ1、Ｖｇ2も電圧ＶＣと同様に閾値電圧Ｖｔｈｎを超える。これにより、第３ないし第５のｎＭＯＳトランジスタＴＮ３〜ＴＮ５は、全てオンする。

このとき、第５のｎＭＯＳトランジスタＴＮ５がオンすることで、駆動ＭＯＳトランジスタＴｄのゲート電圧Ｖｇｄが低下し始める。

そして、電圧ＶＣからゲート電圧Ｖｇｄを引いた値が駆動ＭＯＳトランジスタＴｄの閾値電圧Ｖｔｈｐの絶対値を超えると、駆動ＭＯＳトランジスタＴｄがオンする。
そして、駆動ＭＯＳトランジスタＴｄがオンすると、既述のように、第２の比較回路ＣＯＮ２が起動することとなる。

その一方で、第３、第４のｎＭＯＳトランジスタＴＮ３、ＴＮ４がオンしたことで、第４、第５の抵抗Ｒｄ４、Ｒｄ５に電流が流れる。これにより、式（１）、（２）に示すように、第４、第５の抵抗Ｒｄ４、Ｒｄ５による電圧降下が発生する。なお、式（１）、（２）において、Ｒｏｎ３//Ｒｏｎ４は、並列に接続された第３、第４のｎＭＯＳトランジスタＴＮ３、ＴＮ４のオン抵抗の合成抵抗を表す。

Ｖｇ1＝ＶＣ×（Ｒｏｎ３//Ｒｏｎ４）／（Ｒｄ４＋Ｒｄ５＋Ｒｏｎ３//Ｒｏｎ４） ・・・(１)

Ｖｇ2＝ＶＣ×（Ｒｄ５＋Ｒｏｎ３//Ｒｏｎ４）／（Ｒｄ４＋Ｒｄ５＋Ｒｏｎ３//Ｒｏｎ４） ・・・(２)

ここで、Ｒｄ４>>Ｒｏｎ３//Ｒｏｎ４、Ｒｄ５>>Ｒｏｎ３//Ｒｏｎ４となるように設定する。これにより、第３、第４のｎＭＯＳトランジスタＴＮ３、ＴＮ４がオンした場合、Ｖｇ１≒0V（接地電圧）、Ｖｇ２≒ＶＣ×Ｒｄ５／（Ｒｄ４＋Ｒｄ５）に近似できる。

そして、Ｖｇ１≒0V＜Ｖｔｈｎであるので、第４、第５のｎＭＯＳトランジスタＴＮ４、ＴＮ５がオフになる。そして、第５のｎＭＯＳトランジスタＴＮ５がオフになったことで、駆動ＭＯＳトランジスタＴｄがオン状態を維持するので、第２の比較回路ＣＯＮ２は、起動回路Ｂ１の影響を受けずに、動作を継続する。

このとき、Ｖｇ２＞Ｖｔｈｎになるように、第４の抵抗Ｒｄ４と第５の抵抗Ｒｄ５の比率を設定することで、第３のｎＭＯＳトランジスタＴＮ３はオン状態を維持する。これにより、ゲート電圧Ｖｇ1、Ｖｇ2の電位は一定状態を継続し、第４、第５のｎＭＯＳトランジスタＴＮ、ＴＮ５がオフ状態を維持する。

以上により、電源電圧Ｖｄｄが第１の閾値Ｖｄｅｔ１以上に上昇した場合に、起動回路Ｂ１が駆動ＭＯＳトランジスタＴｄがより確実にオンして、バンドギャップリファレンス回路ＢＧが起動して、一定の基準電圧ＶＲＥＦを出力することができる。

そして、このバンドギャップリファレンス回路ＢＧにおいて、接合面積の異なる２つのPN接合ダイオード（第１、第２のダイオードＤｄ１、Ｄｄ２）の順方向電圧の差分の温度特性と、順方向電圧の温度特性とが、互いに相殺する。これにより、温度に対して一定の基準電圧ＶＢＧＲを出力する。また、この基準電圧ＶＢＧＲは、電源電圧Ｖｄｄに対しても、電源電圧Ｖｄｄがある電圧以上であれば、基準電圧ＶＢＧＲは一定になる。なお、ここでの「ある電圧」は回路素子定数の選び方により若干変わる。

次に、以上のような構成を有する電源電圧検知回路Ｘの動作の例について説明する。

既述のように、第１の電圧検知回路ＤＣ１は、電源電圧Ｖｄｄが０Ｖから上昇して第１の閾値Ｖｄｅｔ1になったら、スイッチ回路ＳＷをオンする。

これにより、第２の電圧検知回路ＤＣ２の電源ライン（第２の電源ノードＮＶ２）に電源電圧Ｖｄｄが伝わり、第２の電圧検知回路ＤＣ２が動作を開始する。

その後、第２の電圧検知回路ＤＣ２は、電圧ＶＣ（電源電圧Ｖｄｄ）が第２の閾値Ｖｄｅｔ2になったら、負荷回路Ｙの起動を許可する。

これにより、負荷回路Ｙは、第２の閾値Ｖｄｅｔ２以上の電圧ＶＣが供給された状態で、起動し、正常な動作が可能となる。

ここで、図６は、図５に示すバンドギャップリファレンス回路ＢＧを有する第２の電圧検知回路ＤＣ２における、電源電圧Ｖｄｄに対する基準電圧ＶＢＧＲおよび第２の検知電圧Ｖｂの特性の一例を示す波形図である。なお。この図６は、電源電圧Ｖｄｄを第２の電圧検知回路ＤＣ２の電源ノードＮＶ２に直接供給した場合における回路シミュレーション結果を示すものである。

図６に示すように、電源電圧Ｖｄｄが上昇すると、基準電圧ＶＢＧＲと第２の検知電圧Ｖｂは1点（第２の閾値Ｖｄｅｔ2）のみで交差する。基準電圧ＶＢＧＲと第２の検知電圧Ｖｂとを比較することで、電源電圧Ｖｄｄが第２の閾値Ｖｄｅｔ2と等しくなるタイミングを検知できる。

さらに、基準電圧ＶＢＧＲは、電源電圧Ｖｄｄと温度には依存しないので、第２の閾値Ｖｄｅｔ2の偏差は、第２の検知電圧Ｖｂの精度のみで決まる。

したがって、第２の閾値Ｖｄｅｔ2の偏差は、PN接合ダイオード（第２の検知ダイオードＤｙ）のオン電圧の温度偏差および抵抗Ｒｙの温度偏差によって決まる。ＰＮ接合ダイオードの温度係数は負であるから、抵抗の温度係数が負になる材料を選べば、Ｄｙの温度偏差と抵抗Ｒｙの温度偏差が打ち消しあうので、結果的にＮｙの温度偏差は小さくなり、第２の電圧検知回路ＤＣ２は、精度のよい電圧検知ができる。

一方、バンドギャップリファレンス回路ＢＧにおいて、電源電圧Ｖｄｄが、0V（接地電圧）からPN接合ダイオードのオン電圧の間は、基準電圧ＶＢＧＲが0Vである。

このため、本実施形態では、既述のように、電源電圧Ｖｄｄが0Vから第１の閾値Ｖｄｅｔ1のときは、第１の電圧検知回路ＤＣ１で電源電圧Ｖｄｄを監視する。そして、電源電圧Ｖｄｄが第１の閾値Ｖｄｅｔ1以上第２の閾値Ｖｄｅｔ2未満のときに、第２の電圧検知回路ＤＣ２で電源電圧Ｖｄｄ（電圧ＶＣ）を監視する。

なお、第２の電圧検出回路ＤＣ２は、スイッチ回路SWがオンしているときだけ、電源電圧Ｖｄｄが供給されて動作する。したがって、電源電圧Ｖｄｄが第１の閾値Ｖｄｅｔ1未満の場合は、第２の電圧検知回路ＤＣ２は停止しており、電力を消費しない。

以上のように、電源電圧ＶｄｄがPN接合のオン電圧または閾値電圧Ｖｔｈｎのどちらか高い方の電圧以上になると、バンドギャップリファレンス回路ＢＧが起動する。したがって、電源電圧Ｖｄｄが第２の閾値Ｖｄｅｔ２未満でかつバンドギャップリファレンス回路ＢＧが起動する電圧以上である場合において、基準電圧ＶＢＧＲと第２の検知電圧Ｖｂの差異を大きく取ることができ（図６）、電源電圧Ｖｄｄのノイズに対する耐性に優れている。

すなわち、第１の実施形態に係る電源電圧検知回路によれば、温度特性を有する素子を有していても、温度の影響を低減することができる。

第２の実施形態

図７は、図１に示す半導体集積回路１００の第２の電圧検知回路ＤＣ２の回路構成の他の例を示す回路図である。なお、図７において、図４の符号と同じ符号は、第１の実施形態と同様の構成を示す。

図７に示すように、第２の電圧検知回路ＤＣ２は、第２の検知ダイオードＤｙと、第２の検知抵抗Ｒｙと、バンドギャップリファレンス回路（基準電圧回路）ＢＧと、第１の比較回路ＣＯＮ１と、分圧回路ＢＣと、を備える。

すなわち、本第２の実施形態において、第２の電圧検知回路ＤＣ２は、図３に示す構成と比較して、分圧回路ＢＣをさらに備える。

ここで、分圧回路ＢＣは、基準電圧ＶＢＧＲを分圧した分圧基準電圧ＶＢＧＡを出力する。この分圧回路ＢＣは、例えば、図７に示すように、一端が基準ノードＮＢＧに接続され、他端がノードＮｄに接続された抵抗Ｒａと、一端がノードＮｄに接続され、他端が接地された抵抗Ｒｂと、を備える。

この分圧回路ＢＣは、基準電圧ＶＢＧＲを抵抗Ｒａ、Ｒｂを用いて分圧した分圧基準電圧ＶＢＧＡを出力する。

そして、本第２の実施形態においては、第１の比較回路ＣＯＮ１は、この分圧基準電圧ＶＢＧＡと、第２の検知ノードＮｙの第２の検知電圧Ｖｂとを比較し、この比較結果に基づいて、前記負荷回路Ｙの起動を制御する制御信号Ｓ２を出力する。

例えば、第１の比較回路ＣＯＮ１は、第２の検知電圧Ｖｂが分圧基準電圧ＶＢＧＡ未満である場合には、制御信号Ｓ２の出力を停止して、負荷回路Ｙの起動を禁止する。

一方、第１の比較回路ＣＯＮ１は、第２の検知電圧Ｖｂが分圧基準電圧ＶＢＧＡ以上である場合には、制御信号Ｓ２を出力して負荷回路Ｙの起動を許可する。

ここで、基準電圧ＶＢＧＲおよび第２の検知電圧Ｖｂは、半導体の性質からその値が決まってしまうものである。一方、分圧基準電圧ＶＢＧＡは、基準電圧ＶＢＧＲ未満であれば任意の値を選択可能である。

したがって、本第２の実施形態に係る第２の電圧検知回路ＤＣ２において、分圧基準電圧ＶＢＧＡを用いることで、第２の閾値Ｖｄｅｔ2の設定範囲をよりも広げることができる。

この第２の実施形態に係る電源電圧検知回路のその他の構成は、第１の実施形態と同様である。さらに、この第２の実施形態に係る電源電圧検知回路の動作も、第１の実施形態と同様である。

すなわち、この第２の実施形態に係る電源電圧検知回路によれば、第１の実施形態と同様に、温度特性を有する素子を有していても、温度の影響を低減することができる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１００ 半導体集積回路
Ｘ 電源電圧検知回路
Ｙ 負荷回路
Ｂ 直流電源
ＳＷ スイッチ回路
ＤＣ１ 第１の電圧検知回路
ＤＣ２ 第２の電圧検知回路

Claims (8)

1. 直流電源に接続される入力部と、負荷回路に接続される出力部とを有するスイッチ回路と、
   前記直流電源の電源電圧を検知し、前記電源電圧が第１の閾値未満の場合には前記スイッチ回路をオフし、一方、前記電源電圧が第１の閾値以上の場合には前記スイッチ回路をオンする第１の電圧検知回路と、
   前記スイッチ回路に接続され、前記スイッチ回路の出力電圧を検知し、前記出力電圧と閾値とに基づいて前記負荷回路の動作を制御する信号を出力する電圧検知回路であって、前記出力電圧が前記第１の閾値よりも高い第２の閾値未満である場合には、前記負荷回路を停止する信号を出力し、一方、前記出力電圧が前記第２の閾値以上である場合には、前記負荷回路を起動させる信号を出力する第２の電圧検知回路と、を備えることを特徴とする電源電圧検知回路。
2. 前記第１の電圧検知回路は、
   一端が前記直流電源に接続される第１の検知抵抗と、
   アノードが前記第１の検知抵抗の他端に接続され、カソードが接地された第１の検知ダイオードと、
   前記電源電圧を分圧した分圧電圧を出力する第１の分圧回路と、
   前記分圧電圧と、前記第１の検知抵抗の他端の第１の検知電圧とを比較し、この比較結果に基づいて、前記スイッチ回路を制御する制御信号を出力する比較回路と、を備えることを特徴とする請求項１に記載の電源電圧検知回路。
3. 前記第２の電圧検知回路は、
   前記スイッチ回路の他端の電圧が供給されて起動し、基準電圧を出力する基準電圧回路と、
   アノードが前記スイッチ回路の他端に接続された第２の検知ダイオードと、
   一端が前記第２の検知ダイオードのカソードに接続され、他端が接地された第２の検知抵抗と、
   前記基準電圧と、前記第２の検知ダイオードのカソードの第２の検知電圧とを比較し、この比較結果に基づいて、前記負荷回路の起動を制御する制御信号を出力する第１の比較回路と、を備えることを特徴とする請求項１又は２に記載の電源電圧検知回路。
4. 前記第１の比較回路は、前記第２の検知電圧が前記基準電圧以上である場合には、前記負荷回路を起動させる制御信号を出力することを特徴とする請求項３に記載の電源電圧検知回路。
5. 前記第２の電圧検知回路は、
   前記スイッチ回路の他端の電圧が供給されて駆動し、基準電圧を出力する基準電圧回路と、
   アノードが前記スイッチ回路の他端に接続された第２の検知ダイオードと、
   一端が前記第２の検知ダイオードのカソードに接続され、他端が接地された第２の検知抵抗と、
   前記基準電圧を分圧した分圧基準電圧を出力する第２の分圧回路と、
   前記分圧基準電圧と、前記第２の検知ダイオードのカソードの第２の検知電圧とを比較し、この比較結果に基づいて、前記負荷回路の起動を制御する制御信号を出力する第１の比較回路と、を備えることを特徴とする請求項１又は２に記載の電源電圧検知回路。
6. 前記第１の比較回路は、前記第２の検知電圧が前記分圧基準電圧以上である場合には、前記負荷回路を起動させる制御信号を出力することを特徴とする請求項５に記載の電源電圧検知回路。
7. 前記基準電圧回路は、
   一端が前記スイッチ回路の他端に接続され、他端が前記基準電圧回路の出力に接続された駆動ＭＯＳトランジスタと、
   一端が前記駆動ＭＯＳトランジスタの他端に接続された第１の抵抗と、
   アノードが前記第１の抵抗の他端に接続され、カソードが接地された第１のダイオードと、
   一端が前記駆動ＭＯＳトランジスタの他端に接続された第２の抵抗と、
   アノードが前記第２の抵抗の他端に接続された第２のダイオードと、
   一端が前記第２のダイオードのカソードに接続され、他端が接地された第３の抵抗と、
   前記第１の抵抗の他端の第１の分圧電圧と前記第２の抵抗の他端の第２の分圧電圧とが等しくなるように、前記駆動ＭＯＳトランジスタのゲート電圧を制御する第２の比較回路と、
   前記電源電圧が前記第２の閾値以下の期間中に、前記駆動ＭＯＳトランジスタがオンするように、前記駆動ＭＯＳトランジスタのゲート電圧を制御する起動回路と、を備えることを特徴とする請求項３又は５に記載の電源電圧検知回路。
8. 前記第１の抵抗の抵抗値は、前記第２の抵抗の抵抗値と等しいことを特徴とする請求項７に記載の電源電圧検知回路。

Images