JP2013150127A - スタートアップ回路 - Google Patents

スタートアップ回路 Download PDF

Info

Publication number
JP2013150127A
JP2013150127A JP2012008511A JP2012008511A JP2013150127A JP 2013150127 A JP2013150127 A JP 2013150127A JP 2012008511 A JP2012008511 A JP 2012008511A JP 2012008511 A JP2012008511 A JP 2012008511A JP 2013150127 A JP2013150127 A JP 2013150127A
Authority
JP
Japan
Prior art keywords
circuit
operating point
transistor
reference current
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012008511A
Other languages
English (en)
Inventor
Akio Kawai
章生 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitutoyo Corp
Mitsutoyo Kiko Co Ltd
Original Assignee
Mitutoyo Corp
Mitsutoyo Kiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitutoyo Corp, Mitsutoyo Kiko Co Ltd filed Critical Mitutoyo Corp
Priority to JP2012008511A priority Critical patent/JP2013150127A/ja
Publication of JP2013150127A publication Critical patent/JP2013150127A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】電源電圧が不安定な場合であっても、基準電流源回路を確実に起動することができるスタートアップ回路を提供する。
【解決手段】基準電流源回路2の基準電流IREFに基づく動作点状態信号を、スタートアップ回路1における、PMOSトランジスタM12及びNMOSトランジスタM13による動作点判定回路6にフィードバックする。異常動作点と判定された場合、PMOSトランジスタM14により正常動作点へと起動することで、電源投入時においてスタートアップ回路1を安定して起動できる。
【選択図】図2

Description

本発明は、スタートアップ回路に係り、電源電圧が不安定な場合であっても、基準電流源回路を確実に起動することができるスタートアップ回路の改良に関する。
CMOSのアナログ回路では、オペアンプやコンパレータなど、基準電流を必要とすることが多い。一般的な基準電流源回路には、所望の基準電流が流れる状態で安定となる正常動作点と、電流が流れない状態で安定となる誤動作点が存在する。そこで、誤動作点を消滅させるためにスタートアップ回路が用いられる。
図3は、従来のスタートアップ回路1及びこれを用いる基準電流源回路2の回路図である。
基準電流源回路2は、PMOSトランジスタM21、M23、NMOSトランジスタM22、M24、抵抗R21から構成される。
PMOSトランジスタM21のW/L比は、PMOSトランジスタM23のW/L比よりも小さい。一方、NMOSトランジスタM22のW/L比は、NMOSトランジスタM24のW/L比と等しい。ここで、W/L比は、該当MOSトランジスタのゲート幅W(チャネル領域の幅)及びゲート長L(チャネル領域の長さ)の比である。同一のゲート電圧であれば、W/L比が大きい程ソース・ドレイン間電流は大になる。
なお、PMOSトランジスタは、電流が正孔の移動によるとの観点から、高電位側をソース、低電位側をドレインとし、NMOSトランジスタは、電流が電子の移動によるとの観点から、低電位側をソース、高電位側をドレインとする。
図3の場合、基準電流源回路に流れる基準電流IREFは、次式のいずれかになる。回路の動作状態が正常動作点であれば(1)式になり、誤動作点であれば(2)になる。
Figure 2013150127
ここで、μpはPMOSの移動度、COXはPMOSの単位面積当たりのゲート容量、W23はPMOSトランジスタM23のゲート幅、L23はPMOSトランジスタM23のゲート長、W22はNMOSトランジスタM22のゲート幅、L22はNMOSトランジスタM22のゲート長を表している。
正常動作点でのIREFは、電源電圧に依存しない電流となるため、これをNMOSトランジスタM24とNMOSトランジスタM01で構成されるカレントミラー回路で取り出すことで、基準電流が得られる。一方、誤動作点では、IREFは流れないため、基準電流源として機能しない。
この誤動作点を消滅させるために、スタートアップ回路1が用いられる。
図3の従来のスタートアップ回路1は、抵抗R11、コンデンサC11、NMOSトランジスタM15から構成される。電源投入時、NMOSトランジスタM15のゲート電極の電位は、高電位電源VDD及び低電位電源GND間に供給される電源電圧と共に上昇する。これにより、NMOSトランジスタM15がオン状態となる。
誤動作点では、PMOSトランジスタM21のドレイン電極の電位が、高電位電源VDDと等しくなっているため、PMOSトランジスタM21に電流が流れない。
ここで、NMOSトランジスタM15がオン状態となると、PMOSトランジスタM21のドレイン電極の電位が低下するため、PMOSトランジスタM21に電流が流れはじめ、誤動作点から正常動作点へと移行する。
電源電圧が安定すると、NMOSトランジスタM15のゲート電極の電位は、抵抗R11によりプルダウンされるため低下する。これにより、NMOSトランジスタM15はオフ状態となり、基準電流源は正常に起動する。
特許文献1では、このような基準電流源回路のスタートアップ回路における消費電力の低減化を図るために、スタートアップ回路からの起動電圧をトリガとして電流を流した後には、該起動電圧を遮断するようにしている。
又、特許文献2では、電源投入直後に電源オフとされ再度電源投入されるようなときであっても、起動信号を出力して基準電圧源回路の起動時間を短縮するために、基準電圧源回路の動作状態に応じて、スタートアップ回路のコンデンサの充電回路を制御している。
特開2006−121448号公報 特開2003−188711号公報
しかしながら、従来のスタートアップ回路は、電源投入時の電圧変動を利用して動作するため、電圧変動が緩やかな場合、NMOSトランジスタM15がオン状態とならず正常に起動しない場合があるという問題があった。
本発明は、前記従来の問題点を解決するべくなされたもので、電源電圧が不安定な場合であっても、基準電流源回路を確実に起動することができるスタートアップ回路を提供することを課題とする。
なお、前述の特許文献2の実施形態の例えば図1のスタートアップ回路のNチャネルMOSトランジスタ10の周辺回路は、後述する本発明の動作点判定回路に対して素子配置において類似しているものの、各素子の動作目的が異なっている。例えば、本発明では、スタートアップ回路においてコンデンサを用いなくても用いてもよいが、特許文献2についてはコンデンサを用いることが前提になっている。又、引用文献2では、誤動作点の検出といった点について記載されていない。
本発明は、基準電流源回路の内部のトランジスタに流れる電流の流れを起動し、該基準電流源回路の動作を起動するためのスタートアップ回路において、前記トランジスタに電流が流れる正常動作点、又は流れない誤動作点であるかの動作点状態を判定する基準となる判定基準信号を出力する動作点判定基準回路と、前記動作点状態に応じた動作点状態信号を前記基準電流源回路から取得し、前記判定基準信号と比較することで前記動作点状態を判定する動作点判定回路と、前記トランジスタに電流が流れない誤動作点であると判定された場合、前記トランジスタに強制的に電流が流れるようにするためのスタートアップ信号を前記基準電流源回路に出力する正常動作点起動回路とを備えるようにしたことにより、前記課題を解決したものである。
ここで、前記動作点判定回路が、前記基準電流源回路の内部から取得される、前記正常動作点の状態に比べて、前記誤動作点の状態では高電位になる前記動作点状態信号を、前記判定基準信号と比較するものであることができる。これにより、電源投入後、電源電圧が上昇して行く過程で、正常動作点の状態となるべき時点でも、未だ誤動作点の状態にある場合には、該誤動作点の状態を安定して検出することができ、電源投入後の電源電圧上昇の最中にも、誤動作点の状態あるいは正常動作点の状態の判定を安定して行うことができる。
更に、前記動作点状態信号に比例する電気伝導率となる第1のトランジスタと、前記判定基準信号に比例する電気伝導率となる第2のトランジスタと、を備え、前記基準電流源回路が正常動作点にある場合、前記第1のトランジスタの電気伝導率が、前記第2のトランジスタの電気伝導率よりも小さくなるように構成され、前記動作点判定回路が、これら第1のトランジスタ及び第2のトランジスタにより構成される電流比較回路となっており、該動作点判定回路の出力を受けて、前記基準電流源回路が誤動作点にある場合にオン状態になり、前記基準電流源回路内部の前記トランジスタに強制的に電流が流れるようにする第3のトランジスタを、前記正常動作点起動回路として用いることができる。
更には、前記基準電流源回路が、高電位電源から低電位電源間へ、第1群のPMOSトランジスタ及びNMOSトランジスタのドレイン及びソースが直列に接続され、このソース及びドレインの接続点には該PMOSトランジスタのゲートが接続され、又、高電位電源から低電位電源間へ、第2群のPMOSトランジスタ及びNMOSトランジスタのドレイン及びソースが直列に接続され、このソース及びドレインの接続点には該NMOSトランジスタのゲートが接続され、更に、前記第1群及び前記第2群のPMOSトランジスタのゲートが互いに接続され、前記第1群及び前記第2群のNMOSトランジスタのゲートが互いに接続されて構成される基準電流源回路であって、前記動作点判定基準回路が、高電位電源及び低電位電源間において、抵抗、ゲートがドレイン又はソースに接続されたダイオード接続になっているMOSトランジスタのドレイン及びソースが直列接続され、該ゲートの接続点から前記判定基準信号が出力されるものであり、前記動作点判定回路が、前記基準電流源回路において、前記第1群及び前記第2群相互のPMOSトランジスタのゲートの接続点から取得される前記動作点状態信号を、前記判定基準信号と比較することで前記動作点状態を判定するものであり、該動作点判定回路において、トランジスタに電流が流れない誤動作点であると判定された場合、前記基準電流源回路は、前記スタートアップ信号により前記第1群のMOSトランジスタのドレイン及びソースの接続点の電位を低下させるものとすることができる。
基準電流源回路において、所望の基準電流が流れる状態で安定する正常動作点と共に存在する、電流が流れない状態で安定する誤動作点を消滅させるためのスタートアップ回路では、電源投入時の電源電圧の変化を利用して基準電流源を起動するため、電源電圧が不安定な場合、安定して起動することができない。いわゆる誤動作点の状態となることがある。
本発明によれば、基準電流源回路が誤動作点の状態であればこれを検出し、強制的に正常動作点へと移行させるので、回路の動作状態を安定させて基準電流を提供することができ、基準電流源の起動の安定化を図ることが可能である。
本発明の実施形態のスタートアップ回路の構成を示すブロック図 本発明の実施例のスタートアップ回路及びこれを用いる基準電流源回路を示す回路図 従来からのスタートアップ回路及びこれを用いる基準電流源回路を示す回路図
以下、図面を参照して本発明の実施形態を詳細に説明する。
図1は、本発明の実施形態のスタートアップ回路の構成を示すブロック図である。まず、本実施形態の構成について説明する。
本実施形態のスタートアップ回路1が用いられる基準電流源回路2は、図3に示した従来例や、図2により後述する実施例のものである。本発明では、このような基準電流源回路2が誤動作点の状態であればこれを検出し、強制的に正常動作点へと移行させる。
このため、基準電流源回路2からは、正常動作点の状態、及び誤動作点の状態を把握するための動作点状態信号を取得する。この動作点状態信号は、本発明が適用されるスタートアップ回路1に入力され、誤動作点の状態の判定に用いられる。スタートアップ回路1は、該判定により誤動作点の状態が検出されると、強制的に基準電流源回路2を正常動作点の状態へと移行させる。これにより、スタートアップ回路1は、基準電流源回路2の内部のトランジスタに流れる電流の流れを起動し、基準電流源回路2の動作を起動することができる。
このスタートアップ回路1は、図示されるように、動作点判定基準回路5と、動作点判定回路6と、正常動作点起動回路7とを有している。
まず、動作点判定基準回路5は、基準電流IREFに関わる電流を一定電流として流すようにしているトランジスタにおいて、このような電流が流れる正常動作点、又は流れない誤動作点であるかの動作点状態を判定する基準を設定し、該設定に基づく判定基準信号を出力する。この設定は、与えられる電源電圧を抵抗やコンデンサなどで分割して設定することによって行うこともできる。又、ダイオード接続されるトランジスタなどの順方向電圧により設定することもでき、この場合、電源投入時の電源電圧の過渡変化などの影響が少ない判定基準信号を出力することができる。
動作点判定回路6は、基準電流源回路2から取得された動作点状態に応じた動作点状態信号を、上記の判定基準信号と比較することで、基準電流源回路2の動作点状態を判定する。この動作点判定回路6は、電流比較回路であっても、電圧比較回路であってもよい。
又、正常動作点起動回路7は、この動作点判定回路6において基準電流源回路2が誤動作点の状態にあると判定された場合、該基準電流源回路2に対してスタートアップ信号を出力する。
図2は、本発明の実施例のスタートアップ回路及びこれを用いる基準電流源回路を示す回路図である。まず、本実施例の回路構成について説明する。
本実施例では、基準電流源回路2は、PMOSトランジスタM21、NMOSトランジスタM22、PMOSトランジスタM23、NMOSトランジスタM24、抵抗R21により構成される。又、NMOSトランジスタM01に流れる基準電流IREFが、基準電流源回路2から外部に提供される基準電流となる。
このような基準電流源回路2において、高電位電源VDDから低電位電源GND間へ、第1群のPMOSトランジスタM21及びNMOSトランジスタM22のドレイン及びソースが直列に接続され、このソース及びドレインの接続点には該PMOSトランジスタM21のゲートが接続されている。又、高電位電源VDDから低電位電源GND間へ、第2群のPMOSトランジスタM23及びNMOSトランジスタM24のドレイン及びソースが直列に接続され、このソース及びドレインの接続点には該NMOSトランジスタM24のゲートが接続されている。
更に、上記の第1群及び第2群のPMOSトランジスタM21、M23のゲートが互いに接続され、前記第1群及び前記第2群のNMOSトランジスタM22、M24のゲートが互いに接続されている。
又、このような基準電流源回路2において、第1群のPMOSトランジスタM21及びNMOSトランジスタM22、第2群のPMOSトランジスタM23及びNMOSトランジスタM24、及び、NMOSトランジスタM01は、カレントミラー回路を構成することになり、いずれのドレイン及びソースにおいても、図示されるように基準電流とされる電流IREFが流れることになる。ここで、NMOSトランジスタM01に流れる電流IREFは、基準電流源回路2から外部に提供される基準電流となる。
次に、スタートアップ回路1について説明すると、このスタートアップ回路1は、抵抗R11及びNMOSトランジスタM11による動作点判定基準回路5と、PMOSトランジスタM12及びNMOSトランジスタM13による動作点判定回路6と、PMOSトランジスタM14による正常動作点起動回路7によって構成されている。
まず、動作点判定基準回路5は、NMOSトランジスタM11が、ドレイン・ゲート間が接続されるダイオード接続され、ドレイン・ソース間は順方向電圧となる。又、NMOSトランジスタM11のドレインと高電位電源VDDとの間には、抵抗R11が介在される。この動作点判定基準回路5のNMOSトランジスタM11のドレイン・ゲート間の接続点から出力される判定基準信号は、電源投入後、高電位電源VDD及び低電位電源GND間の電源電圧と共に、ゼロボルトからこの順方向電圧まで上昇することになる。
次に、本実施例の動作点判定回路6は、基準電流源回路2における基準電流IREFと、抵抗R11及びNMOSトランジスタM11に流れる電流を比較する電流比較回路となっている。又、この動作点判定回路6は、基準電流IREFに従った動作点状態信号の電圧と、ダイオード接続にあるNMOSトランジスタM11の順方向電圧に従った設定電圧の判定基準信号とを比較する電圧比較回路とも考えることができる。
動作点判定回路6に入力される動作点状態信号は、スタートアップ回路1において、第1群及び第2群相互のPMOSトランジスタM21、M23のゲートの接続点から取得される。PMOSトランジスタM14は、PMOSトランジスタM12及びNMOSトランジスタM13による電流比較回路の出力を受けて、PMOSトランジスタM21のドレイン電極の電位を制御する。このように本実施例では、基準電流源回路2の基準電流IREFに基づく動作点状態信号をスタートアップ回路1にフィードバックすることで、基準電流源が安定して起動できるよう構成されている。
NMOSトランジスタM13の電気伝導率(電気伝導度、導電率)は、NMOSトランジスタM11に流れる電流に比例し、PMOSトランジスタM12の電気伝導率は、PMOSトランジスタM21に流れる電流に比例する。又、NMOSトランジスタM13の電気伝導率は、基準電流源回路2が正常動作点にある場合にPMOSトランジスタM12の電気伝導率よりも小さくなるよう構成されている。
次に、PMOSトランジスタM14は、ゲートが動作点判定回路6のPMOSトランジスタM12及びNMOSトランジスタM13のこれらドレインの接続点に接続される。又、該PMOSトランジスタM14のソースは、PMOSトランジスタM21及びNMOSトランジスタM22のドレインの接続点に接続され、ドレインは低電位電源GNDに接続され、正常動作点起動回路7として機能している。従って、動作点判定基準回路5の設定電圧の判定基準信号より、基準電流源回路2から取得される動作点状態信号の電位が高いとオン状態になり、PMOSトランジスタM21及びNMOSトランジスタM22のドレインの接続点と、低電位電源GNDとの間がオン状態になることで、基準電流源回路2の基準電流の流れを起動する(スタートアップ)。なお、このオン状態とは、動作状態を把握する上で電気伝導率が十分に大となっている状態である。
続いて、本実施例のスタートアップ回路1の動作について説明する。
基準電流源回路2が誤動作点にある場合、PMOSトランジスタM21のドレイン電極の電位が、高電位電源VDDと等しくなっているため、PMOSトランジスタM21に電流が流れない。電源投入後に誤動作点となる場合、このドレイン電極の電位は、電源電圧上昇又高電位電源VDD上昇に従ってこのような電位に上昇する。
これに伴って、基準電流源回路2が誤動作点にある場合、PMOSトランジスタM12のゲート電位が高くなり該PMOSトランジスタM12のオン抵抗は高くなる。一方、NMOSトランジスタM13のオン抵抗は、ダイオード接続にあるNMOSトランジスタM11の順方向電圧に従ったものとなる。よって、PMOSトランジスタM14のゲート電極の電位は低下し、該PMOSトランジスタM14はオン状態となる。
このように誤動作点において該PMOSトランジスタM14がオン状態となると、PMOSトランジスタM21のドレイン電極の電位が低下するため、PMOSトランジスタM21に電流が流れ始める。従って、基準電流源回路2は、誤動作点から正常動作点へと移行する。
一方、基準電流源回路2が正常動作点にある場合、PMOSトランジスタM21のドレイン電極の電位は、高電位電源VDDに対して低くなっている。これに伴って、PMOSトランジスタM12のゲート電位が低くなって該PMOSトランジスタM12のオン抵抗は低くなり、ダイオード接続にあるNMOSトランジスタM11の順方向電圧に従ったNMOSトランジスタM13のオン抵抗より低くなる。よって、PMOSトランジスタM14のゲート電極の電位は上昇し、該PMOSトランジスタM14はオフ状態となる。従って、基準電流源回路2は、正常動作点が維持され、電源投入時には正常に起動することができる。
以上のように、本実施例のスタートアップ回路は、基準電流をフィードバックしているため、電源電圧の状態によらず、基準電流源回路を誤動作点から正常動作点に移行させることが可能である。
ここで、動作点状態信号を、NMOSトランジスタM22及びNMOSトランジスタM24のゲートの接続点から取得することも考えられる。この場合、動作点状態信号は、誤動作点の状態では正常動作点の状態に比べて低電位になるので、動作点判定回路6は、これに応じた判定を行えばよい。
しかしながら、本実施例のように、動作点状態信号が、誤動作点の状態では正常動作点の状態に比べて高電位になる回路構成の方が、電源投入後の電源電圧上昇の最中にも、誤動作点の状態あるいは正常動作点の状態の判定を安定して行うことができる。本実施例では、PMOSトランジスタM21のドレイン電極の電位から該動作点状態信号を取得しているので、正常動作点の状態の場合に対して、誤動作点の状態の場合は高くなる。従って、電源投入後、電源電圧が上昇して行く過程で、正常動作点の状態となるべき時点でも、未だ誤動作点の状態にある場合には、該誤動作点の状態を安定して検出することができる。
なお、省電力の面では、基準電流源回路2の基準電流IREFが所望の電流値に安定後には、NMOSトランジスタM11のソース・ドレイン間がオフ状態になることが望ましいので、このための回路素子を設けることも考えられる。例えば、容量が十分に大のコンデンサを抵抗R11に対して直列に挿入することも考えられる。なお、本実施例では、このNMOSトランジスタM11のソース・ドレイン間がオフ状態になると、NMOSトランジスタM13、PMOSトランジスタM14のソース・ドレイン間もオフ状態になり、電力消費がなくなる。
1…スタートアップ回路
2…基準電流源回路
5…動作点判定基準回路
6…動作点判定回路
7…正常動作点起動回路
M01、M11〜M15、M21〜M24…MOSトランジスタ
R11、R21…抵抗
IREF…基準電流

Claims (4)

  1. 基準電流源回路の内部のトランジスタに流れる電流の流れを起動し、該基準電流源回路の動作を起動するためのスタートアップ回路において、
    前記トランジスタに電流が流れる正常動作点、又は流れない誤動作点であるかの動作点状態を判定する基準となる判定基準信号を出力する動作点判定基準回路と、
    前記動作点状態に応じた動作点状態信号を前記基準電流源回路から取得し、前記判定基準信号と比較することで前記動作点状態を判定する動作点判定回路と、
    前記トランジスタに電流が流れない誤動作点であると判定された場合、前記トランジスタに強制的に電流が流れるようにするためのスタートアップ信号を前記基準電流源回路に出力する正常動作点起動回路とを備えたことを特徴とするスタートアップ回路。
  2. 前記動作点判定回路が、前記基準電流源回路の内部から取得される、前記正常動作点の状態に比べて、前記誤動作点の状態では高電位になる前記動作点状態信号を、前記判定基準信号と比較するものであることを特徴とする請求項1に記載のスタートアップ回路。
  3. 前記動作点状態信号に比例する電気伝導率となる第1のトランジスタと、
    前記判定基準信号に比例する電気伝導率となる第2のトランジスタと、を備え、
    前記基準電流源回路が正常動作点にある場合、前記第1のトランジスタの電気伝導率が、前記第2のトランジスタの電気伝導率よりも小さくなるように構成され、
    前記動作点判定回路が、これら第1のトランジスタ及び第2のトランジスタにより構成される電流比較回路となっており、
    該動作点判定回路の出力を受けて、前記基準電流源回路が誤動作点にある場合にオン状態になり、前記基準電流源回路内部の前記トランジスタに強制的に電流が流れるようにする第3のトランジスタを、前記正常動作点起動回路として用いることを特徴とする請求項2に記載のスタートアップ回路。
  4. 前記基準電流源回路が、高電位電源から低電位電源間へ、第1群のPMOSトランジスタ及びNMOSトランジスタのドレイン及びソースが直列に接続され、このソース及びドレインの接続点には該PMOSトランジスタのゲートが接続され、又、高電位電源から低電位電源間へ、第2群のPMOSトランジスタ及びNMOSトランジスタのドレイン及びソースが直列に接続され、このソース及びドレインの接続点には該NMOSトランジスタのゲートが接続され、更に、前記第1群及び前記第2群のPMOSトランジスタのゲートが互いに接続され、前記第1群及び前記第2群のNMOSトランジスタのゲートが互いに接続されて構成される基準電流源回路であって、
    前記動作点判定基準回路が、高電位電源及び低電位電源間において、抵抗、ゲートがドレイン又はソースに接続されたダイオード接続になっているMOSトランジスタのドレイン及びソースが直列接続され、該ゲートの接続点から前記判定基準信号が出力されるものであり、
    前記動作点判定回路が、前記基準電流源回路において、前記第1群及び前記第2群相互のPMOSトランジスタのゲートの接続点から取得される前記動作点状態信号を、前記判定基準信号と比較することで前記動作点状態を判定するものであり、
    該動作点判定回路において、トランジスタに電流が流れない誤動作点であると判定された場合、前記基準電流源回路は、前記スタートアップ信号により前記第1群のMOSトランジスタのドレイン及びソースの接続点の電位を低下させることを特徴とする請求項1〜請求項3のいずれか1つに記載のスタートアップ回路。
JP2012008511A 2012-01-18 2012-01-18 スタートアップ回路 Pending JP2013150127A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012008511A JP2013150127A (ja) 2012-01-18 2012-01-18 スタートアップ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012008511A JP2013150127A (ja) 2012-01-18 2012-01-18 スタートアップ回路

Publications (1)

Publication Number Publication Date
JP2013150127A true JP2013150127A (ja) 2013-08-01

Family

ID=49047231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012008511A Pending JP2013150127A (ja) 2012-01-18 2012-01-18 スタートアップ回路

Country Status (1)

Country Link
JP (1) JP2013150127A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021124742A (ja) * 2020-01-31 2021-08-30 ローム株式会社 基準電流源回路
CN116088620A (zh) * 2021-11-08 2023-05-09 奇景光电股份有限公司 参考电压产生系统及其启动电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021124742A (ja) * 2020-01-31 2021-08-30 ローム株式会社 基準電流源回路
JP7323473B2 (ja) 2020-01-31 2023-08-08 ローム株式会社 基準電流源回路
CN116088620A (zh) * 2021-11-08 2023-05-09 奇景光电股份有限公司 参考电压产生系统及其启动电路

Similar Documents

Publication Publication Date Title
JP4774247B2 (ja) 電圧レギュレータ
US10061335B2 (en) Voltage regulator
KR101714099B1 (ko) 볼티지 레귤레이터
JP2004280923A (ja) 内部電源回路
JP6354720B2 (ja) 保護回路付きのレギュレータ回路
JP2006262180A (ja) 半導体装置
JP4855116B2 (ja) シリーズレギュレータ回路
JP2010224825A (ja) 半導体集積回路
JP2016045873A (ja) 電源電圧検知回路
US10175708B2 (en) Power supply device
KR20100088086A (ko) 파워 온 리셋 회로
US20170220059A1 (en) Regulator circuit
JP2006018774A (ja) ボルテージレギュレータ
JP4445780B2 (ja) 電圧レギュレータ
JP6100931B1 (ja) 基準電圧発生回路
JP2009277122A (ja) 電源電圧監視回路
KR102483022B1 (ko) 역류 방지 회로 및 전원 회로
US11442480B2 (en) Power supply circuit alternately switching between normal operation and sleep operation
JP2013150127A (ja) スタートアップ回路
KR101869565B1 (ko) 볼티지 레귤레이터
JP3967722B2 (ja) 半導体装置
JP5085200B2 (ja) レギュレータ回路
JP5842475B2 (ja) 電圧生成回路およびパワーオンリセット回路
JP2017041139A (ja) Ldo回路
US20150293547A1 (en) Voltage-current conversion circuit and power supply circuit