JP7242124B2 - 電圧検出回路、半導体装置及び製造方法 - Google Patents

電圧検出回路、半導体装置及び製造方法 Download PDF

Info

Publication number
JP7242124B2
JP7242124B2 JP2018140442A JP2018140442A JP7242124B2 JP 7242124 B2 JP7242124 B2 JP 7242124B2 JP 2018140442 A JP2018140442 A JP 2018140442A JP 2018140442 A JP2018140442 A JP 2018140442A JP 7242124 B2 JP7242124 B2 JP 7242124B2
Authority
JP
Japan
Prior art keywords
circuit
fine adjustment
variable resistance
voltage
coarse adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018140442A
Other languages
English (en)
Other versions
JP2020016578A (ja
Inventor
雄亮 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2018140442A priority Critical patent/JP7242124B2/ja
Priority to TW108123840A priority patent/TWI801623B/zh
Priority to KR1020190088819A priority patent/KR20200012751A/ko
Priority to US16/519,694 priority patent/US11255880B2/en
Priority to CN201910669914.XA priority patent/CN110850312B/zh
Publication of JP2020016578A publication Critical patent/JP2020016578A/ja
Application granted granted Critical
Publication of JP7242124B2 publication Critical patent/JP7242124B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/385—Arrangements for measuring battery or accumulator variables
    • G01R31/387—Determining ampere-hour charge capacity or SoC
    • G01R31/388—Determining ampere-hour charge capacity or SoC involving voltage measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G01R31/3835—Arrangements for monitoring battery or accumulator variables, e.g. SoC involving only voltage measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/005—Circuits for altering the indicating characteristic, e.g. making it non-linear
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/144—Measuring arrangements for voltage not covered by other subgroups of G01R15/14
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/3644—Constructional arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

本発明は、電圧検出回路、半導体装置及び製造方法に関する。
電圧検出回路は、被測定電圧を抵抗分圧回路によって分圧した電圧と基準電圧をコンパレータで比較して電圧を検出する。電圧検出の精度を向上させるために、抵抗分圧回路は、抵抗値を調整可能なように可変抵抗部を有している。
図６は、従来の電圧検出回路４００について、抵抗分圧回路４０の抵抗値を調整する回路を示す回路図である。制御回路４５は、入力端子４にテスト信号が入力されると発振回路４３の動作を開始する。抵抗分圧回路４０は、抵抗値が重み付けされた直列抵抗からなる可変抵抗部と、それと並列に接続されたスイッチ素子であるＮＭＯＳトランジスタを有している。分周回路４４は、発振回路４３のクロック信号を受けて、各ＮＭＯＳトランジスタをオンオフする制御信号を出力する。抵抗分圧回路４０は、電圧入力端子１に入力される被測定電圧を各ＮＭＯＳトランジスタのオンオフに応じて分圧した分圧電圧を出力する。コンパレータ４１は、分圧電圧と基準電圧回路４２の基準電圧を比較した結果を出力する。制御回路４５は、コンパレータ４１の出力信号が反転したことを受けて、発振回路４３の動作を停止する。そして、抵抗分圧回路４０は、発振回路４３が停止した時の可変抵抗部の状態を維持することによって抵抗値を決定する（例えば特許文献１参照）。
特開２００９－３１０９３号公報
しかしながら、従来の電圧検出回路４００は、可変抵抗部の抵抗値が重み付けされた直列抵抗を順次クロックで選択して調整しているため、直列抵抗の数をＸとすると、最大で２Ｘクロック分の時間が掛かる。従って、従来の電圧検出回路４００は、製造工程において可変抵抗部の抵抗値の調整に時間が掛かり、製造コストが増大するという課題がある。
本発明は、上述した事情に鑑みてなされたものであり、製造工程における可変抵抗部の抵抗値の調整時間を削減することが出来る電圧検出回路を提供することを目的とする。
本発明の電圧検出回路は、被測定電圧が所定電圧に到達したことを検出する電圧検出回路であって、粗調整用可変抵抗回路と微調整用可変抵抗回路を備えた抵抗分圧回路と、前記抵抗分圧回路の出力電圧と基準電圧と比較した結果の検出信号を出力する比較回路と、前記粗調整用可変抵抗回路を制御する粗調整部と、前記微調整用可変抵抗回路を制御する微調整部と、前記比較回路の検出信号に応じて前記粗調整部と前記微調整部を制御する制御部と、を備え、前記制御部は、前記粗調整部が、前記粗調整用可変抵抗回路の抵抗値を最大値から段階的に減少させる動作状態にある場合に、前記比較回路の検出信号の信号レベルが異なるレベルに変化したことに呼応して、前記粗調整部を、前記動作状態から前記粗調整用可変抵抗回路の抵抗値の段階的な減少動作を停止する停止状態に切り替える制御信号を前記粗調整部へ供給する粗調整制御部と、前記粗調整部が前記動作状態にある場合に生じた前記比較回路の検出信号の信号レベルの変化に呼応して、前記微調整部を、前記微調整用可変抵抗回路が微調整可能な抵抗値の範囲の最小値で動作停止している初期状態から前記微調整用可変抵抗回路の抵抗値を前記最小値から段階的に増加させる動作状態に切り替える制御信号と、前記微調整部が前記動作状態にある場合に、前記比較回路の検出信号の信号レベルがさらに異なるレベルに変化したことに呼応して、前記微調整部を、前記動作状態から前記微調整用可変抵抗回路の抵抗値の段階的な増加動作を停止する停止状態に切り替える制御信号と、を前記微調整部へ供給する微調整制御部と、を有することを特徴とする。
本発明の電圧検出回路によれば、可変抵抗回路の粗調整をする粗調整部と、可変抵抗回路の微調整をする微調整部と、比較回路の検出信号に応じて粗調整部と微調整部を制御する制御部と、を備えたので、製造工程における可変抵抗部の抵抗値の調整時間を削減することが可能となる。
本発明の実施形態の電圧検出回路の構成を示す回路図である。 図１の電圧検出回路の動作を示すタイミングチャートである。 本実施形態の電圧検出回路の他の構成を示す回路図である。 図３の電圧検出回路の動作を示すタイミングチャートである。 本発明の電圧検出回路を備えたバッテリ状態監視回路及びバッテリ装置を示すブロック図である。 従来の電圧検出回路の構成を示す回路図である。
以下、本発明にかかる電圧検出回路の実施形態について、図面を参照して説明する。
図１は、本発明の実施形態の電圧検出回路の構成を示す回路図である。電圧検出回路１００は、抵抗分圧回路１０と、コンパレータ１１と、基準電圧回路１２と、ラッチ回路１３～１４と、ＮＯＴ回路１５と、ＮＯＲ回路１６～１７と、発振回路２０と、マルチプレクサ２１～２２と、ＴＦＦ回路２３～２８とを備えている。抵抗分圧回路１０は、抵抗Ｒ１～Ｒ８と、スイッチ素子であるＭＯＳトランジスタＴ３～Ｔ８とを備えている。
抵抗分圧回路１０は、抵抗Ｒ１～Ｒ８が電圧入力端子１と接地端子２の間に直列に接続され、ＭＯＳトランジスタＴ３～Ｔ８が抵抗Ｒ３～Ｒ８夫々に並列に接続され、抵抗Ｒ１と抵抗Ｒ２の接続点を出力端子としている。コンパレータ１１は、反転入力端子に基準電圧回路１２の出力端子が接続され、非反転入力端子に抵抗分圧回路１０の出力端子が接続され、出力端子がラッチ回路１３のセット端子ＳとＮＯＴ回路１５の入力端子に接続されている。ラッチ回路１３は、リセット端子Ｒにリセット端子３が接続され、出力端子ＱがＮＯＲ回路１６の一方の入力端子に接続され、出力端子／ＱがＮＯＲ回路１７の一方の入力端子とラッチ回路１４のリセット端子Ｒに接続されている。ＮＯＲ回路１６の他方の入力端子は、リセット端子３が接続されている。ラッチ回路１４は、セット端子ＳにＮＯＴ回路１５の出力端子が接続され、出力端子ＱがＮＯＲ回路１７の他方の入力端子に接続されている。
マルチプレクサ２１は、一方の入力端子に発振回路２０の出力端子が接続され、他方の入力端子に接地端子２が接続され、制御端子にＮＯＲ回路１７の出力端子が接続されている。マルチプレクサ２２は、一方の入力端子に発振回路２０の出力端子が接続され、他方の入力端子に接地端子２が接続され、制御端子にＮＯＲ回路１６の出力端子が接続されている。
ＴＦＦ２３は、入力端子Ｔにマルチプレクサ２１の出力端子が接続され、出力端子ＱがＴＦＦ２４の入力端子Ｔに接続され、出力端子／ＱがＭＯＳトランジスタＴ３のゲートに接続されている。ＴＦＦ２４は、出力端子ＱがＴＦＦ２５の入力端子Ｔに接続され、出力端子／ＱがＭＯＳトランジスタＴ４のゲートに接続されている。ＴＦＦ２５の出力端子／Ｑは、ＭＯＳトランジスタＴ５のゲートに接続されている。
ＴＦＦ２６は、入力端子Ｔにマルチプレクサ２２の出力端子が接続され、出力端子ＱがＴＦＦ２７の入力端子ＴとＭＯＳトランジスタＴ６のゲートに接続されている。ＴＦＦ２７は、出力端子ＱがＴＦＦ２８の入力端子ＴとＭＯＳトランジスタＴ７のゲートに接続されている。ＴＦＦ２８の出力端子Ｑは、ＭＯＳトランジスタＴ８のゲートに接続されている。
ここで、抵抗Ｒ３～Ｒ８とＭＯＳトランジスタＴ３～Ｔ８は可変抵抗回路を構成する。また、抵抗分圧回路１０の各抵抗の抵抗値は、例えば、抵抗Ｒ６をｒとすると、抵抗Ｒ１とＲ２を１０ｒ、抵抗Ｒ３をｒ／８、抵抗Ｒ４をｒ／４、抵抗Ｒ５をｒ／２、抵抗Ｒ７を２ｒ、抵抗Ｒ８を４ｒの比とする。即ち、可変抵抗回路を構成する抵抗は、抵抗値が重み付けされている。従って、抵抗Ｒ６～Ｒ８とＭＯＳトランジスタＴ６～Ｔ８は粗調整用可変抵抗回路、ＴＦＦ２６～２８とマルチプレクサ２２は粗調整部を構成する。また、抵抗Ｒ３～Ｒ５とＭＯＳトランジスタＴ３～Ｔ５は微調整用可変抵抗回路、ＴＦＦ２３～２５とマルチプレクサ２１は微調整部を構成する。また、ラッチ回路１３及び１４は、リセット端子ＲがＨレベルのときはリセット状態であり出力端子ＱはＬレベルを出力し、リセット端子ＲがＬレベルのときにセット端子ＳがＨレベルになると出力端子ＱはＬレベルを出力するものとする。ラッチ回路１３及び１４とＮＯＴ回路１５とＮＯＲ回路１６及び１７とは粗調整部と微調整部の動作を切替える制御部を構成する。
以下、上記のように構成された電圧検出回路１００の動作について説明する。
図２は、電圧検出回路１００の動作を示すタイミングチャートである。
図２において、ＯＳＣは発振回路２０の出力波形、Ｏ２２はマルチプレクサ２２の出力波形、Ｏ２１はマルチプレクサ２１の出力波形、２８Ｑ～２６ＱはＴＦＦ２８～ＴＦＦ２６の出力端子Ｑの出力信号、２５／Ｑ～２３／ＱはＴＦＦ２５～ＴＦＦ２３の出力端子／Ｑの出力信号、Ｖ１０は抵抗分圧回路１０の出力電圧、Ｖｒｅｆは基準電圧回路１２の基準電圧、Ｏ１１はコンパレータ１１の出力信号である。
時刻ｔ１以前において、ＴＦＦ２８～２３は初期化されているものとする。即ち、ＴＦＦ２８～ＴＦＦ２６の出力端子Ｑの出力信号はＬレベルであり、抵抗分圧回路１０のＭＯＳトランジスタＴ８～Ｔ６はオフしている。また、ＴＦＦ２５～ＴＦＦ２３の出力端子／Ｑの出力信号はＨレベルであり、抵抗分圧回路１０のＭＯＳトランジスタＴ５～Ｔ３はオンしている。
リセット端子３にＨレベルのリセット信号が入力されているので、ＮＯＲ回路１６は、Ｌレベルを出力して、マルチプレクサ２２の出力Ｏ２２を接地端子２のＬレベルにしている。また、ラッチ回路１３の出力端子／ＱはＨレベルが出力されているので、ＮＯＲ回路１７は、Ｌレベルを出力して、マルチプレクサ２１の出力Ｏ２１を接地端子２のＬレベルにしている。
時刻ｔ１において、リセット信号がＬレベルになると、ラッチ回路１３の出力端子ＱはＬレベルであるため、ＮＯＲ回路１６は、Ｈレベルを出力して、マルチプレクサ２２の出力Ｏ２２を発振回路２０の出力に切替える。時刻ｔ２までは、ＭＯＳトランジスタＴ５～Ｔ３がオンしているので、電圧入力端子１から入力される被測定電圧をＶｉｎとすると、抵抗分圧回路１０の出力電圧Ｖ１０は、Ｖｉｎ（１０ｒ／（１０ｒ＋１０ｒ＋４ｒ＋２ｒ＋ｒ））である。
時刻ｔ２において、２６ＱがＨレベルになると、ＭＯＳトランジスタＴ６はオンするので、出力電圧Ｖ１０は、Ｖｉｎ（１０ｒ／（１０ｒ＋１０ｒ＋４ｒ＋２ｒ））になる。このようにして、出力電圧Ｖ１０が基準電圧Ｖｒｅｆを超える時刻ｔ５になるまで、ＭＯＳトランジスタＴ６～８はゲートに入力される信号に応じてオンオフする。
時刻ｔ５において、ＭＯＳトランジスタＴ８がオフ、ＭＯＳトランジスタＴ７、６がオンして、出力電圧Ｖ１０が、Ｖｉｎ（１０ｒ／（１０ｒ＋１０ｒ＋２ｒ＋ｒ））になって、出力電圧Ｖ１０が基準電圧Ｖｒｅｆを超えると、コンパレータ１１の出力信号Ｏ１１がＨレベルになる。ラッチ回路１３のセット端子ＳがＨレベルになって出力端子ＱがＨレベルになるので、ＮＯＲ回路１６がＬレベルを出力して、マルチプレクサ２２の出力は接地端子２のＬレベルに固定される。また、ラッチ回路１３の出力端子／ＱがＬレベルになり、ラッチ回路１４の出力端子ＱはＬレベルであるため、ＮＯＲ回路１７がＨレベルを出力して、マルチプレクサ２１の出力Ｏ２１を発振回路２０の出力に切替える。ここまでで抵抗分圧回路１０の粗調整が終了し、次から抵抗分圧回路１０の微調整が開始される。
時刻ｔ６において、２３／ＱがＬレベルになると、ＭＯＳトランジスタＴ３はオフするので、出力電圧Ｖ１０は、Ｖｉｎ（１０ｒ／（１０ｒ＋１０ｒ＋２ｒ＋ｒ＋ｒ／８））になる。このようにして、出力電圧Ｖ１０が基準電圧Ｖｒｅｆを下回る時刻ｔ８になるまで、ＭＯＳトランジスタＴ３～５はオンオフする。
時刻ｔ８において、ＭＯＳトランジスタＴ５がオン、ＭＯＳトランジスタＴ４、３がオフして、出力電圧Ｖ１０が、Ｖｉｎ（１０ｒ／（１０ｒ＋１０ｒ＋２ｒ＋ｒ＋ｒ／８＋ｒ／４））になって、出力電圧Ｖ１０が基準電圧Ｖｒｅｆを下回ると、コンパレータ１１の出力信号Ｏ１１がＬレベルになる。ラッチ回路１４のセット端子ＳがＨレベルになって出力端子ＱがＨレベルになるので、ＮＯＲ回路１７がＬレベルを出力して、マルチプレクサ２１の出力は接地端子２のＬレベルに固定される。
このようにして、時刻ｔ８において、マルチプレクサ２１及び２２の出力がＬレベルに固定され、ＭＯＳトランジスタＴ３～Ｔ８のオンオフが固定されて、抵抗分圧回路１０の粗調整と微調整が終了する。
以上説明したように、本実施形態の電圧検出回路１００は、図２に示した例であれば、抵抗分圧回路１０の抵抗値の調整は、粗調整に４クロックと微調整に３クロックのみで終了する。従来の電圧検出回路４００において、抵抗分圧回路４０を同様の抵抗値、即ちＲ／８の分解能に設定した場合に比べて短い時間で抵抗値の調整をすることが可能である。
図３は、本実施形態の電圧検出回路の他の構成を示す回路図である。電圧検出回路２００は、電圧検出回路１００にＴＦＦ２４の出力端子／ＱとＭＯＳトランジスタＴ５のゲートの間に出力制御回路２９が追加された構成となっている。
その他の構成については、図１の電圧検出回路１００と同一であるため、同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
本実施形態の電圧検出回路１００は、粗調整においてノイズなどの影響によってコンパレータ１１が誤判定をした場合、実際の抵抗分圧回路１０の出力電圧Ｖ１０が基準電圧Ｖｒｅｆよりも低いと、微調整が行われず、所望の抵抗値に対して誤差が大きくなってしまうことがある。出力制御回路２９は、粗調整におけるコンパレータ１１の誤判定に対応するために設けられた回路である。
出力制御回路２９は、入力端子がＴＦＦ２４の出力端子／Ｑに接続され、出力端子がＭＯＳトランジスタＴ５のゲートに接続され、制御端子がＮＯＲ回路１６の出力端子に接続されている。出力制御回路２９は、制御端子にＨレベルの信号が入力されていると、入力端子の信号に関係なくＬレベルの信号を出力して、制御端子にＬレベルの信号が入力されていると、入力端子の信号を出力する。
以下、上記のように構成された電圧検出回路２００の動作について説明する。
図４は、電圧検出回路２００の動作を示すタイミングチャートである。Ｏ２９は、出力制御回路２９の出力信号である。
時刻ｔ４以前の動作は、図２のタイミングチャートとＭＯＳトランジスタＴ５のゲートの信号以外は同様である。ＭＯＳトランジスタＴ５のゲートは、Ｌレベルの出力信号Ｏ２９が入力されている。
時刻ｔ４において、抵抗分圧回路１０の出力電圧Ｖ１０が、実際は基準電圧Ｖｒｅｆを超えていない（図の点線の電圧）にもかかわらず、ノイズの混入によって基準電圧Ｖｒｅｆを超えた場合、コンパレータ１１の出力信号Ｏ１１はＨレベルとなる。コンパレータ１１の出力信号Ｏ１１がＨレベルとなると、ラッチ回路１３の出力端子ＱはＨレベルになり、ＮＯＲ回路１６の出力はＬレベルになって、粗調整部は動作を停止する。このときの抵抗分圧回路１０の出力電圧Ｖ１０は、Ｖｉｎ（１０ｒ／（１０ｒ＋１０ｒ＋４ｒ＋ｒ／２））である。
ここで、出力制御回路２９は、制御端子にＬレベルの信号が入力されるので、出力端子からＴＦＦ２４の出力端子／Ｑの信号であるＨレベルが出力する。従って、ＭＯＳトランジスタＴ４がオンして、抵抗分圧回路１０の出力電圧Ｖ１０は、Ｖｉｎ（１０ｒ／（１０ｒ＋１０ｒ＋４ｒ））になる。このようにして、抵抗分圧回路１０の出力電圧Ｖ１０は、基準電圧Ｖｒｅｆを超えた図の実線の電圧になる。即ち、微調整部の出力制御回路２９は、可変抵抗回路の粗調時に抵抗分圧回路１０の出力電圧Ｖ１０にオフセット電圧を加えていることになる。
そして、時刻ｔ４からｔ６において、微調整部が正常に動作して、抵抗分圧回路１０の微調整が終了する。以上説明したように、粗調整から微調整に切り替るときにＭＯＳトランジスタＴ４のゲートの信号を異なる値に設定することで、粗調整においてノイズなどの影響によってコンパレータ１１が誤判定をした場合においても、微調整が行われることによって、抵抗値の誤差を軽減することが出来る。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。
例えば、上記実施形態においては、粗調整用の抵抗と微調整用の抵抗を夫々３つで構成しているが、所望のレンジ、分解能に応じて適宜設けられて良い。また、微調整用可変抵抗回路の調整範囲は、粗調整用可変抵抗回路の最小抵抗値の調整範囲と等しくしたが、広くしても良い。
また例えば、制御部と粗調整部と微調整部の回路構成は、ラッチ回路やマルチプレクサやＴＦＦ回路などで構成したが、発明の目的を達成する回路であればどのように構成しても良い。また例えば、粗調整部と微調整部で構成しているが、これより多い調整部を備えても良い。
また例えば、図３の実施形態においては、粗調整から微調整に切り替るときに抵抗分圧回路１０の抵抗値を制御したが、被測定電圧Ｖｉｎや基準電圧Ｖｒｅｆを切り替えても良い。
本発明の電圧検出回路は、電圧検出の精度が要求される半導体装置、例えば二次電池のバッテリ状態監視回路などに好適である。図５は、本発明の電圧検出回路を備えたバッテリ状態監視回路及びバッテリ装置を示すブロック図である。
バッテリ装置３００は、外部端子Ｖ＋とＶ－の間に接続された二次電池４０及び充放電制御スイッチ５０と、二次電池４０の電圧などを監視して充放電制御スイッチ５０を制御するバッテリ状態監視回路３０とを備えている。バッテリ状態監視回路３０は、過充電検出回路３１及び過放電検出回路３２と、制御回路３３を備えている。過充電検出回路３１及び過放電検出回路３２は、本発明の電圧検出回路を用いることによって電圧検出の精度を高くすることが可能であり、バッテリ状態監視回路３０の性能が向上し、バッテリ装置３００は安全性が高くなる。
以上、本発明の電圧検出回路の適用例をバッテリ状態監視回路及びバッテリ装置で説明したが、電圧検出の精度が要求される半導体装置であればこれに限定されない。例えば、電源装置の電圧安定化回路などに用いられても良い。
１０ 抵抗分圧回路
１１ コンパレータ
１２ 基準電圧回路
１３、１４ ラッチ回路
１５ ＮＯＴ回路
１６、１７ ＮＯＲ回路
２０ 発振回路
２１、２２ マルチプレクサ
２３、２４、２５、２６、２７，２８ ＴＦＦ回路
２９ 出力制御回路
３０ バッテリ状態監視回路
１００、２００ 電圧検出回路
３００ バッテリ装置

Claims (7)

  1. 被測定電圧が所定電圧に到達したことを検出する電圧検出回路であって、
    粗調整用可変抵抗回路と微調整用可変抵抗回路を備えた抵抗分圧回路と、
    前記抵抗分圧回路の出力電圧と基準電圧と比較した結果の検出信号を出力する比較回路と、
    前記粗調整用可変抵抗回路を制御する粗調整部と、
    前記微調整用可変抵抗回路を制御する微調整部と、
    前記比較回路の検出信号に応じて前記粗調整部と前記微調整部を制御する制御部と、を備え、
    前記制御部は、前記粗調整部が、前記粗調整用可変抵抗回路の抵抗値を最大値から段階的に減少させる動作状態にある場合に、前記比較回路の検出信号の信号レベルが異なるレベルに変化したことに呼応して、前記粗調整部を、前記動作状態から前記粗調整用可変抵抗回路の抵抗値の段階的な減少動作を停止する停止状態に切り替える制御信号を前記粗調整部へ供給する粗調整制御部と、
    前記粗調整部が前記動作状態にある場合に生じた前記比較回路の検出信号の信号レベルの変化に呼応して、前記微調整部を、前記微調整用可変抵抗回路が微調整可能な抵抗値の範囲の最小値で動作停止している初期状態から前記微調整用可変抵抗回路の抵抗値を前記最小値から段階的に増加させる動作状態に切り替える制御信号と、前記微調整部が前記動作状態にある場合に、前記比較回路の検出信号の信号レベルがさらに異なるレベルに変化したことに呼応して、前記微調整部を、前記動作状態から前記微調整用可変抵抗回路の抵抗値の段階的な増加動作を停止する停止状態に切り替える制御信号と、を前記微調整部へ供給する微調整制御部と、を有する
    ことを特徴とする電圧検出回路。
  2. 前記微調整用可変抵抗回路の調整範囲は、前記粗調整用可変抵抗回路を構成する最小の抵抗値の抵抗の調整範囲よりも広い
    ことを特徴とする請求項１に記載の電圧検出回路。
  3. 前記粗調整部は、前記粗調整用可変抵抗回路の抵抗値を最大値から段階的に減少させる動作を開始し、前記比較回路の検出信号の信号レベルが第１レベルから第２レベルへ変化するのに呼応して前記粗調整用可変抵抗回路の抵抗値を最大値から段階的に減少させる動作を停止することによって、前記粗調整用可変抵抗回路を制御するように構成され、
    前記微調整部は、前記比較回路の検出信号の信号レベルが第１レベルから第２レベルへ変化するのに呼応して前記微調整用可変抵抗回路の抵抗値を最小値から段階的に増加させる動作を開始し、前記比較回路の検出信号の信号レベルが前記第２レベルから前記第１レベルへ変化するのに呼応して前記微調整用可変抵抗回路の抵抗値を最小値から段階的に増加させる動作を停止することによって、前記微調整用可変抵抗回路を制御するように構成される
    ことを特徴とする請求項１または２に記載の電圧検出回路。
  4. 前記微調整部は、前記粗調整部が前記動作状態にある時に、前記抵抗分圧回路の出力電圧にオフセット電圧を加えるように構成された
    ことを特徴とする請求項３に記載の電圧検出回路。
  5. 前記基準電圧は、前記粗調整部が前記動作状態にある時に、オフセット電圧が加えられる
    ことを特徴とする請求項３に記載の電圧検出回路。
  6. 請求項１から５のいずれかに記載の電圧検出回路を備える
    ことを特徴とする半導体装置。
  7. 粗調整用可変抵抗回路と微調整用可変抵抗回路を備えた抵抗分圧回路と、
    前記抵抗分圧回路の出力電圧と基準電圧と比較した結果の検出信号を出力する比較回路と、
    前記粗調整用可変抵抗回路を制御する粗調整部と、
    前記微調整用可変抵抗回路を制御する微調整部と、
    前記比較回路の検出信号に応じて前記粗調整部と前記微調整部を制御する制御部と、を有する電圧検出回路を備えた半導体装置の製造方法であって、
    前記制御部が、前記粗調整部を動作させて前記粗調整用可変抵抗回路の抵抗値を最大値から段階的に減少させる第１ステップと、
    前記制御部が、前記比較回路の検出信号の信号レベルが前記第１ステップにおける信号レベルから異なる信号レベルに変化したのに呼応して、前記粗調整部の動作を停止させるとともに、前記微調整部を動作させて前記比較回路の検出信号の信号レベルがさらに異なるレベルに変化するまで前記微調整用可変抵抗回路の抵抗値を最小値から段階的に増加させる第２ステップと、
    前記制御部が、前記比較回路の検出信号の信号レベルが前記第２ステップにおける信号レベルからさらに異なるレベルに変化したのに呼応して、前記微調整部の動作を停止させるステップと、を有し、
    前記微調整部の動作を停止させるステップの完了をもって、前記粗調整用可変抵抗回路の抵抗値及び前記微調整用可変抵抗回路の抵抗値を決定する
    ことを特徴とする半導体装置の製造方法。
JP2018140442A 2018-07-26 2018-07-26 電圧検出回路、半導体装置及び製造方法 Active JP7242124B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018140442A JP7242124B2 (ja) 2018-07-26 2018-07-26 電圧検出回路、半導体装置及び製造方法
TW108123840A TWI801623B (zh) 2018-07-26 2019-07-05 電壓檢測電路、半導體裝置以及半導體裝置的製造方法
KR1020190088819A KR20200012751A (ko) 2018-07-26 2019-07-23 전압 검출 회로, 반도체 장치 및 반도체 장치의 제조 방법
US16/519,694 US11255880B2 (en) 2018-07-26 2019-07-23 Voltage detection circuit, semiconductor device, and semiconductor device manufacturing method
CN201910669914.XA CN110850312B (zh) 2018-07-26 2019-07-24 电压检测电路、半导体装置以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018140442A JP7242124B2 (ja) 2018-07-26 2018-07-26 電圧検出回路、半導体装置及び製造方法

Publications (2)

Publication Number Publication Date
JP2020016578A JP2020016578A (ja) 2020-01-30
JP7242124B2 true JP7242124B2 (ja) 2023-03-20

Family

ID=69178032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018140442A Active JP7242124B2 (ja) 2018-07-26 2018-07-26 電圧検出回路、半導体装置及び製造方法

Country Status (5)

Country Link
US (1) US11255880B2 (ja)
JP (1) JP7242124B2 (ja)
KR (1) KR20200012751A (ja)
CN (1) CN110850312B (ja)
TW (1) TWI801623B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024131807A (ja) * 2023-03-16 2024-09-30 シチズン時計株式会社 電圧検出回路および時計

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330815B2 (ja) 2001-03-26 2009-09-16 株式会社東芝 半導体装置の製造方法及び製造装置
JP2009284016A (ja) 2008-05-19 2009-12-03 Goyo Electronics Co Ltd 回路装置の出力値自動調整回路
JP2012151186A (ja) 2011-01-17 2012-08-09 Seiko Instruments Inc 抵抗分割回路及び電圧検出回路
JP5110370B2 (ja) 2008-02-14 2012-12-26 横河電機株式会社 創薬スクリーニング装置
JP2015194460A (ja) 2014-03-17 2015-11-05 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04330815A (ja) * 1991-05-02 1992-11-18 Alpine Electron Inc 学習型音量調整装置
JP3222507B2 (ja) * 1991-10-16 2001-10-29 富士通株式会社 電圧減衰量の調節回路
JP2003158187A (ja) * 2001-11-21 2003-05-30 Seiko Instruments Inc バッテリー電圧検出回路
US6807118B2 (en) * 2003-01-23 2004-10-19 Hewlett-Packard Development Company, L.P. Adjustable offset differential amplifier
JP4277979B2 (ja) * 2003-01-31 2009-06-10 株式会社ルネサステクノロジ 半導体集積回路装置
JP3961505B2 (ja) * 2004-04-13 2007-08-22 松下電器産業株式会社 電圧検出回路、電源装置及び半導体装置
EP1976126B1 (en) * 2006-01-26 2010-04-21 Nihon Dempa Kogyo Co., Ltd. Vco driving circuit and frequency synthesizer
JP4979344B2 (ja) * 2006-10-30 2012-07-18 ルネサスエレクトロニクス株式会社 信号検知回路
JP4852004B2 (ja) * 2007-07-26 2012-01-11 セイコーインスツル株式会社 トリミング方法
JP2010068572A (ja) * 2008-09-09 2010-03-25 Meidensha Corp ディジタルポテンショメータ及び保護継電器
US9075029B2 (en) * 2011-01-31 2015-07-07 Scott Technologies, Inc. System and method for automatically adjusting gas sensor settings and parameters
JP2012099629A (ja) * 2010-11-02 2012-05-24 Funai Electric Co Ltd Ｌｅｄ照明装置およびケーブル接続検知装置
US8937468B2 (en) * 2012-08-13 2015-01-20 Northrop Grumman Systems Corporation Power supply systems and methods
JP2016045873A (ja) * 2014-08-26 2016-04-04 株式会社東芝 電源電圧検知回路
US10126766B2 (en) * 2016-01-26 2018-11-13 Samsung Electronics Co., Ltd. Low dropout voltage (LDO) regulator including a dual loop circuit and an application processor and a user device including the same
JP7367350B2 (ja) * 2019-06-21 2023-10-24 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330815B2 (ja) 2001-03-26 2009-09-16 株式会社東芝 半導体装置の製造方法及び製造装置
JP5110370B2 (ja) 2008-02-14 2012-12-26 横河電機株式会社 創薬スクリーニング装置
JP2009284016A (ja) 2008-05-19 2009-12-03 Goyo Electronics Co Ltd 回路装置の出力値自動調整回路
JP2012151186A (ja) 2011-01-17 2012-08-09 Seiko Instruments Inc 抵抗分割回路及び電圧検出回路
JP2015194460A (ja) 2014-03-17 2015-11-05 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
TW202007983A (zh) 2020-02-16
CN110850312A (zh) 2020-02-28
JP2020016578A (ja) 2020-01-30
KR20200012751A (ko) 2020-02-05
CN110850312B (zh) 2023-10-20
US11255880B2 (en) 2022-02-22
US20200033382A1 (en) 2020-01-30
TWI801623B (zh) 2023-05-11

Similar Documents

Publication Publication Date Title
CN106656123B (zh) 数字时钟占空比校正
US8330446B2 (en) Calibration apparatus and calibration method thereof
US9306543B2 (en) Temperature-compensated high accuracy clock
JP7115939B2 (ja) ボルテージレギュレータ
TW201334403A (zh) 無電流誤差之電阻電容校正電路
USRE40053E1 (en) Delay circuit having delay time adjustable by current
JP7242124B2 (ja) 電圧検出回路、半導体装置及び製造方法
JP2008535316A (ja) デジタル時定数トラッキング技術及び装置
JP4852004B2 (ja) トリミング方法
US10684314B2 (en) System and method for testing reference voltage circuit
US7764119B2 (en) Voltage control circuit
KR20150019000A (ko) 기준 전류 생성 회로 및 이의 구동 방법
JP2005024559A (ja) 集積回路のｒｃ時定数と目標値の比率を求める方法および装置
TW202238305A (zh) 並聯穩壓器
US7982553B2 (en) Clock generator
JP6715790B2 (ja) 基準電流源回路
JP7289973B2 (ja) ボルテージレギュレータ
US9525382B2 (en) Oscillation circuit
US9647651B2 (en) Delay circuit and semiconductor device
JP5444917B2 (ja) 抵抗値調整回路
US9270283B2 (en) Frequency generation device
JP2016100748A (ja) 発振回路
JP2016110315A (ja) 発振回路
JPH0637247A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230307

R150 Certificate of patent or registration of utility model

Ref document number: 7242124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350