JP2010068572A - ディジタルポテンショメータ及び保護継電器 - Google Patents
ディジタルポテンショメータ及び保護継電器 Download PDFInfo
- Publication number
- JP2010068572A JP2010068572A JP2008230478A JP2008230478A JP2010068572A JP 2010068572 A JP2010068572 A JP 2010068572A JP 2008230478 A JP2008230478 A JP 2008230478A JP 2008230478 A JP2008230478 A JP 2008230478A JP 2010068572 A JP2010068572 A JP 2010068572A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- digital
- value
- digital potentiometer
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】保護継電器に備えられた演算増幅回路の増幅率を系統の入力電圧,入力電流に応じて高い精度で調整することができるディジタルポテンショメータを提供する。
【解決手段】ディジタルの入力信号に応じて抵抗値を変化させるディジタルポテンショメータにおいて、直列接続された可変の抵抗素子を少なくとも2つ備え、前記抵抗素子のうち少なくとも1つは他の抵抗素子よりも容量が小さいものを適用する。
【選択図】図1
【解決手段】ディジタルの入力信号に応じて抵抗値を変化させるディジタルポテンショメータにおいて、直列接続された可変の抵抗素子を少なくとも2つ備え、前記抵抗素子のうち少なくとも1つは他の抵抗素子よりも容量が小さいものを適用する。
【選択図】図1
Description
本発明は、保護継電器に利用される演算増幅回路に使用するディジタルポテンショメータ、および前記演算増幅回路を備えた保護継電器に関する。
従来の電力系統を保護する保護継電器としては種々のものがあるが、最近では保護演算処理機能を有するコンピュータ等のディジタル装置を用いて電力系統の保護を行う、いわゆるディジタル式の保護継電器が多く採用されている。
図5は、一般的な保護継電器(ディジタル式の保護継電器)の一例を示す全体構成図である。図5に示すように、系統入力電流および系統入力電圧は、アナログ信号として計器用変成器2により検出され、アナログ入力回路3によりディジタル信号に変換され、例えばコンピュータ(マイクロコンピュータ等)の保護演算処理部(CPU等)1に出力される。ディジタル式の保護継電器に適用される系統入力電流および系統入力電圧は、系統によりそれぞれ大きさが異なるため、アナログ入力回路3の前に増幅率を調整できる演算増幅回路4を設け、系統入力電流および系統入力電圧に応じて増幅率を変える。
図6は、従来の一般的な演算増幅回路の一例を示す回路図であり、演算増幅器5を用いた非反転増幅回路である。この非反転増幅回路は、例えば入力信号が非反転入力端子に入力されるものであって、演算増幅器5の出力端子とアースとの間に第1の抵抗素子R1と第2の抵抗素子R2とを備え、第1の抵抗素子R1および第2の抵抗素子R2の中点と反転入力端子との間に、第3の抵抗素子R3を介挿したものが挙げられる。このような構成の場合の増幅率は、第1の抵抗素子R1と第2の抵抗素子R2との抵抗比R2/R1により決定される。
この演算増幅器5を用いた非反転増幅回路で増幅率を調整する手法としては、それぞれ抵抗比R2/R1が異なる複数個の非反転増幅回路を設け、それら各非反転増幅回路の中から系統電流または系統電圧に応じたもの(信号を入力するもの)を一つ選択する手法や、第1の抵抗素子R1または第2の抵抗素子R2を複数個設け、それら各抵抗素子の中から系統電流または系統電圧に応じたものを選択し適用することによって抵抗比R2/R1を調整する手法や、第1の抵抗素子R1または第2の抵抗素子R2のうち少なくとも一方を可変にする(メカニカルポテンショメータを適用する)ことで抵抗比(増幅率)R2/R1を調整する手法等が挙げられる。
演算増幅回路においては、例えばゲイン(増幅率)調整のために抵抗のトリミングを行うことが可能なものが知られている(例えば、特許文献1)。
特開平9−326645号公報(段落[0023]〜[0031]、図4)
このような保護継電器に備えられた演算増幅回路に要求される特性としては、系統の入力電圧,入力電流に応じて演算増幅回路の増幅率を高い精度で変更(調整)することが挙げられる。
しかしながら、複数の演算増幅回路を備えることによって増幅率を調整する構成および複数の抵抗素子を備え、その抵抗素子の中から使用する抵抗素子を選択することによって増幅率を調整する手法では、増幅率を高い精度で変更(調整)する場合、演算増幅回路の設定が多くなってしまうこと,抵抗の種類や組み合わせが多くなってしまうこと,実装面積が大きくなってしまうこと等の問題があった。
また、第1の抵抗素子R1または第2の抵抗素子R2にメカニカルポテンショメータを適用する手法では、抵抗の種類や組み合わせが多くなることを防止することができるものの、人手による調整が必要となり、演算増幅回路の設定に時間がかかる。また、実装面積が大きくなってしまうこと等の問題があった。
さらに、演算増幅回路の設定の簡略化および実装面積の小型化を図るために、第1の抵抗素子R1または第2の抵抗素子R2の何れかに対し、ディジタルポテンショメータを適用することも考えられたが、一般的なディジタルポテンショメータにおける抵抗値の変更(調整)は、抵抗端子間における等分された範囲での設定に限定されるため、増幅率を高い精度で変更することができなかった。
以上示したようなことから、保護継電器の増幅演算回路に備えられたディジタルポテンショメータにおいては、高い精度で抵抗値を変更できることが要求される。
また、保護継電器においては、増幅演算回路の抵抗の種類や組み合わせが多くなることを防止し、実装面積の小型化,設定の簡略化を図ると共に、系統の入力電圧および入力電流に応じて、増幅率を高い精度で変更できることが要求される。
本発明は、前記従来の問題に鑑み、案出されたもので、請求項1記載の発明は、ディジタルの入力信号に応じて抵抗値を変化させるディジタルポテンショメータであって、直列接続された可変の抵抗素子を少なくとも2つ備え、前記抵抗素子のうち少なくとも1つは他の抵抗素子よりも容量が小さいものであることを特徴とする。
請求項2記載の発明は、請求項1記載のディジタルポテンショメータを備えた演算増幅回路と、保護演算処理部を有するディジタル式の保護継電器であって、
前記演算増幅回路は、計器用変成器とアナログ入力回路との間に介挿され、計器用変成器によって検出されてアナログ入力回路に入力される系統入力電流および系統入力電圧を、監視することを特徴とする。
前記演算増幅回路は、計器用変成器とアナログ入力回路との間に介挿され、計器用変成器によって検出されてアナログ入力回路に入力される系統入力電流および系統入力電圧を、監視することを特徴とする。
請求項1記載の発明のような構成によれば、容量の小さな抵抗素子で抵抗値を微調整することが可能となる。
請求項2記載の発明のような構成によれば、2つの抵抗素子を内蔵するポテンショメータを備えた演算増幅回路を有することにより、抵抗の種類および組み合わせを増加しなくとも、増幅率を微調整することが可能となる。
以上の説明で明らかなように、請求項1記載の発明によれば、抵抗値を高い精度で変更(調整)することが可能となる。
請求項2記載の発明によれば、増幅率を高い精度で変更(調整)できるとともに、抵抗の種類や組み合わせを必要最小限に止めることができ、実装面積の小型化,設定の簡略化を図ることが可能となる。
以下本発明の実施形態に係るディジタルポテンショメータおよび保護継電器を実施例に基づいて詳細に説明する。なお、図5,6と同様なものについては同一符号等を用い、その詳細な説明を適宜省略する。
本実施形態は、保護継電器および保護継電器に備えられた演算増幅回路に使用するディジタルポテンショメータに関するものであって、前記演算増幅回路に接続され増幅率を決定する複数個の抵抗素子のうち少なくとも2つはディジタルポテンショメータから成り、前記ディジタルポテンショメータの少なくとも一つの抵抗素子により増幅率を微調整するものである。
たとえば、演算増幅回路に非反転増幅回路を適用し、演算増幅器の出力端子とアースとの間に備えられた第1の抵抗素子と第2の抵抗素子にディジタルポテンショメータを適用し、第2の抵抗素子で増幅率を微調整させる。これにより、抵抗の種類や組み合わせを必要最小限に止めることができ、実装面積の小型化,設定の簡略化を図ると共に、高い精度で増幅率を変更(調整)することが可能となる。
すなわち、一般的なディジタルポテンショメータにおける抵抗値の調整は、抵抗素子間を接触子の数で等分した範囲内における設定に限定されるのに対し、第1の抵抗素子と第2の抵抗素子の両方にディジタルポテンショメータを適用することで、高い精度で抵抗値を変更(調整)することが可能となる。たとえば、従来のように、抵抗値が10kΩに対し9個の接触子が備えられた抵抗素子のみを用いた場合、1kΩ単位の調節に限られてしまうが、本実施例のように、抵抗値1kΩに対し9個の接触子を備えた抵抗素子を追加して用いた場合には、0.1kΩ単位の調整も可能となる。一般的には64,128,256に分割され、分割数は多いほど精度は良くなる。その場合、微調整用の抵抗素子の容量は粗調整用の抵抗素子の容量の10分の1に設定する。例えば、粗調整用の抵抗素子の容量が10kΩで64分割の場合、微調整用の抵抗素子で1/64=0.01562kΩ単位の調整が可能であり,粗調整用の抵抗素子の容量が100kΩで64分割の場合、微調整用の抵抗素子で0.1562kΩ単位の調整が可能となる。
[実施例]
図1Aは、本実施例にかかる保護継電器(ディジタル式の保護継電器)の全体構成図である。図1Aに示すように本実施例における保護継電器は、計器用変成器2と、系統によって異なる電流および電圧を増幅することによって調整する演算増幅回路4と、アナログ入力回路3と、保護演算処理部1と、を主な構成としている。
図1Aは、本実施例にかかる保護継電器(ディジタル式の保護継電器)の全体構成図である。図1Aに示すように本実施例における保護継電器は、計器用変成器2と、系統によって異なる電流および電圧を増幅することによって調整する演算増幅回路4と、アナログ入力回路3と、保護演算処理部1と、を主な構成としている。
計器用変成器2においては、計器用変流器および計器用変圧器を構成し、たとえば配電線の系統電流および系統電圧を計測する。
計器用変成器2によって計測された電流信号,電圧信号は、系統によって異なるため、増幅率を変更できる演算増幅回路4によって調整された後、アナログ入力回路3に入力される。演算増幅回路4においては、例えば図1Bに示すような、非反転増幅回路が適用される。非反転増幅回路では、演算増幅器5の非反転入力端子に入力信号が入力され、その入力信号が交流ならば出力信号は反転せずに同相となり、入力信号が直流ならば同じ符号で増幅された出力信号が得られる。演算増幅器5の出力端子とアースとの間には、第1の抵抗素子R1と第2の抵抗素子R2とが設けられ、第1の抵抗素子R1および第2の抵抗素子R2の中点と反転入力端子との間には、第3の抵抗素子R3が介挿される。このときの増幅率は、第1の抵抗素子R1と第2の抵抗素子R2との抵抗比により決定される。増幅率は下記(1)式により求められる。
増幅率=(A+B)/B…(1)
前記(1)式において、A:R2を可変して得た抵抗値+R1のR2側の抵抗値、B:R1のR2側以外の抵抗値とする。
前記(1)式において、A:R2を可変して得た抵抗値+R1のR2側の抵抗値、B:R1のR2側以外の抵抗値とする。
アナログ入力回路3においては、系統の入力電気量に含まれるノイズを除去するアナログフィルタ(図示せず)と、入力電気量を所定のサンプリング周波数によってサンプリングするマルチプレクサ(図示せず)と、このマルチプレクサによりサンプリングされた信号をディジタル信号に変換するA/D変換器(図示せず)と、を構成している。
アナログ入力回路3から出力されたディジタル信号を取り込む保護演算処理部1においては、継電器処理プログラム(例えば、RAM,ROM等の記憶手段に記憶され、コンピュータを用いて実行可能なプログラム)等に基づいて、実効値演算,系統状態の監視等を行う。この実効値演算では、アナログ入力回路3から出力されたディジタル信号に基づいて、系統電流および系統電圧の実効値の演算を行う。系統状態の監視においては、実効値演算により得られた実効値の変化を読み取り、配電線の地絡,短絡等の系統状態を監視する。
本実施例の演算増幅回路4の第1の抵抗素子(以下、粗調整用抵抗素子と称する)R1,第2の抵抗素子(以下、微調整用抵抗素子と称する)R2においては、ディジタルポテンショメータ6が適用される。ディジタルポテンショメータ6のポテンショメータ自体は、メカニカルポテンショメータと略同様の構成であるが、メカニカルポテンショメータの制御方法は手作業により動作させるのに対し、ディジタルポテンショメータの制御方法は、通常、保護演算処理部1等によりディジタル制御される。
図2は保護演算処理部1から演算増幅回路4のディジタルポテンショメータ6への制御接続例である。保護演算処理部1とディジタルポテンショメータ6においては、一般的に4種類の接続方法があり、SPI(シリアル・ペリフェラル・インターフェース),2線式インターフェース,3線式インターフェース,UP/DOWNインターフェースの中から何れかが採用され、図2に示すように、その接続を通じて受けた命令をディジタルポテンショメータ6内の制御処理部6aのSPIがデコードして抵抗値を変更する。
図3は本実施例におけるディジタルポテンショメータ6内部の構成の一例を示す。ディジタルポテンショメータ6内の制御処理部6aは、外部からの指令を受けるインターフェース(例えばSPI)7と、粗調整用抵抗素子R1,微調整用抵抗素子R2のうち何れかを選択するコントロールロジック8と、ポジション(接触点)データを格納する記憶手段であって電源が低下しても該データを保持するデータレジスター部(以下、NVRAMと称する)9と、粗調整用抵抗素子R1および微調整用抵抗素子R2のポジション(接触点)を制御する制御レジスター部(以下、WCRと称する)10と、を構成している。コントロールロジック8で選択された抵抗素子(粗調整用抵抗素子R1,微調整用抵抗素子R2のうち何れか)は、インターフェース7で受けたディジタル信号に基づいて、WCR10を通じてポジション(接触点)が設定され、そのポジションデータがNVRAM9に格納される。電源立ち上げ時には、NVRAM9からポジションデータを読み出しWCR10を設定することにより、前回設定されたポジション(接触点)を再現することができる。
図4は、本実施例におけるディジタルポテンショメータのポテンショメータ部の構成の一例を示すものであり、固定端子AX,BXと、摺動子用端子WXと、摺動子Wと、固定端子AXと固定端子BXとの間の抵抗RABと、を主として構成されている。抵抗RABは、接触点(例えば128ポイントの接触点)11を持ち、該接触点11によって複数個の内部抵抗RSが存在するように等分(例えば128個に等分)されている。前記接触点11のうち何れか1つの点で、摺動子Wに接続され、該摺動子Wの位置によってRWAおよびRWBの抵抗値が決定される。すなわち、接触点の数が128ポイントとすると、各内部抵抗RSの抵抗値は、下記式により算出することができる。
「内部抵抗RSの抵抗値」=RAB/128
例えば、Rが10kΩの製品の場合、各内部抵抗RSの抵抗値は78Ω(すなわち、10kΩ/128=78Ω)となる。また、固定端子AXおよびBXと摺動子Wとの間における内部抵抗RSの数と、内部抵抗RSの抵抗値78Ωと、の積によって抵抗RWAおよびRWBを導き出すことができる。
例えば、Rが10kΩの製品の場合、各内部抵抗RSの抵抗値は78Ω(すなわち、10kΩ/128=78Ω)となる。また、固定端子AXおよびBXと摺動子Wとの間における内部抵抗RSの数と、内部抵抗RSの抵抗値78Ωと、の積によって抵抗RWAおよびRWBを導き出すことができる。
本実施例におけるディジタルポテンショメータは、例えば上記のような構成のポテンショメータ部が少なくとも2つ直列に備えるとともに、そのうち少なくとも1つは容量の小さいものが適用される。
ディジタルポテンショメータ6の自動調整においては、まず保護継電器を自動調整モードに設定(例えば、保護演算処理部1を備えたコンピュータにより設定)して系統入力から基準入力に切り替え、アナログ入力回路3で変換されたディジタル信号の値を、保護演算処理部1により基準値と比較し、その比較結果に基づいて、粗調整用抵抗素子R1および微調整用抵抗素子R2の各調整の指令(増幅率)をディジタルポテンショメータ6内の制御処理部6aに対して出力する。その後、保護演算処理部1からの指令に基づいて、ディジタルポテンショメータ6の制御処理部6aから粗調整用抵抗素子R1に対し、抵抗値の増,減の指令を出力し、次に微調整用抵抗素子R2に対し、抵抗値の増,減の指令を出力することにより、基準入力に係るディジタル信号の値が基準値の誤差範囲内となるように粗調整用抵抗素子R1および微調整用抵抗素子R2の各抵抗値を設定する。基準入力に係るディジタル信号の値が誤差範囲内となった後、ディジタルポテンショメータ6の自動調整が完了となる。前記の各抵抗値の設定データ(接触子のポジション設定等のデータ)は、例えばディジタルポテンショメータ6内の記憶手段等に記憶しておいても良い。
自動調整モード以外では、ディジタルポテンショメータ6の粗調整用抵抗素子R1および微調整用抵抗素子R2の各抵抗値は変化させないものとする。例えば、前記の各抵抗値の設定データがディジタルポテンショメータ6等に記憶されている場合、電源立ち上げ時に設定データを読み出して各抵抗素子(粗調整用抵抗素子R1および微調整用抵抗素子R2)の設定(自動調整モードによる設定の再現)を行うことができる。
次に、具体的な調整例として、図1Bのような非反転増幅回路を用いて以下に説明する。ここでは、粗調整用抵抗素子R1として接触点128ポイントの100kΩ,微調整用抵抗素子R2として接触点128ポイントの10kΩのものをそれぞれ適用し、粗調整用抵抗素子R1がアースと微調整用抵抗素子R2との間に存在した構成とし、基準入力に対し例えば最大値0.5Vを入力して増幅率10倍を得たい場合を説明する。この場合、演算増幅回路4の増幅率は下記(2)式となる。
増幅率=(A+B)/B…(2)
ここで、Aは、R2の可変した抵抗値(R2)+R1の可変したR2側抵抗値(R1A)を示し、Bは、R1の可変したアース側抵抗値(R1B)を示す。これを上記(2)式に代入すると、下記(3)式となる。
ここで、Aは、R2の可変した抵抗値(R2)+R1の可変したR2側抵抗値(R1A)を示し、Bは、R1の可変したアース側抵抗値(R1B)を示す。これを上記(2)式に代入すると、下記(3)式となる。
増幅率=(A+B)/B=(R2+R1A+R1B)/R1B
=(R2+R1)/R1B…(3)
上記(3)式より、粗調整用抵抗素子R1によってR1,R1Bを決定すると微調整用抵抗素子R2を変化させて微調整が可能であることが読み取れる。微調整用抵抗素子R2は、中間位置5kΩ位置(64タップ)としておく。増幅率を10倍にするための粗調整を行う場合、粗調整用抵抗素子R1の内部抵抗をR,タップ位置をNとすると、上記増幅率は、下記(4)式となる。
=(R2+R1)/R1B…(3)
上記(3)式より、粗調整用抵抗素子R1によってR1,R1Bを決定すると微調整用抵抗素子R2を変化させて微調整が可能であることが読み取れる。微調整用抵抗素子R2は、中間位置5kΩ位置(64タップ)としておく。増幅率を10倍にするための粗調整を行う場合、粗調整用抵抗素子R1の内部抵抗をR,タップ位置をNとすると、上記増幅率は、下記(4)式となる。
増幅率=(R2+128*R)/(N*R)…(4)
ここで、微調整用抵抗素子R2が5kΩ(64タップ)の場合、R2=128*R/20となるため、増幅率10とすれば、下記(5)式となる。
ここで、微調整用抵抗素子R2が5kΩ(64タップ)の場合、R2=128*R/20となるため、増幅率10とすれば、下記(5)式となる。
10=(128*R/20+128*R)/(N*R)…(5)
上記(5)式からNは、粗調整用抵抗素子R1のタップ位置Nは下記(6)式となる。
上記(5)式からNは、粗調整用抵抗素子R1のタップ位置Nは下記(6)式となる。
N=13.4≒13…(6)
上記(6)式により、粗調整用抵抗素子R1のタップ位置を13に設定する。R1Bの抵抗値は、下記(7)式となる。
上記(6)式により、粗調整用抵抗素子R1のタップ位置を13に設定する。R1Bの抵抗値は、下記(7)式となる。
R1B=13*100/128=10.15625kΩ…(7)
この状態でアナログ入力回路3から出力された値を保護演算処理部1にて判定し、管理値範囲内(5.0V±10%)であれば、前記の値が管理中心値よりも高い場合、次に制御処理部6aにおいて、微調整用抵抗素子R2のタップ位置を−32タップ移動する。変更後(−32タップ移動後)、アナログ入力回路3から出力された値が管理値範囲内であるかどうかを保護演算処理部1にて判定する。判定結果が管理値範囲内の場合、微調整用抵抗素子R2を調整して、より管理中心値に近くなるように調整する。具体的には、管理中心値よりも高ければ、制御処理部6aにおいて、微調整用抵抗素子R2を前回制御したタップ値の半分のタップ値である−16タップ移動する。この様に、微調整用抵抗素子R2のタップ位置を変更した後、アナログ入力回路3から出力された値が管理中心値に近いかを保護演算処理部1にて判定し、制御処理部6aにより必要に応じて前回制御したタップ値の半分のタップ値を加減算して管理中心値に近いタップ値に設定する。今回の場合、20タップで中心値となる。このように、微調整用抵抗素子R2を最初は中間位置に設定しておき、前回制御したタップ値の半分のタップ位置を調整することで要求に従った増幅値に微調整することができる。
この状態でアナログ入力回路3から出力された値を保護演算処理部1にて判定し、管理値範囲内(5.0V±10%)であれば、前記の値が管理中心値よりも高い場合、次に制御処理部6aにおいて、微調整用抵抗素子R2のタップ位置を−32タップ移動する。変更後(−32タップ移動後)、アナログ入力回路3から出力された値が管理値範囲内であるかどうかを保護演算処理部1にて判定する。判定結果が管理値範囲内の場合、微調整用抵抗素子R2を調整して、より管理中心値に近くなるように調整する。具体的には、管理中心値よりも高ければ、制御処理部6aにおいて、微調整用抵抗素子R2を前回制御したタップ値の半分のタップ値である−16タップ移動する。この様に、微調整用抵抗素子R2のタップ位置を変更した後、アナログ入力回路3から出力された値が管理中心値に近いかを保護演算処理部1にて判定し、制御処理部6aにより必要に応じて前回制御したタップ値の半分のタップ値を加減算して管理中心値に近いタップ値に設定する。今回の場合、20タップで中心値となる。このように、微調整用抵抗素子R2を最初は中間位置に設定しておき、前回制御したタップ値の半分のタップ位置を調整することで要求に従った増幅値に微調整することができる。
上記のように粗調整用抵抗素子R1のタップ位置を13、微調整用抵抗素子R2のタップ位置を20とすると、下記(8)式により増幅率は10倍となる。
増幅率=(20*10kΩ/128+100kΩ)/(13*100kΩ/128)=10倍…(8)
このような判定,調整等の工程を経て、アナログ入力回路3から出力された値が管理中心値でない場合には、該工程を反復し、管理中心値に近い値(変更するタップ値が4以下)になった時点で、前記制御処理部6aにて微調整用抵抗素子R2を、+1,−1タップずつ調整し、より管理中心値に近い値を最終設定とする。
このような判定,調整等の工程を経て、アナログ入力回路3から出力された値が管理中心値でない場合には、該工程を反復し、管理中心値に近い値(変更するタップ値が4以下)になった時点で、前記制御処理部6aにて微調整用抵抗素子R2を、+1,−1タップずつ調整し、より管理中心値に近い値を最終設定とする。
また、NVRAM9では、タップ位置の設定データ(例えば、最終設定データ)が記録され、例えば新たな調整が行われる場合には、該設定データ(タップ位置等のデータ)がNVRAM9から読み出され、WCR10に設定される。
本実施例のように構成することにより、ポテンショメータは高い精度で抵抗値を変更することが可能となる。また、保護継電器は、抵抗の種類や組み合わせを増加しなくとも、増幅率を微調整することが可能となるため、抵抗の種類や組み合わせを最小限に止めることができると共に、実装面積の小型化が可能となる。また増幅率の変更は保護演算処理部において制御されるため設定の簡略化を図ることが可能となる。
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
例えば、本実施例では演算増幅回路に非反転増幅回路を適用したが、演算増幅回路に備えられた抵抗素子が、増幅率を決定する構成であれば、例えば、加算増幅回路,反転増幅回路等、種々の構成の演算増幅回路を適宜適用することができる。
また本実施例では、ディジタルポテンショメータ内部の2つの抵抗要素を直列に接続した構成を説明したが、増幅率を決定する抵抗素子が複数であれば、抵抗素子が3個以上の構成でも、並列に接続された構成でも適宜適用可能である。
さらに本実施例では、ディジタル式の保護継電器を適用したが、ディジタルポテンショメータ内の制御処理部に制御信号を送信するディジタル装置を備えた構成であれば、アナログ式の保護継電器でも適宜適用可能である。
1…保護演算処理部
2…計器用変成器
3…アナログ入力回路
4…増幅回路
5…増幅演算器
6…ディジタルポテンショメータ
R1…粗調整用抵抗素子
R2…微調整用抵抗素子
AX,BX…固定端子
WX…摺動子用端子
W…摺動子
RS…内部抵抗
RAB…抵抗
2…計器用変成器
3…アナログ入力回路
4…増幅回路
5…増幅演算器
6…ディジタルポテンショメータ
R1…粗調整用抵抗素子
R2…微調整用抵抗素子
AX,BX…固定端子
WX…摺動子用端子
W…摺動子
RS…内部抵抗
RAB…抵抗
Claims (2)
- ディジタルの入力信号に応じて抵抗値を変化させるディジタルポテンショメータであって、
直列接続された可変の抵抗素子を少なくとも2つ備え、前記抵抗素子のうち少なくとも1つは他の抵抗素子よりも容量が小さいものであることを特徴とするディジタルポテンショメータ。 - 請求項1記載のディジタルポテンショメータを備えた演算増幅回路と、保護演算処理部を有するディジタル式の保護継電器であって、
前記演算増幅回路は、計器用変成器とアナログ入力回路との間に介挿され、
計器用変成器によって検出されてアナログ入力回路に入力される系統入力電流および系統入力電圧を、監視することを特徴とする保護継電器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008230478A JP2010068572A (ja) | 2008-09-09 | 2008-09-09 | ディジタルポテンショメータ及び保護継電器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008230478A JP2010068572A (ja) | 2008-09-09 | 2008-09-09 | ディジタルポテンショメータ及び保護継電器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010068572A true JP2010068572A (ja) | 2010-03-25 |
Family
ID=42193667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008230478A Pending JP2010068572A (ja) | 2008-09-09 | 2008-09-09 | ディジタルポテンショメータ及び保護継電器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010068572A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2369422A1 (en) | 2010-03-24 | 2011-09-28 | Brother Kogyo Kabushiki Kaisha | Developing cartridge |
JPWO2015145675A1 (ja) * | 2014-03-27 | 2017-04-13 | 三菱電機株式会社 | 電圧信号検出装置および電圧信号調整方法 |
JP2020016578A (ja) * | 2018-07-26 | 2020-01-30 | エイブリック株式会社 | 電圧検出回路、半導体装置及び製造方法 |
-
2008
- 2008-09-09 JP JP2008230478A patent/JP2010068572A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2369422A1 (en) | 2010-03-24 | 2011-09-28 | Brother Kogyo Kabushiki Kaisha | Developing cartridge |
DE202011110654U1 (de) | 2010-03-24 | 2015-06-17 | Brother Kogyo Kabushiki Kaisha | Entwicklerkartusche |
JPWO2015145675A1 (ja) * | 2014-03-27 | 2017-04-13 | 三菱電機株式会社 | 電圧信号検出装置および電圧信号調整方法 |
JP2020016578A (ja) * | 2018-07-26 | 2020-01-30 | エイブリック株式会社 | 電圧検出回路、半導体装置及び製造方法 |
CN110850312A (zh) * | 2018-07-26 | 2020-02-28 | 艾普凌科有限公司 | 电压检测电路、半导体装置以及半导体装置的制造方法 |
TWI801623B (zh) * | 2018-07-26 | 2023-05-11 | 日商艾普凌科有限公司 | 電壓檢測電路、半導體裝置以及半導體裝置的製造方法 |
CN110850312B (zh) * | 2018-07-26 | 2023-10-20 | 艾普凌科有限公司 | 电压检测电路、半导体装置以及半导体装置的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101873298B1 (ko) | 디지털 코드에 따라 지수적으로 제어되는 가변 이득과 차단주파수를 특성을 갖는 필터 및 증폭기 | |
KR20090117685A (ko) | 자동 이득 제어 회로 | |
JP2014120840A (ja) | 半導体装置及びオフセット電圧の補正方法 | |
JPH05180881A (ja) | 時定数検出回路及び時定数調整回路 | |
JP2010068572A (ja) | ディジタルポテンショメータ及び保護継電器 | |
US5179379A (en) | Analog to digital convertor with drift compensation | |
US6952132B2 (en) | Method and apparatus for automatic gain control | |
US9007244B2 (en) | Sampling rate based adaptive analog biasing | |
JP4721859B2 (ja) | オーディオアンプ | |
JP6663165B2 (ja) | 電圧及び電流供給回路 | |
JP2009281774A (ja) | 電流センサ | |
US6963238B2 (en) | Level shift circuit | |
JP2003008375A (ja) | 可変利得増幅器 | |
US20090257163A1 (en) | Current gain control of circuit breaker trip unit | |
JP3454708B2 (ja) | 電流検出装置 | |
KR100511706B1 (ko) | 피엘씨 아날로그 입력 모듈 | |
JP2005123759A (ja) | デジタル/アナログ変換器用出力可変回路 | |
JPH10320684A (ja) | 保護リレーシステム | |
JP2595406B2 (ja) | 計量装置 | |
JP3154311B2 (ja) | 入力変換表示装置 | |
JPS6339921B2 (ja) | ||
US10312930B1 (en) | ADC digital gain error compensation | |
JP2004104269A (ja) | 信号切替器及び同信号切替器を備えた可変利得増幅器 | |
JP2003060504A (ja) | A/d変換装置およびa/dコンバータ用誤差補正装置 | |
US20210067169A1 (en) | Signal processing device |