JP7367350B2 - 回路装置、発振器、電子機器及び移動体 - Google Patents

Description

本発明は、回路装置、発振器、電子機器及び移動体等に関する。

ＴＣＸＯ（Temperature Compensated crystal Oscillator）等の発振器は、温度センサーの検出結果に基づいて発振周波数の温度特性を補償することで、発振周波数の変動を抑制する。具体的には、発振器は、発振周波数の温度特性を多項式近似した温度補償電圧を生成し、その温度補償電圧に基づいて発振回路の発振周波数を補償する。特許文献１には、温度関数発生回路を備えた温度補償水晶発振回路が記載されている。温度関数発生回路は高次成分を含む温度関数を発生させ、その温度関数に基づいて発振周波数が補償される。温度関数発生回路は奇関数回路を含み、その奇関数回路の一例として５次成分発生回路が記載されている。５次成分発生回路は、カレントミラー回路から複数の差動増幅器に定電流を供給し、各差動増幅器に異なる電圧レベルの参照電圧を供給する。

国際公開第０４／０２５８２４号

振動子と回路の個体差によって、発振周波数の温度特性には個体差がある。この個体差に合わせて多項式近似のパラメーターを調整する必要があるため、温度補償回路は調整回路を有する。多項式近似の精度が高いほど発振周波数の偏差を小さくできるが、パラメーター調整の分解能を高くすると回路規模が増加するため、回路の小型化と調整の高分解能化を両立することが難しいという課題がある。

本発明の一態様は、温度センサーからの温度検出電圧と温度補償データとに基づいて、温度補償電流を生成する電流生成回路と、前記温度補償電流を温度補償電圧に変換する電流電圧変換回路と、を含み、前記電流生成回路は、前記温度補償データの下位側ビットに基づいて前記温度補償電流の微調整を行い、前記温度補償データの上位側ビットに基づいて前記温度補償電流の粗調整を行う回路装置に関係する。

回路装置の第１構成例。 回路装置の第１詳細構成例。 高次関数電流生成回路の第１詳細構成例。 バックゲート電圧に対するトランジスターのドレイン電流の特性。 高次補正データに対する高次関数電流の特性。 関数発生回路の詳細構成例。 高次関数電流生成回路の第２詳細構成例。 高次関数電流の調整を説明する図。 １次関数電流生成回路及び電流電圧変換回路の詳細構成例。 温度センサーの詳細構成例。 センサー部の詳細構成例。 発振器の構成例、及び回路装置の第２構成例。 発振器の第１の構造例。 発振器の第２の構造例。 電子機器の構成例。 移動体の例。

以下、本開示の好適な実施形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された内容を不当に限定するものではなく、本実施形態で説明される構成の全てが必須構成要件であるとは限らない。

１．回路装置
図１は、回路装置２０の第１構成例である。回路装置２０は、温度センサー４０と電流生成回路６６と電流電圧変換回路６８と記憶部７５とを含む。

電流生成回路６６は、温度センサー４０からの温度検出電圧ＶＴＳと温度補償データＤＣ［７：０］とに基づいて、温度補償電流ＩＣＯＭＰを生成する。電流電圧変換回路６８は、温度補償電流ＩＣＯＭＰを温度補償電圧ＶＣＯＭＰに変換する。このとき、電流生成回路６６は、温度補償データの下位側ビットＤＣ［４：０］に基づいて温度補償電流ＩＣＯＭＰの微調整を行い、温度補償データの上位側ビットＤＣ［７：５］に基づいて温度補償電流ＩＣＯＭＰの粗調整を行う。

温度補償電圧ＶＣＯＭＰは、温度依存性を有する補償対象パラメーターを温度補償するための電圧である。温度補償とは、温度が変化したときの補償対象パラメーター変化を抑制することである。例えば、回路装置２０が発振器に適用された場合、温度補償電圧ＶＣＯＭＰは、発振器の発振周波数を温度補償するための電圧である。粗調整とは、微調整を含めた調整全体の分解能よりも低い分解能を有する調整のことである。微調整とは、粗調整の調整ステップを更に細かい複数の調整ステップに分割する調整のことである。

温度補償データＤＣ［７：０］は、温度補償電圧ＶＣＯＭＰの温度特性を設定するためのデータである。具体的には、温度補償データＤＣ［７：０］は、電流生成回路６６が温度検出電圧ＶＴＳに対してどのような特性の温度補償電流ＩＣＯＭＰを生成するかを設定する。温度補償データＤＣ［７：０］は記憶部７５に記憶される。補償対象パラメーターの温度依存性が製造時等において予め測定され、その温度依存性に対応した温度補償データＤＣ［７：０］が決定され、その温度補償データＤＣ［７：０］が記憶部７５に書き込まれる。例えば、記憶部７５は不揮発性メモリーであり、製造時において温度補償データＤＣ［７：０］が不揮発性メモリーに記憶される。或いは、記憶部７５はＲＡＭ又はレジスターであってもよく、回路装置２０の通常動作においてホスト等からＲＡＭ又はレジスターに温度補償データＤＣ［７：０］が書き込まれてもよい。

電流生成回路６６は、上位側ビットＤＣ［７：５］に基づいて温度補償電流ＩＣＯＭＰの粗調整を行う粗調整回路６２と、下位側ビットＤＣ［４：０］に基づいて温度補償電流ＩＣＯＭＰの微調整を行う微調整回路６４と、を含む。電流生成回路６６は、温度検出電圧ＶＴＳを変数とする多項式近似により温度補償電流ＩＣＯＭＰを生成する。多項式は０次、１次、高次の項を含んでおり、そのうち１次と高次の補正を電流生成回路６６が行う。高次は例えば３次であり、更に４次以上を含んでいてもよい。後述のように、電流生成回路６６は１次関数及び高次関数の電流生成回路を含んでおり、その各次の電流生成回路に対して粗調整回路及び微調整回路がそれぞれ設けられる。ここでは、それらをまとめて粗調整回路６２及び微調整回路６４と呼ぶ。

本実施形態によれば、温度補償データＤＣ［７：０］に基づく温度補償電流ＩＣＯＭＰの調整が、上位側ビットＤＣ［７：５］に基づく粗調整と、下位側ビットＤＣ［４：０］に基づく微調整に分離されたことで、回路の小型化と調整の高分解能化を両立できる。即ち、粗調整と微調整に分けたことで粗調整回路６２をコンパクトにしつつ、微調整回路６４により高分解能化できる。また、粗調整回路６２と微調整回路６４を異なる回路構成にできるので、粗調整回路６２に比べてレイアウト面積の点で有利な微調整回路６４を構成できる。

具体的には、温度補償電流ＩＣＯＭＰを粗調整するために、電流生成回路６６内において各次の関数電流が流れる経路に粗調整回路６２を設ける。電流が流れる経路に配置されたトランジスターは１／ｆノイズを発生するので、その１／ｆノイズを低減するためにトランジスターのゲート面積を大きくする必要がある。調整のビット数が多いほどトランジスター数が増えるため、大きなゲート面積のトランジスターを多数設ける必要がある。本実施形態では上位側ビットＤＣ［７：５］に基づく粗調整を行うためビット数が３に低減されており、回路面積を大幅に低減できる。

その一方で微調整回路６４を設けたことで調整の分解能を確保できる。微調整は電流を大きく調整する必要がないため、電流生成回路６６内において電流が流れない経路に微調整回路６４を設けることができる。具体的には、後述するように、トランジスターのバックゲート電圧調整によって微調整を実現できる。電流が流れない経路では１／ｆノイズが発生しないので、回路素子の面積を大きくする必要がなく、粗調整回路６２に比べてレイアウト面積を抑制できる。

なお、図１では回路装置２０が温度センサー４０を含むが、これに限定されず、温度センサー４０は回路装置２０の外部に設けられてもよい。この場合、温度センサー４０から回路装置２０に温度検出電圧ＶＴＳが入力される。また図１では温度補償データが８ビットであるが、これに限定されず、温度補償データは２ビット以上であればよい。また図１では温度補償データの上位側ビットが３ビットであり、下位側ビットが５ビットであるが、これに限定されず、上位側と下位側に割り振るビット数は任意であってよい。

２．回路装置の詳細構成例
図２は、回路装置２０の第１詳細構成例である。なお、既に説明した構成要素と同一の構成要素には同一の符号を付し、その構成要素についての説明を適宜に省略する。

図２に示すように、電流生成回路６６は、１次関数電流ＩＣ１を生成する１次関数電流生成回路１１０と、高次関数電流ＩＣＮを生成する高次関数電流生成回路１２０と、を含む。１次関数電流ＩＣ１と高次関数電流ＩＣＮが加算された電流が温度補償電流ＩＣＯＭＰとなる。

高次関数電流生成回路１２０は、温度検出電圧ＶＴＳと、温度補償データの高次補正データＤＣＮ［７：０］とに基づいて、２次以上の高次関数電流ＩＣＮを生成する。高次関数電流生成回路１２０は、高次補正データの下位側ビットである高次用下位側ビットＤＣＮ［４：０］に基づいて高次関数電流ＩＣＮの微調整を行う。また高次関数電流生成回路１２０は、高次補正データの上位側ビットである高次用上位側ビットＤＣ［７：５］に基づいて高次関数電流ＩＣＮの粗調整を行う。

具体的には、記憶部７５は高次補正データＤＣＮ［７：０］を記憶しており、その高次補正データＤＣＮ［７：０］を高次関数電流生成回路１２０に出力する。高次関数電流生成回路１２０は、高次用上位側ビットＤＣＮ［７：５］に基づいて高次関数電流ＩＣＮの粗調整を行う高次用粗調整回路１２２と、高次用下位側ビットＤＣＮ［４：０］に基づいて高次関数電流ＩＣＮの微調整を行う高次用微調整回路１２４と、を含む。高次関数電流ＩＣＮは、温度に対する多項式のうち２次以上の項を近似する電流である。高次関数は例えば多項式における３次の項であるが、これに限定されず、多項式における２次以上の項であればよい。

１次関数電流生成回路１１０は、温度検出電圧ＶＴＳと、温度補償データの１次補正データＤＣ１［７：０］とに基づいて、１次関数電流ＩＣ１を生成する。１次関数電流生成回路１１０は、１次補正データの下位側ビットである１次用下位側ビットＤＣ１［４：０］に基づいて１次関数電流ＩＣ１の微調整を行う。また１次関数電流生成回路１１０は、１次補正データの上位側ビットである１次用上位側ビットＤＣ１［７：５］に基づいて１次関数電流ＩＣ１の粗調整を行う。

具体的には、記憶部７５は１次補正データＤＣ１［７：０］を記憶しており、その１次補正データＤＣ１［７：０］を１次関数電流生成回路１１０に出力する。１次関数電流生成回路１１０は、１次用上位側ビットＤＣ１［７：５］に基づいて１次関数電流ＩＣ１の粗調整を行う１次用粗調整回路１１２と、１次用下位側ビットＤＣ１［４：０］に基づいて１次関数電流ＩＣ１の微調整を行う１次用微調整回路１１４と、を含む。１次関数電流ＩＣ１は、温度に対する多項式のうち１次の項を近似する電流である。

本実施形態によれば、１次関数電流ＩＣ１の調整と高次関数電流ＩＣＮの調整の各々が、粗調整と微調整に分離される。これにより、１次関数電流生成回路１１０及び高次関数電流生成回路１２０において回路の小型化と調整の高分解能化を両立できる。即ち、１次と高次の各々において粗調整と微調整に分けたことで、１次と高次の各々において粗調整回路をコンパクトにしつつ、微調整回路により高分解能化できる。また、１次と高次の各々において粗調整回路及び微調整回路を適切な回路構成にできる。

なお、図２では、１次と高次において共に粗調整が３ビットで微調整が５ビットであるが、これに限定されず、１次と高次で粗調整と微調整のビット数が異なっていてもよい。また、また図２では、１次補正データ及び高次補正データが８ビットであるが、これに限定されず、各々２ビット以上であればよく、１次補正データ及び高次補正データが異なるビット数であってもよい。

また図２では、高次関数電流生成回路１２０を１つだけ設けているが、これに限定されず、例えば電流生成回路６６が３次関数電流生成回路、４次関数電流生成回路及び５次関数電流生成回路を含んでもよい。このとき、各次の電流生成回路に対して粗調整回路及び微調整回路がそれぞれ設けられてもよい。また４次及び５次関数電流生成回路が１体の回路として構成されてもよい。この場合、４次及び５次関数電流生成回路は、１組の粗調整回路及び微調整回路を有し、４次関数電流と５次関数電流が加算された後の電流に対して粗調整回路及び微調整回路が調整を行ってもよい。

温度センサー４０は、温度補償データの０次補正データＤＣ０［７：０］に基づいて温度検出電圧ＶＴＳを出力する。温度センサー４０は、０次補正データの上位側ビットである０次用上位側ビットＤＣ０［７：５］に基づいて温度検出電圧ＶＴＳのオフセットの粗調整を行う。また温度センサー４０は、０次補正データの下位側ビットである０次用下位側ビットＤＣ０［４：０］に基づいて温度検出電圧ＶＴＳのオフセットの微調整を行う。

具体的には、記憶部７５は０次補正データＤＣ０［７：０］を記憶しており、その０次補正データＤＣ０［７：０］を温度センサー４０に出力する。温度センサー４０は、０次用上位側ビットＤＣ０［７：５］に基づいて温度検出電圧ＶＴＳのオフセットの粗調整を行う０次用粗調整回路４２と、０次用下位側ビットＤＣ０［４：０］に基づいて温度検出電圧ＶＴＳのオフセットの微調整を行う０次用微調整回路４４と、を含む。温度検出電圧ＶＴＳは、温度に対して０次及び１次の項を近似する電圧である。０次補正データＤＣ０［７：０］は、温度検出電圧ＶＴＳの０次項であるオフセットを調整するためのデータである。

本実施形態によれば、温度検出電圧ＶＴＳのオフセット調整が、粗調整と微調整に分離される。これにより、温度検出電圧ＶＴＳのオフセットを調整する回路の小型化と調整の高分解能化を両立できる。即ち、温度検出電圧ＶＴＳのオフセット調整において、粗調整と微調整に分けたことで、０次用粗調整回路４２をコンパクトにしつつ、０次用微調整回路４４により高分解能化できる。また粗調整と微調整に分離したことで、０次用粗調整回路４２及び０次用微調整回路４４を適切な回路構成にできる。

具体的には、温度検出電圧ＶＴＳのオフセットを粗調整するために、温度センサー４０において電流が流れる経路に０次用粗調整回路４２を設ける。電流が流れる経路に配置されたトランジスターは１／ｆノイズを発生するので、その１／ｆノイズを低減するためにトランジスターのゲート面積を大きくする必要がある。本実施形態では０次用上位側ビットＤＣ０［７：５］に基づく粗調整を行うためビット数が３に低減されており、回路面積を大幅に低減できる。

その一方で０次用微調整回路４４を設けたことで調整の分解能を確保できる。微調整は電流を大きく調整する必要がないため、温度センサー４０内において電流が流れない経路に０次用微調整回路４４を設けることができる。電流が流れない経路では１／ｆノイズが発生しないので、回路素子の面積を大きくする必要がなく、粗調整回路に比べてレイアウト面積を抑制できる。

なお、図２では０次補正データが８ビットであるが、これに限定されず、０次補正データは２ビット以上であればよい。また図２では０次補正データの上位側ビットが３ビットであり、下位側ビットが５ビットであるが、これに限定されず、上位側と下位側に割り振るビット数は任意であってよい。

３．高次関数電流生成回路
図３は、高次関数電流生成回路１２０の第１詳細構成例である。関数発生回路１２６と高次用カレントミラー回路１２８とを含む。

関数発生回路１２６は、温度に対する関数を近似する電流であるミラー入力関数電流ＩＦＮを温度検出電圧ＶＴＳに基づいて生成する。ミラー入力関数電流ＩＦＮは、温度に対する多項式のうち２次以上の項を近似する電流であり、且つ温度補償データに基づく調整が行われる前の電流である。関数発生回路１２６の詳細構成については後述する。

高次用カレントミラー回路１２８は、ミラー入力関数電流ＩＦＮをミラーすることで、高次関数電流ＩＣＮを出力する。このとき、高次用カレントミラー回路１２８は、高次補正データＤＣＮ［７：０］に基づいて電流ミラー比を調整することで、高次関数電流ＩＣＮを調整する。高次用カレントミラー回路１２８は、第１の高次用トランジスターであるトランジスターＴＣＮ１と、第２の高次用トランジスターであるトランジスターＴＣＮ２と、高次用粗調整回路１２２と、高次用微調整回路１２４と、を含む。トランジスターＴＣＮ２のドレイン電流と高次用粗調整回路１２２の出力電流とが加算された電流が、高次関数電流ＩＣＮとなる。

トランジスターＴＣＮ１にはミラー入力関数電流ＩＦＮが流れる。トランジスターＴＣＮ２は、トランジスターＴＣＮ１に流れるミラー入力関数電流ＩＦＮをミラーする。具体的には、トランジスターＴＣＮ１及びＴＣＮ２はＰ型トランジスターである。トランジスターＴＣＮ１及びＴＣＮ２のソースは電源ノードに接続される。電源ノードは、電源ＶＤＤが供給されるノードである。トランジスターＴＣＮ１のゲート及びドレインは関数発生回路１２６の出力ノード及びトランジスターＴＣＮ２のゲートに共通接続される。トランジスターＴＣＮ２のドレインは高次関数電流生成回路１２０の出力ノードに接続される。

なお、本実施形態における接続は電気的な接続である。電気的な接続は、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続である。電気的な接続は能動素子等を介した接続であってもよい。

高次用微調整回路１２４は、高次用下位側ビットＤＣＮ［４：０］に基づいてトランジスターＴＣＮ２のバックゲート電圧ＢＧＮを調整することで、トランジスターＴＣＮ２の電流ミラー比を調整する。高次用微調整回路１２４は、バックゲート電圧ＢＧＮを生成する電圧生成回路である。具体的には、高次用微調整回路１２４は、可変抵抗回路ＲＶＮ１、ＲＶＮ２と抵抗ＲＮとを含む。可変抵抗回路ＲＶＮ１は、電源ノードとトランジスターＴＣＮ２のバックゲートとの間に接続される。可変抵抗回路ＲＶＮ２及び抵抗ＲＮは、トランジスターＴＣＮ２のバックゲートと接地ノードＮＧＮとの間に直列接続される。可変抵抗回路ＲＶＮ１とＲＶＮ２の間から出力される分圧電圧が、バックゲート電圧ＢＧＮとしてトランジスターＴＣＮ２のバックゲートに入力される。

可変抵抗回路ＲＶＮ１、ＲＶＮ２の抵抗値は、高次用下位側ビットＤＣＮ［４：０］により可変に設定され、それによってバックゲート電圧ＢＧＮが可変に設定される。可変抵抗回路ＲＶＮ１は、直列接続された複数の抵抗と、複数のスイッチと、を含む。各抵抗にはスイッチが並列接続される。これらのスイッチが上記複数のスイッチに相当する。各スイッチが高次用下位側ビットＤＣＮ［４：０］によりオン又はオフすることで、可変抵抗回路ＲＶＮ１の抵抗値が設定される。可変抵抗回路ＲＶＮ２の構成も同様である。

図４は、バックゲート電圧ＢＧＮに対するトランジスターＴＣＮ２のドレイン電流の特性である。図４において、複数の点は、高次用下位側ビットＤＣＮ［４：０］の各値に対するシミュレーション結果を示し、点線は、シミュレーション結果を直線近似した線である。

高次用微調整回路１２４は、高次用下位側ビットＤＣＮ［４：０］の階調値に対して等間隔なバックゲート電圧ＢＧＮを生成する。図４に示すように、バックゲート電圧ＢＧＮに対してトランジスターＴＣＮ２のドレイン電流はリニアに変化する。このため、トランジスターＴＣＮ２のドレイン電流は、高次用下位側ビットＤＣＮ［４：０］の階調値に対して等間隔になる。

本実施形態によれば、高次用微調整回路１２４が高次用下位側ビットＤＣＮ［４：０］に基づいてバックゲート電圧ＢＧＮを調整することで、高次用下位側ビットＤＣＮ［４：０］に応じて高次関数電流ＩＣＮを微調整できる。

次に高次用粗調整回路１２２について説明する。高次用粗調整回路１２２は、高次用上位側ビットＤＣ［７：５］に基づく電流ミラー比で、トランジスターＴＣＮ１に流れるミラー入力関数電流ＩＦＮをミラーする。

具体的には、高次用粗調整回路１２２は、第１～第３粗調整用トランジスターであるトランジスターＴＲＮ１～ＴＲＮ３と、第１～第３粗調整用スイッチであるスイッチＳＲＮ１～ＳＲＮ３とを含む。スイッチＳＲＮ１～ＳＲＮ３は、トランジスターＴＲＮ１～ＴＲＮ３のゲートとトランジスターＴＣＮ１のゲートとの間に設けられる。トランジスターＴＲＮ１～ＴＲＮ３はＰ型トランジスターであり、そのソースは電源ノードに接続され、そのドレインは高次関数電流生成回路１２０の出力ノードに接続される。トランジスターＴＲＮ１～ＴＲＮ３のゲートは、それぞれスイッチＳＲＮ１～ＳＲＮ３の一端に接続される。スイッチＳＲＮ１～ＳＲＮ３の他端はトランジスターＴＣＮ１のゲートに共通接続される。

トランジスターＴＲＮ１～ＴＲＮ３はユニットトランジスターで構成される。例えば、トランジスターＴＲＮ１のユニットトランジスター数を１としたとき、トランジスターＴＲＮ２、ＴＲＮ３のユニットトランジスター数は、それぞれ２、４である。またトランジスターＴＣＮ１、ＴＣＮ２もユニットトランジスターで構成されており、そのユニットトランジスター数は、それぞれ４、２である。

スイッチＳＲＮ１、ＳＲＮ２、ＳＲＮ３は、それぞれＤＣＮ［５］、ＤＣＮ［６］、ＤＣＮ［７］によりオン又はオフになる。トランジスターＴＲＮ１、ＴＲＮ２、ＴＲＮ３は、それぞれスイッチＳＲＮ１、ＳＲＮ２、ＳＲＮ３がオンのときミラー入力関数電流ＩＦＮをミラーする。このミラー比は、ユニットトランジスター数の比によって決まるので、高次用粗調整回路１２２全体としてのミラー比は、高次用上位側ビットＤＣＮ［７：５］の値に比例することになる。

図５は、高次補正データＤＣＮ［７：０］に対する高次関数電流ＩＣＮの特性である。図５において、横軸は高次用上位側ビットＤＣＮ［７：５］であり、縦軸は、任意の固定温度における高次関数電流ＩＣＮである。図８に示すようにＩＣＮは低温又は高温でＩＣＮ≠０となる。任意の固定温度は、ＩＣＮ≠０となる温度であればよい。

高次用下位側ビットＤＣＮ［４：０］＝０のとき、高次用上位側ビットＤＣＮ［７：５］が０、１、２、・・・と増加するに従って高次関数電流ＩＣＮが増加する。これが高次関数電流ＩＣＮの粗調整であり、粗調整のステップ間を更に刻むのが微調整である。図５において、高次用下位側ビットＤＣＮ［４：０］に対する高次関数電流ＩＣＮの変化を矢印で示す。（ＤＣＮ［７：５］，ＤＣＮ［４：０］）＝（０，０）と（１，０）の間の高次関数電流ＩＣＮは、３２階調のＤＣＮ［４：０］によって等間隔に刻まれる。以降の粗調整ステップもそれぞれ３２階調で刻まれる。なお、微調整による調整範囲は、その隣りの調整範囲と重複してもよい。例えば、ＤＣＮ［７：５］＝０における微調整の調整範囲と、ＤＣＮ［７：５］＝１における微調整の調整範囲とが重複してもよい。

本実施形態によれば、高次用粗調整回路１２２が高次用上位側ビットＤＣＮ［７：５］に基づく電流ミラー比でミラー入力関数電流ＩＦＮをミラーすることで、高次用上位側ビットＤＣＮ［７：５］に応じて高次関数電流ＩＣＮを粗調整できる。

仮に高次用微調整回路１２４を設けずに、高次補正データＤＣＮ［７：０］による調整の全てを高次用粗調整回路１２２と同様な構成で行った場合、ミラー入力関数電流ＩＦＮをミラーする８ビット分のトランジスターが必要である。この８個のトランジスターは、それぞれ１、２、４、・・・、１２８個のユニットトランジスターで構成される。またトランジスターＴＣＮ１、ＴＣＮ２のユニットトランジスター数は１２８、６４となる。このように粗調整と微調整に分けない場合にはユニットトランジスター数が非常に多くなる。ユニットトランジスターは高次関数電流ＩＣＮが流れる経路に配置されるので、１／ｆノイズを低減するために大きなゲート面積が必要である。このため、ユニットトランジスター数が多いと大きなレイアウト面積が必要になる。本実施形態では、粗調整と微調整を分けたことでユニットトランジスターを大幅に削減でき、レイアウト面積を縮小できる。また高次用微調整回路１２４は、電流が流れないバックゲートにバックゲート電圧ＢＧＮを供給している。これにより、可変抵抗回路ＲＶＮ１、ＲＶＮ２に面積が小さい回路素子を使用できるので、レイアウト面積を抑制しつつ調整を高分解能にできる。

なお、図３では高次用粗調整回路１２２が第１～第３粗調整用トランジスターと第１～第３粗調整用スイッチとを含むが、これに限定されず、高次用粗調整回路１２２は第１～第ｎ粗調整用トランジスターと第１～第ｎ粗調整用スイッチとを含めばよい。ｎは２以上の整数である。例えば、第１～第ｎ粗調整用トランジスターがバイナリーに重み付けされている場合、ｎは高次用上位側ビットのビット数と同じ数である。

図６は、関数発生回路１２６の詳細構成例である。なお図６では関数発生回路１２６が、多項式の３次項を近似する３次関数電流を生成する例を説明する。

図６に示すように、関数発生回路１２６は差動部ＤＦＦ１～ＤＦＦ３を含む。差動部ＤＦＦ１はバイポーラートランジスターＢＰＦ１、ＢＰＦ２と抵抗ＲＦ１、ＲＦ２、ＲＦ７を含む。差動部ＤＦＦ２はバイポーラートランジスターＢＰＦ３、ＢＰＦ４と抵抗ＲＦ３、ＲＦ４、ＲＦ８を含む。差動部ＤＦＦ３はバイポーラートランジスターＢＰＦ５、ＢＰＦ６と抵抗ＲＦ５、ＲＦ６、ＲＦ９を含む。

差動部ＤＦＦ１において、バイポーラートランジスターＢＰＦ１、ＢＰＦ２は差動対を構成する。具体的には、バイポーラートランジスターＢＰＦ１、ＢＰＦ２のベースに、それぞれ温度検出電圧ＶＴＳ、基準電圧ＶＨ１が入力される。バイポーラートランジスターＢＰＦ１、ＢＰＦ２のコレクターは、それぞれ電源ノード、関数発生回路１２６の出力ノードに接続される。バイポーラートランジスターＢＰＦ１、ＢＰＦ２のエミッターは、それぞれ抵抗ＲＦ１、ＲＦ２の一端に接続される。抵抗ＲＦ１、ＲＦ２の他端は抵抗ＲＦ７の一端に接続され、抵抗ＲＦ７の他端は接地ノードに接続される。

差動部ＤＦＦ２、ＤＦＦ３の構成は差動部ＤＦＦ１の構成と同様である。但し、バイポーラートランジスターＢＰＦ４、ＢＰＦ６のベースには、それぞれ基準電圧ＶＨ２、ＶＨ３が入力される。基準電圧ＶＨ１～ＶＨ３は互いに異なる電圧であり、ＶＨ１＞ＶＨ２＞ＶＨ３である。

差動部ＤＦＦ１において、バイポーラートランジスターＢＰＦ２のコレクター電流は、ＶＴＳ＜＜ＶＨ１のときゼロであり、ＶＴＳ＝ＶＨ１付近で流れ始める。ＶＴＳ＞ＶＨ１のとき、ＶＴＳが大きいほどバイポーラートランジスターＢＰＦ２のコレクター電流は増加していく。差動部ＤＦＦ２、ＤＦＦ３におけるバイポーラートランジスターＢＰＦ４、ＢＰＦ６のコレクター電流も、基準電圧ＶＨ２、ＶＨ３を境界として同様な特性である。バイポーラートランジスターＢＰＦ２、ＢＰＦ４、ＢＰＦ６のコレクター電流が加算された電流が、ミラー入力関数電流ＩＦＮとして出力される。

図７は、高次関数電流生成回路１２０の第２詳細構成例である。高次関数電流生成回路１２０は、高温側関数発生回路ＦＧＣＨと高温側高次用カレントミラー回路ＣＭＣＨと低温側関数発生回路ＦＧＣＬと低温側高次用カレントミラー回路ＣＭＣＬとを含む。

高温側関数発生回路ＦＧＣＨは、基準温度より高い温度に対する関数を近似する電流である高温側ミラー入力関数電流ＩＦＮＨを温度検出電圧ＶＴＳに基づいて生成する。基準温度は例えば室温２５度であるが、これに限定されず任意温度であってよい。高温側高次用カレントミラー回路ＣＭＣＨは、高温側高次補正データＤＣＮＨ［７：０］に基づく電流ミラー比で高温側ミラー入力関数電流ＩＦＮＨをミラーすることで、高温側高次関数電流ＩＣＮＨを出力する。高温側高次用カレントミラー回路ＣＭＣＨは、下位側ビットＤＣＮＨ［４：０］に基づいて高温側高次関数電流ＩＣＮＨを微調整する高温側高次用微調整回路ＡＪＦＨと、上位側ビットＤＣＮＨ［７：５］に基づいて高温側高次関数電流ＩＣＮＨを粗調整する高温側高次用粗調整回路ＡＪＲＨと、を含む。

高温側関数発生回路ＦＧＣＨ、高温側高次用カレントミラー回路ＣＭＣＨ、高温側高次用微調整回路ＡＪＦＨ、高温側高次用粗調整回路ＡＪＲＨは、図３及び図６で説明した関数発生回路１２６、高次用カレントミラー回路１２８、高次用微調整回路１２４、高次用粗調整回路１２２と同様な構成である。

低温側関数発生回路ＦＧＣＬは、基準温度より低い温度に対する関数を近似する電流である低温側ミラー入力関数電流ＩＦＮＬを温度検出電圧ＶＴＳに基づいて生成する。低温側高次用カレントミラー回路ＣＭＣＬは、低温側高次補正データＤＣＮＬ［７：０］に基づく電流ミラー比で低温側ミラー入力関数電流ＩＦＮＬをミラーすることで、低温側高次関数電流ＩＣＮＬを出力する。低温側高次用カレントミラー回路ＣＭＣＬは、下位側ビットＤＣＮＬ［４：０］に基づいて低温側高次関数電流ＩＣＮＬを微調整する低温側高次用微調整回路ＡＪＦＬと、上位側ビットＤＣＮＬ［７：５］に基づいて低温側高次関数電流ＩＣＮＬを粗調整する低温側高次用粗調整回路ＡＪＲＬと、を含む。高温側高次関数電流ＩＣＮＨと低温側高次関数電流ＩＣＮＬが加算された電流が、高次関数電流ＩＣＮとなる。

低温側高次用カレントミラー回路ＣＭＣＬ、低温側高次用微調整回路ＡＪＦＬ、低温側高次用粗調整回路ＡＪＲＬは、図３で説明した高次用カレントミラー回路１２８、高次用微調整回路１２４、高次用粗調整回路１２２と同様な構成である。低温側関数発生回路ＦＧＣＬは、図６で説明した関数発生回路１２６の極性を反転させた構成である。即ち、図６において、バイポーラートランジスターＢＰＦ１、ＢＰＦ３、ＢＰＦ５のベースに基準電圧ＶＬ１～ＶＬ３が入力され、バイポーラートランジスターＢＰＦ２、ＢＰＦ４、ＢＰＦ６のベースに温度検出電圧ＶＴＳが入力されればよい。基準電圧ＶＬ１～ＶＬ３は互いに異なる電圧であり、ＶＬ３＞ＶＬ２＞ＶＬ１である。またＶＬ１＞ＶＨ１である。

図８は、高次関数電流ＩＣＮの調整を説明する図である。図８には、温度に対する温度検出電圧ＶＴＳ及び高次関数電流ＩＣＮの特性を示す。

温度検出電圧ＶＴＳは、温度に対してリニアに変化し、且つ温度に対して負の傾きを有する。即ち温度が上昇すると温度検出電圧ＶＴＳが低下する。基準温度より高い高温側では、温度検出電圧ＶＴＳが低下していくとＶＴＳ＝ＶＨ１付近で負の高次関数電流ＩＣＮが流れ始める。以降、温度が上昇するに従って、ＶＴＳ＝ＶＨ２、ＶＨ３付近で流れ始める負の電流が高次関数電流ＩＣＮに加算されていく。基準温度より低い定温側では、温度検出電圧ＶＴＳが上昇していくとＶＴＳ＝ＶＬ１付近で正の高次関数電流ＩＣＮが流れ始める。以降、温度が上昇するに従って、ＶＴＳ＝ＶＬ２、ＶＬ３付近で流れ始める正の電流が高次関数電流ＩＣＮに加算されていく。このようにして、多項式の３次項を近似する高次関数電流ＩＣＮが生成される。

図８において矢印で示すように、高次補正データＤＣＮ［７：０］に基づく調整は、ミラー入力関数電流ＩＦＮから高次関数電流ＩＣＮを生成する際のゲイン調整に相当する。この調整は、温度を変数とする多項式の３次項に乗算される係数に相当している。なお、図７の構成例では、高温側と低温側の電流ミラー比を独立した補正データＤＣＮＨ［７：０］、ＤＣＮＬ［７：０］で調整可能である。即ち、高温側と低温側において３次項に乗算される係数を独立に設定できる。

４．１次関数電流生成回路、電流電圧変換回路
図９は、１次関数電流生成回路１１０及び電流電圧変換回路６８の詳細構成例である。

１次関数電流生成回路１１０は、非反転アンプ回路１１６と１次用粗調整回路１１２とを含む。

非反転アンプ回路１１６は、演算増幅器ＯＰ１と１次用微調整回路１１４とを含む。非反転アンプ回路１１６は、温度検出電圧ＶＴＳを増幅することで１次関数電圧ＶＣ１を出力する。

１次用微調整回路１１４は、演算増幅器ＯＰ１の出力ノードと演算増幅器ＯＰ１の反転入力ノードと接地ノードＮＧＮとに接続される第１可変抵抗回路ＲＶＦ１である。第１可変抵抗回路ＲＶＦ１は、第１抵抗値と第２抵抗値との比を１次用下位側ビットＤＣ１［４：０］に基づいて調整する。第１抵抗値は、演算増幅器ＯＰ１の出力ノードと反転入力ノードとの間の抵抗値である。第２抵抗値は、演算増幅器ＯＰ１の反転入力ノードと接地ノードＮＧＮとの間の抵抗値である。演算増幅器ＯＰ１の非反転入力ノードには温度検出電圧ＶＴＳが入力される。

例えば、第１可変抵抗回路ＲＶＦ１は、複数の抵抗と複数のスイッチを含む。複数の抵抗は、演算増幅器ＯＰ１の出力ノードと接地ノードＮＧＮとの間に直列接続される。各抵抗の一端と演算増幅器ＯＰ１の反転入力ノードとの間にスイッチが接続される。これらのスイッチが上記複数のスイッチに相当する。複数のスイッチのうち、１次用下位側ビットＤＣ１［４：０］に対応した１つのスイッチがオンになる。これにより、第１抵抗値と第２抵抗値の比が調整される。

非反転アンプ回路１１６のゲインは、１＋（第１抵抗値／第２抵抗値）である。１次用下位側ビットＤＣ１［４：０］に基づいて第１抵抗値と第２抵抗値の比が調整されることで、非反転アンプ回路１１６のゲインが調整される。図８に示すように、温度検出電圧ＶＴＳは温度に対して１次関数である。１次関数電圧ＶＣ１は温度検出電圧ＶＴＳがゲイン倍された電圧なので、１次用下位側ビットＤＣ１［４：０］に基づいてゲインが調整されることで１次関数電圧ＶＣ１の傾きが調整される。１次関数電圧ＶＣ１は１次用粗調整回路１１２によって１次関数電流ＩＣ１に変換される。即ち、１次関数電圧ＶＣ１の調整は、１次関数電流ＩＣ１の微調整となっている。

１次用粗調整回路１１２は、非反転アンプ回路１１６の出力ノードと電流電圧変換回路６８の入力ノードとの間に接続される第２可変抵抗回路ＲＶＲ１である。第２可変抵抗回路ＲＶＲ１は、非反転アンプ回路１１６の出力ノードと電流電圧変換回路６８の入力ノードとの間の抵抗値を１次用上位側ビットＤＣ１［７：５］に基づいて調整する。

第２可変抵抗回路ＲＶＲ１は、直列接続された複数の抵抗と、複数のスイッチと、を含む。各抵抗にはスイッチが並列接続される。これらのスイッチが上記複数のスイッチに相当する。各スイッチが１次用上位側ビットＤＣ１［７：５］によりオン又はオフすることで、第２可変抵抗回路ＲＶＲ１の抵抗値が設定される。

電流電圧変換回路６８は、演算増幅器ＯＰＩＶと抵抗ＲＩＶとキャパシターＣＩＶとを含む。演算増幅器ＯＰＩＶの非反転入力ノードは接地ノードＮＧＮに接続される。抵抗ＲＩＶとキャパシターＣＩＶは、演算増幅器ＯＰＩＶの出力ノードと反転入力ノードの間に並列接続される。

電流電圧変換回路６８の入力ノードは演算増幅器ＯＰＩＶのバーチャルショートによって一定電圧となっている。このため、１次用上位側ビットＤＣ１［７：５］に基づいて第２可変抵抗回路ＲＶＲ１の抵抗値が調整されることで、１次関数電流ＩＣ１が粗調整される。

また、第２可変抵抗回路ＲＶＲ１と電流電圧変換回路６８は、１次関数電圧ＶＣ１を入力とする反転増幅回路を構成する。この反転増幅回路のゲインは、－（抵抗ＲＩＶの抵抗値）／（第２可変抵抗回路ＲＶＲ１の抵抗値）である。１次用上位側ビットＤＣ１［７：５］に基づいて第２可変抵抗回路ＲＶＲ１の抵抗値が設定されることで、反転増幅回路のゲインが調整され、このゲイン調整によって温度補償電圧ＶＣＯＭＰの１次成分が粗調整される。

仮に１次用微調整回路１１４を設けずに、１次補正データＤＣ１［７：０］による調整の全てを１次用粗調整回路１１２と同様な構成で行った場合、２５６ステップの可変抵抗回路が必要である。この可変抵抗回路は１次関数電流ＩＣ１が流れる経路に配置されるので、１／ｆノイズを低減するために、可変抵抗回路のスイッチに大きなゲート面積のトランジスターが必要である。このため抵抗値のステップ数が多いと大きなレイアウト面積が必要になる。本実施形態では、粗調整と微調整を分けたことで可変抵抗回路のステップ数を大幅に削減でき、レイアウト面積を縮小できる。また１次用微調整回路１１４は、電流が流れない演算増幅器ＯＰ１の反転入力ノードに接続されている。これにより、１次用微調整回路１１４にゲート面積が小さいトランジスターを使用できるので、レイアウト面積を抑制しつつ調整を高分解能にできる。

５．温度センサー
図１０は、温度センサー４０の詳細構成例である。温度センサー４０は、センサー部４１とバッファー回路４３と０次用微調整回路４４とを含む。図１１は、センサー部４１の詳細構成例である。センサー部４１は、定電流回路ＩＡと抵抗Ｒ１とバイポーラートランジスターＢＰＡと０次用粗調整回路４２とを含む。

まず図１１のセンサー部４１について説明する。定電流回路ＩＡは、電源ノードＮＶＤと第１ノードＮ１との間に設けられ、第１ノードＮ１に定電流ｉｃを出力する。例えば、定電流回路ＩＡは、電源ノードＮＶＤと接地ノードＮＧＮとの間に設けられる抵抗と、その抵抗に流れる電流をミラーすることで定電流ｉｃを出力するカレントミラー回路と、により構成される。

第１ノードＮ１は、バイポーラートランジスターＢＰＡのベースノードに接続される。抵抗Ｒ１は、第１ノードＮ１と、バイポーラートランジスターＢＰＡのコレクターノードとの間に設けられる。即ち、抵抗Ｒ１の一端は第１ノードＮ１に接続され、抵抗Ｒ１の他端はバイポーラートランジスターＢＰＡのコレクターノードに接続される。

０次用粗調整回路４２は、バイポーラートランジスターＢＰＡのエミッターノードと、接地ノードＮＧＮとの間に設けられる可変抵抗回路ＲＡである。可変抵抗回路ＲＡの一端はバイポーラートランジスターＢＰＡのエミッターノードに接続され、可変抵抗回路ＲＡの他端は接地ノードＮＧＮに接続される。可変抵抗回路ＲＡの抵抗値は０次用上位側ビットＤＣ０［７：５］により設定される。

可変抵抗回路ＲＡは、直列接続された複数の抵抗と、複数のスイッチと、を含む。各抵抗にはスイッチが並列接続される。これらのスイッチが上記複数のスイッチに相当する。各スイッチが０次用上位側ビットＤＣ０［７：５］によりオン又はオフすることで、可変抵抗回路ＲＡの抵抗値が設定される。

出力電圧ＶＯＵＴを下式（１）に示す。ＶｂｅＡはバイポーラートランジスターＢＰＡのベース－エミッター間電圧である。ＶｂｅＡは温度に対して１次関数であり、負の傾きを有する。

ＶＯＵＴ＝ＶｂｅＡ＋ｉｃ×（ＲＡ－Ｒ１） ・・・（１）

上式（１）に示すように、ＶＯＵＴは、オフセット成分としてｉｃ×（ＲＡ－Ｒ１）を含んでいる。即ち可変抵抗回路ＲＡの抵抗値を変化させることで、ＶＯＵＴのオフセットを調整できる。図１０に示すように、バッファー回路４３が出力電圧ＶＯＵＴをバッファリングすることで温度検出電圧ＶＴＳを出力する。即ち、０次用上位側ビットＤＣ０［７：５］に基づいて出力電圧ＶＯＵＴのオフセットが調整されることで、温度検出電圧ＶＴＳのオフセットが粗調整される。

次に、図１０のバッファー回路４３及び０次用微調整回路４４について説明する。

バッファー回路４３は、センサー部４１からの出力電圧ＶＯＵＴをバッファリングすることで温度検出電圧ＶＴＳを出力する。バッファー回路４３は、例えばゲイン１のアンプ回路である。バッファー回路４３は差動部を有し、差動部は、カレントミラー回路と、カレントミラー回路に電気的に接続される差動対トランジスターとを有する。

０次用微調整回路４４は、カレントミラー回路を構成するトランジスターのバックゲートにバックゲート電圧ＢＧ１、ＢＧ２を出力することで、差動部の出力電圧のオフセットを制御する。これにより、バッファー回路４３が出力する温度検出電圧ＶＴＳのオフセットが調整される。センサー部４１の可変抵抗回路によるオフセット調整は粗調整であり、バックゲート電圧の制御によるオフセット調整は微調整である。即ち、センサー部４１の可変抵抗回路によるオフセット調整の１ステップよりも、バックゲート電圧の制御によるオフセット調整の１ステップの方が、小さい。

図１０は、バッファー回路４３及び０次用微調整回路４４の詳細構成例である。

バッファー回路４３は、差動部ＤＦＳと定電流回路ＩＦとを含む。差動部ＤＦＳは、第１の０次用トランジスターであるＰ型トランジスターＴＧ１と、第２の０次用トランジスターであるＴＧ２と、第１差動対トランジスターであるバイポーラートランジスターＢＰＧ１と、第２バイポーラートランジスターであるバイポーラートランジスターＢＰＧ２と、を含む。

Ｐ型トランジスターＴＧ１、ＴＧ２はカレントミラー回路を構成する。即ち、Ｐ型トランジスターＴＧ１、ＴＧ２のソースは電源ノードＮＶＤに接続され、Ｐ型トランジスターＴＧ２のゲートは、Ｐ型トランジスターＴＧ１のゲート及びＰ型トランジスターＴＧ２のドレインに接続される。

バイポーラートランジスターＢＰＧ１、ＢＰＧ２により構成される差動対は、カレントミラー回路に接続される。即ち、バイポーラートランジスターＢＰＧ１、ＢＰＧ２のコレクターノードは、それぞれＰ型トランジスターＴＧ１、ＴＧ２のドレインに接続される。バイポーラートランジスターＢＰＧ１、ＢＰＧ２のエミッターノードは定電流回路ＩＦの一端に接続される。定電流回路ＩＦの他端は接地ノードＮＧＮに接続される。

バッファー回路４３は、ボルテージフォロア回路である。具体的には、バイポーラートランジスターＢＰＧ１のベースノードに、センサー部４１からの出力電圧ＶＯＵＴが入力される。バイポーラートランジスターＢＰＧ１のコレクターノードがバッファー回路４３の出力ノードであり、その出力ノードはバイポーラートランジスターＢＰＧ２のベースノードに接続される。バッファー回路４３は、バイポーラートランジスターＢＰＧ１のコレクター電圧を温度検出電圧ＶＴＳとして出力する。

０次用微調整回路４４は、０次用下位側ビットＤＣ０［４：０］に基づいて、Ｐ型トランジスターＴＧ１のバックゲート電圧ＢＧ１、及びＰ型トランジスターＴＧ２のバックゲート電圧ＢＧ２を制御する。０次用微調整回路４４は、バックゲート電圧ＢＧ１、ＢＧ２を生成する電圧生成回路である。０次用微調整回路４４は、抵抗ＲＧ１、ＲＧ２と可変抵抗回路ＲＶＧ１～ＲＶＧ４とを含む。

可変抵抗回路ＲＶＧ１、ＲＶＧ２と抵抗ＲＧ１は、電源ノードＮＶＤと接地ノードＮＧＮとの間に直列接続される。可変抵抗回路ＲＶＧ１、ＲＶＧ２と抵抗ＲＧ１は、電源電圧を分圧する分圧回路を構成し、その分圧電圧が可変抵抗回路ＲＶＧ１とＲＶＧ２の間のノードから出力される。この分圧電圧はバックゲート電圧ＢＧ１としてＰ型トランジスターＴＧ１のバックゲートに入力される。可変抵抗回路ＲＶＧ３、ＲＶＧ４と抵抗ＲＧ２は、電源電圧を分圧する分圧回路を構成し、その分圧電圧が可変抵抗回路ＲＶＧ３とＲＶＧ４の間のノードから出力される。この分圧電圧はバックゲート電圧ＢＧ２としてＰ型トランジスターＴＧ２のバックゲートに入力される。

可変抵抗回路ＲＶＧ１～ＲＶＧ４の抵抗値は、０次用下位側ビットＤＣ０［４：０］に基づいて設定される。例えば、バックゲート電圧ＢＧ１とＢＧ２は逆方向に変化する。即ち、バックゲート電圧ＢＧ１を上げたときバックゲート電圧ＢＧ２が下がり、バックゲート電圧ＢＧ１を下げたときバックゲート電圧ＢＧ２が上がるように、可変抵抗回路ＲＶＧ１～ＲＶＧ４の抵抗値が設定される。或いは、電圧ＢＧ１、ＢＧ２が各々独立に設定されてもよい。

バックゲート電圧ＢＧ１、ＢＧ２が変化すると、Ｐ型トランジスターＴＧ１、ＴＧ２のしきい値電圧が変化するので、Ｐ型トランジスターＴＧ１、ＴＧ２のドレイン電流が変化する。これにより、差動対を構成するバイポーラートランジスターＢＰＧ１、ＢＰＧ２に供給される電流のバランスが変化するので、差動部ＤＦＳの出力電圧のオフセットが変化する。即ち、温度検出電圧ＶＴＳのオフセットが変化する。このように、０次用微調整回路４４が０次用下位側ビットＤＣ０［４：０］に基づいてバックゲート電圧ＢＧ１、ＢＧ２を制御することで、温度検出電圧ＶＴＳのオフセットを微調整できる。

仮に０次用微調整回路４４を設けずに、０次補正データＤＣ０［７：０］による調整の全てを０次用粗調整回路４２と同様な構成で行った場合、２５６ステップの可変抵抗回路が必要である。出力電圧ＯＵＴを生成するバイポーラートランジスターＢＰＡに流れる電流が、可変抵抗回路に流れるので、１／ｆノイズを低減するために、可変抵抗回路のスイッチに大きなゲート面積のトランジスターが必要である。このため抵抗値のステップ数が多いと大きなレイアウト面積が必要になる。本実施形態では、粗調整と微調整を分けたことで可変抵抗回路のステップ数を大幅に削減でき、レイアウト面積を縮小できる。また０次用微調整回路４４は、電流が流れないバックゲートにバックゲート電圧を供給している。これにより、０次用微調整回路４４に面積が小さい回路素子を使用できるので、レイアウト面積を抑制しつつ調整を高分解能にできる。

６．発振器
以下では、本開示における温度補償電圧ＶＣＯＭＰの調整手法を発振器に用いる場合を例に説明するが、本開示の調整手法の適用対象はこれに限定されない。即ち、温度センサーからの温度検出電圧に基づいて温度補償電圧を出力する回路と、その温度補償電圧に基づいて動作する回路と、を含む回路装置に、本開示の調整手法を適用できる。

図１２は、発振器４の構成例、及び回路装置２０の第２構成例である。発振器４は振動子１０と回路装置２０とを含む。

振動子１０は、電気的な信号により機械的な振動を発生する素子である。振動子１０は、例えば水晶振動片などの振動片により実現できる。例えば振動子１０は、カット角がＡＴカットやＳＣカットなどの厚みすべり振動する水晶振動片などにより実現できる。例えば振動子１０は、ＳＰＸＯ（Simple Packaged Crystal Oscillator）の振動子であってもよい。或いは振動子１０は、恒温槽を備える恒温槽型水晶発振器（ＯＣＸＯ）に内蔵されている振動子であってもよいし、恒温槽を備えない温度補償型水晶発振器（ＴＣＸＯ）に内蔵されている振動子であってもよい。なお本実施形態の振動子１０は、例えば厚みすべり振動型以外の振動片や、水晶以外の材料で形成された圧電振動片などの種々の振動片により実現できる。例えば振動子１０として、ＳＡＷ（Surface Acoustic Wave）共振子や、シリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用してもよい。

回路装置２０は、ＩＣ（Integrated Circuit）と呼ばれる集積回路装置である。例えば回路装置２０は、半導体プロセスにより製造されるＩＣであり、半導体基板上に回路素子が形成された半導体チップである。回路装置２０は発振回路３０と温度センサー４０と温度補償回路６０と不揮発性メモリー７０と端子Ｔ１、Ｔ２、ＴＣＫとを含む。

端子Ｔ１、Ｔ２、ＴＣＫは回路装置２０の例えばパッドである。端子Ｔ１は、振動子１０の一端に電気的に接続され、端子Ｔ２は、振動子１０の他端に電気的に接続される。例えば振動子１０及び回路装置２０を収納するパッケージの内部配線、ボンディングワイヤー又は金属バンプ等を用いて、振動子１０と端子Ｔ１、Ｔ２は電気的に接続されている。端子ＴＣＫは、回路装置２０により生成されたクロック信号ＣＫが出力される端子である。端子ＴＣＫは、発振器４の外部接続用の外部端子に電気的に接続されている。例えばパッケージの内部配線、ボンディングワイヤー又は金属バンプ等を用いて、端子ＴＣＫと外部端子は電気的に接続されている。そして発振器４の外部端子は外部デバイスに電気的に接続される。

温度センサー４０は、温度を検出するセンサーである。具体的には、温度センサー４０は、ＰＮ接合の順方向電圧が有する温度依存性を用いることで、温度に依存して電圧値が変化する温度検出電圧ＶＴＳを出力する。また温度センサー４０は、不揮発性メモリー７０に記憶された０次補正データに基づいて、温度検出電圧ＶＴＳのオフセット補正を行う。即ち、温度センサー４０は、０次補正データが示すオフセットの分だけ、温度検出電圧ＶＴＳのオフセットを調整する。なお、温度検出電圧ＶＴＳのオフセット補正は、発振周波数の温度補償において０次補正に対応する。

温度補償回路６０は、温度検出電圧ＶＴＳに基づいて温度補償電圧ＶＣＯＭＰを出力することで、発振回路３０の発振周波数を温度補償する。温度補償電圧ＶＣＯＭＰは、発振周波数の温度特性をキャンセル又は低減する電圧である。温度補償回路６０は、電流生成回路６６と電流電圧変換回路６８とを含む。電流生成回路６６は、温度を変数とする多項式近似によって温度補償電流ＩＣＯＭＰを出力する。例えば５次多項式により温度補償電圧ＶＣＯＭＰが近似される場合、多項式の０次係数、１次係数、２次係数、３次係数、４次係数及び５次係数が、それぞれ０次補正データ、１次補正データ、２次補正データ、３次補正データ、４次補正データ及び５次補正データとして不揮発性メモリー７０に記憶される。電流生成回路６６は、１次補正データ、２次補正データ、３次補正データ、４次補正データ及び５次補正データに基づいて温度補償を行う。なお上述のように、０次補正は温度センサー４０が行う。多項式近似は５次に限定されない。電流電圧変換回路６８は、電流生成回路６６が出力する温度補償電流ＩＣＯＭＰを温度補償電圧ＶＣＯＭＰに変換する。

不揮発性メモリー７０は、発振周波数の温度補償に用いられる温度補償データを記憶する。温度補償データは、上記の０次補正データ、１次補正データ、２次補正データ、３次補正データ、４次補正データ及び５次補正データである。例えば発振器４の製造時等において、テスト装置は、発振器４が出力するクロック信号ＣＫに基づいて発振周波数の温度特性を測定する。テスト装置は、測定した温度特性を多項式近似して各項の係数を求め、その係数を温度補償データとして不揮発性メモリー７０に書き込む。

不揮発性メモリー７０は、例えばＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）やフラッシュメモリーなどである。ＥＥＰＲＯＭは例えばフローティングゲート型のメモリーセルなどにより実現できる。フラッシュメモリーは、例えばＭＯＮＯＳ（Metal Oxide Nitride Oxide Silicon）のメモリーセルなどにより実現できる。或いは不揮発性メモリー１５０は、ヒューズセルを用いたメモリーであってもよい。このタイプのメモリーでは、メモリーセルであるヒューズセルが、抵抗と、抵抗に直列接続されるセレクター素子を含む。セレクター素子は例えばＰＮ接合のダイオード、或いはＭＯＳトランジスターである。例えば抵抗の一端は、ビット線に接続され、抵抗の他端はダイオードのアノードに接続される。ダイオードのカソードはワード線に接続される。ヒューズ素子として機能する抵抗は、抵抗値が可変のプログラマブル抵抗である。この可変の抵抗値によって、ヒューズセルにデータが記憶される。

発振回路３０は振動子１０を発振させる回路である。発振回路３０は、端子Ｔ１及び端子Ｔ２に電気的に接続され、振動子１０を発振させる。発振回路３０としては、例えばピアース型、コルピッツ型、インバーター型又はハートレー型などの種々のタイプの発振回路を用いることができる。発振回路３０は、補償電圧ＶＣＯＭＰに基づいて発振周波数の温度特性をキャンセル又は低減する。具体的には、発振回路３０は、駆動回路３２と可変容量キャパシターＣＣＯＭＰとを含む。

駆動回路３２は、ノードＬ１を介して端子Ｔ１に接続され、ノードＬ２を介して端子Ｔ２に接続される。駆動回路３２は、端子Ｔ１、Ｔ２に接続された振動子１０を駆動することで、振動子１０を発振させる。駆動回路３２は、バイポーラートランジスター等のトランジスターと、キャパシター又は抵抗等の受動素子により実現できる。

可変容量キャパシターＣＣＯＭＰの一端はノードＬ１に接続される。或いは、可変容量キャパシターＣＣＯＭＰの一端はノードＬ２に接続されてもよい。可変容量キャパシターＣＣＯＭＰの他端は温度補償回路６０の出力ノードに接続される。可変容量キャパシターＣＣＯＭＰは、例えばＭＯＳキャパシターである。ＭＯＳキャパシターの一端は、ＭＯＳトランジスターのゲートであり、ＭＯＳキャパシターの他端はＭＯＳトランジスターのソース及びドレインである。

クロック信号ＣＫは、発振信号に基づいて出力される。例えば、発振回路３０がバッファー回路を含み、バッファー回路が発振信号をバッファリングすることでクロック信号ＣＫを出力してもよい。或いは、回路装置２０は、不図示の出力回路を含んでもよい。出力回路は、発信信号を分周する分周回路と、分周回路の出力クロック信号をバッファリングすることでクロック信号ＣＫを出力するバッファー回路と、を含むことができる。

次に本実施形態の発振器４の構造例を説明する。図１３に発振器４の第１の構造例を示す。発振器４は、振動子１０と、回路装置２０と、振動子１０及び回路装置２０を収容するパッケージ１５を有する。パッケージ１５は、例えばセラミック等により形成され、その内側に収容空間を有しており、この収容空間に振動子１０及び回路装置２０が収容されている。収容空間は気密封止されており、望ましくは真空に近い状態である減圧状態になっている。パッケージ１５により、振動子１０及び回路装置２０を衝撃、埃、熱、湿気等から好適に保護することができる。

パッケージ１５はベース１６とリッド１７を有する。具体的にはパッケージ１５は、振動子１０及び回路装置２０を支持するベース１６と、ベース１６との間に収容空間を形成するようにベース１６の上面に接合されたリッド１７とにより構成されている。そして振動子１０は、ベース１６の内側に設けられた段差部に端子電極を介して支持されている。また回路装置２０は、ベース１６の内側底面に配置されている。具体的には回路装置２０は、能動面がベース１６の内側底面に向くように配置されている。能動面は回路装置２０の回路素子が形成される面である。また回路装置２０のパッドである端子にバンプＢＭＰが形成されている。そして回路装置２０は、導電性のバンプＢＭＰを介してベース１６の内側底面に支持される。導電性のバンプＢＭＰは例えば金属バンプであり、このバンプＢＭＰやパッケージ１５の内部配線や端子電極などを介して、振動子１０と回路装置２０が電気的な接続される。また回路装置２０は、バンプＢＭＰやパッケージ１５の内部配線を介して、発振器４の外部端子１８、１９に電気的に接続される。外部端子１８、１９は、パッケージ１５の外側底面に形成されている。外部端子１８、１９は、外部配線を介して外部デバイスに接続される。外部配線は、例えば外部デバイスが実装される回路基板に形成される配線などである。これにより外部デバイスに対してクロック信号などを出力できるようになる。

なお図１３では、回路装置２０の能動面が下方に向くように回路装置２０がフリップ実装されているが、本実施形態はこのような実装には限定されない。例えば回路装置２０の能動面が上方に向くように回路装置２０を実装してもよい。即ち能動面が振動子１０に対向するように回路装置２０を実装する。

図１４に発振器４の第２の構造例を示す。図１４の発振器４は、振動子１０と回路装置２０と回路装置２１を含む。また発振器４は、振動子１０及び回路装置２０を収容するパッケージ１５と、パッケージ１５及び回路装置２１を収容するパッケージ５を含む。パッケージ１５、パッケージ５は、各々、第１パッケージ、第２パッケージである。第１パッケージ、第２パッケージは第１容器、第２容器と言うこともできる。

そして本実施形態では、パッケージ１５に収容される回路装置２０が第１温度補償処理を行い、パッケージ５に収容される回路装置２１が第２温度補償処理を行う。例えば振動子１０及び回路装置２０がパッケージ１５に収容されることで、例えばアナログ方式の第１温度補償処理を行う温度補償型の発振器１４が構成される。そして、アナログ方式の第１温度補償処理を行う発振器１４と、デジタル方式の第２温度補償処理を行う回路装置２１とがパッケージ５に収容されることで、高精度のクロック信号を生成する発振器４が構成される。回路装置２１は、デジタル方式で微調整の第２温度補償処理を行う補正ＩＣと呼ぶこともできる。本開示の調整手法は、回路装置２０におけるアナログ方式の第１温度補償処理に適用できる。

具体的にはパッケージ５は、例えばセラミック等により形成され、その内側に収容空間を有している。この収容空間に、振動子１０及び回路装置２０がパッケージ１５に収容された発振器１４と、回路装置２１とが収容されている。収容空間は気密封止されており、望ましくは真空に近い状態である減圧状態になっている。パッケージ５により、回路装置２１及び発振器１４を衝撃、埃、熱、湿気等から好適に保護することができる。

パッケージ５はベース６とリッド７を有する。具体的にはパッケージ５は、発振器１４及び回路装置２１を支持するベース６と、ベース６との間に収容空間を形成するようにベース６の上面に接合されたリッド７とにより構成されている。ベース６は、その内側に、上面に開口する第１凹部と、第１凹部の底面に開口する第２凹部を有する。回路装置２１は、第１凹部の底面に支持されている。例えば回路装置２１は、端子電極を介して底面の段差部に支持されている。また発振器１４は、第２凹部の底面に支持されている。例えば発振器１４は、端子電極を介して底面の段差部に支持されている。またベース６は、第２凹部の底面に開口する第３凹部を有しており、この第３凹部に回路部品１２が配置される。配置される回路部品１２としては、例えばコンデンサーや温度センサーなどを想定できる。

回路装置２１は、例えばボンディングワイヤーＢＷや、段差部に形成された端子電極や、パッケージ５の内部配線を介して、発振器１４の端子に電気的に接続される。これにより発振器１４からのクロック信号や温度検出信号を回路装置２１に入力できるようになる。また回路装置２１は、ボンディングワイヤーＢＷや、段差部に形成された端子電極や、パッケージ５の内部配線を介して、発振器４の外部端子８、９に電気的に接続される。外部端子８、９は、パッケージ５の外側底面に形成されている。外部端子８、９は、外部配線を介して外部デバイスに接続される。外部配線は、例えば外部デバイスが実装される回路基板に形成される配線などである。これにより外部デバイスに対してクロック信号などを出力できるようになる。なお発振器１４の端子と外部端子８、９を電気的に接続するようにしてもよい。

なお図１４では発振器１４の上方向に回路装置２１を配置しているが、発振器１４の下方向に回路装置２１を配置するようにしてもよい。ここで上方向はパッケージ５の底面からリッド７に向かう方向であり、下方向はその反対方向である。また発振器１４の側方に回路装置２１を設けてもよい。即ち発振器４の上面視において発振器１４と回路装置２１とが並ぶように配置する。

次に回路装置２１について説明する。回路装置２１は、発振器１４で生成されたクロック信号である第１クロック信号が、基準クロック信号として入力されるクロック信号生成回路を含む。そしてクロック信号生成回路が生成したクロック信号が、発振器４の出力クロック信号として外部に出力される。例えば回路装置２１のクロック信号生成回路は、発振器１４からの第１クロック信号が基準クロック信号として入力されるフラクショナル－Ｎ型のＰＬＬ回路により構成される。このＰＬＬ回路は、第１クロック信号である基準クロック信号と、ＰＬＬ回路の出力クロック信号を分周回路により分周したフィードバッククロック信号との位相比較を行う。そしてデルタシグマ変調回路を用いて小数の分周比を設定することで、フラクショナル－Ｎ型のＰＬＬ回路が実現される。また回路装置２１が含む制御回路が、温度補償データに基づいて、ＰＬＬ回路に設定される分周比データの補正処理を行うことで、第２温度補償処理が実現される。またクロック信号生成回路を、ダイレクトデジタルシンセサイザーにより構成してもよい。この場合には、第１クロック信号を基準クロック信号として動作するダイレクトデジタルシンセサイザーに対して、温度補償データにより補正された周波数制御データを入力することで、第２温度補償処理が実現される。

７．電子機器、移動体
図１５に、本実施形態の回路装置２０を含む電子機器５００の構成例を示す。電子機器５００は、本実施形態の回路装置２０と、回路装置２０の発振回路３０の発振信号に基づくクロック信号により動作する処理装置５２０を含む。具体的には電子機器５００は、本実施形態の回路装置２０を有する発振器４を含み、処理装置５２０は、発振器４からのクロック信号に基づいて動作する。また電子機器５００は、アンテナＡＮＴ、通信インターフェース５１０、操作インターフェース５３０、表示部５４０、メモリー５５０を含むことができる。なお電子機器５００は図１５の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。

電子機器５００は、例えば基地局又はルーター等のネットワーク関連機器、距離、時間、流速又は流量等の物理量を計測する高精度の計測機器、生体情報を測定する生体情報測定機器、或いは車載機器などである。生体情報測定機器は例えば超音波測定装置、脈波計又は血圧測定装置等である。車載機器は自動運転用の機器等である。また電子機器５００は、頭部装着型表示装置や時計関連機器などのウェアラブル機器、ロボット、印刷装置、投影装置、スマートフォン等の携帯情報端末、コンテンツを配信するコンテンツ提供機器、或いはデジタルカメラ又はビデオカメラ等の映像機器などであってもよい。

また電子機器５００としては、５Ｇなどの次世代移動通信システムに用いられる機器がある。例えば次世代移動通信システムの基地局、リモートレディオヘッド（ＲＲＨ）又は携帯通信端末などの種々の機器に本実施形態の回路装置２０を用いることができる。次世代移動通信システムでは、時刻同期等のために高精度のクロック周波数が要望されており、高精度のクロック信号を生成できる本実施形態の回路装置２０の適用例として好適である。

通信インターフェース５１０は、アンテナＡＮＴを介して外部からデータを受信したり、外部にデータを送信したりする処理を行う。プロセッサーである処理装置５２０は、電子機器５００の制御処理や、通信インターフェース５１０を介して送受信されるデータの種々のデジタル処理などを行う。処理装置５２０の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。操作インターフェース５３０は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイなどにより実現できる。表示部５４０は、各種の情報を表示するものであり、液晶や有機ＥＬなどのディスプレイにより実現できる。メモリー５５０は、データを記憶するものであり、その機能はＲＡＭやＲＯＭなどの半導体メモリーにより実現できる。

図１６に、本実施形態の回路装置２０を含む移動体の例を示す。移動体は、本実施形態の回路装置２０と、回路装置２０の発振回路３０の発振信号に基づくクロック信号により動作する処理装置２２０を含む。具体的には移動体は、本実施形態の回路装置２０を有する発振器４を含み、処理装置２２０は、発振器４からのクロック信号に基づいて動作する。本実施形態の回路装置２０は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図１６は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、本実施形態の回路装置２０が組み込まれる。具体的には、移動体である自動車２０６は、制御装置２０８を含み、制御装置２０８は、本実施形態の回路装置２０を含む発振器４と、発振器４により生成されたクロック信号に基づき動作する処理装置２２０を含む。制御装置２０８は、例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり、個々の車輪２０９のブレーキを制御したりする。例えば制御装置２０８により、自動車２０６の自動運転を実現してもよい。なお本実施形態の回路装置２０が組み込まれる機器は、このような制御装置２０８には限定されず、自動車２０６等の移動体に設けられるメーターパネル機器やナビゲーション機器などの種々の車載機器に組み込むことが可能である。

以上に説明したように本実施形態の回路装置は、電流生成回路と電流電圧変換回路とを含む。電流生成回路は、温度センサーからの温度検出電圧と温度補償データとに基づいて、温度補償電流を生成する。電流電圧変換回路は、温度補償電流を温度補償電圧に変換する。電流生成回路は、温度補償データの下位側ビットに基づいて温度補償電流の微調整を行い、温度補償データの上位側ビットに基づいて温度補償電流の粗調整を行う。

本実施形態によれば、温度補償データに基づく温度補償電流の調整が、上位側ビットに基づく粗調整と、下位側ビットに基づく微調整に分離される。これにより、回路の小型化と調整の高分解能化を両立できる。即ち、粗調整と微調整に分けたことで粗調整回路をコンパクトにしつつ、微調整回路により高分解能化できる。

また本実施形態では、電流生成回路は高次関数電流生成回路を含んでもよい。高次関数電流生成回路は、温度検出電圧と、温度補償データの高次補正データとに基づいて、２次以上の高次関数電流を生成してもよい。高次関数電流生成回路は、高次補正データの下位側ビットである高次用下位側ビットに基づいて高次関数電流の微調整を行い、高次補正データの上位側ビットである高次用上位側ビットに基づいて高次関数電流の粗調整を行ってもよい。

本実施形態によれば、高次関数電流の調整が、粗調整と微調整に分離される。これにより、高次関数電流生成回路において回路の小型化と調整の高分解能化を両立できる。即ち、高次関数電流生成回路において、粗調整と微調整に分けたことで粗調整回路をコンパクトにしつつ、微調整回路により高分解能化できる。

また本実施形態では、高次関数電流生成回路は、関数発生回路と高次用カレントミラー回路とを含んでもよい。関数発生回路は、温度に対する関数を近似する電流であるミラー入力関数電流を温度検出電圧に基づいて生成してもよい。高次用カレントミラー回路は、ミラー入力関数電流をミラーすることで、高次関数電流を出力してもよい。高次用カレントミラー回路は、第１の高次用トランジスターと第２の高次用トランジスターと高次用微調整回路とを有してもよい。第１の高次用トランジスターは、ミラー入力関数電流が流れてもよい。第２の高次用トランジスターは、第１の高次用トランジスターに流れるミラー入力関数電流をミラーしてもよい。高次用微調整回路は、高次用下位側ビットに基づいて第２の高次用トランジスターのバックゲート電圧を調整することで、第２の高次用トランジスターの電流ミラー比を調整してもよい。

本実施形態によれば、高次用微調整回路が高次用下位側ビットに基づいて第１の高次用トランジスター及び第２の高次用トランジスターのバックゲート電圧を調整することで、高次用下位側ビットに応じて高次関数電流を微調整できる。

また本実施形態では、高次用カレントミラー回路は高次用粗調整回路を含んでもよい。高次用粗調整回路は、高次用上位側ビットに基づく電流ミラー比で、第１の高次用トランジスターに流れるミラー入力関数電流をミラーしてもよい。

本実施形態によれば、高次用粗調整回路が高次用上位側ビットに基づく電流ミラー比でミラー入力関数電流をミラーすることで、高次用上位側ビットに応じて高次関数電流を粗調整できる。

また本実施形態では、高次用粗調整回路は、第１～第ｎ粗調整用トランジスター（ｎは２以上の整数）と第１～第ｎ粗調整用スイッチとを有してもよい。第１～第ｎ粗調整用スイッチは、第１～第ｎ粗調整用トランジスターのゲートと第１の高次用トランジスターのゲートとの間に設けられてもよい。

このようにすれば、第１～第ｎ粗調整用スイッチが高次用上位側ビットに基づいてオン又はオフになることで、高次用上位側ビットに基づく電流ミラー比が設定される。これにより、高次用粗調整回路が、高次用上位側ビットに基づく電流ミラー比でミラー入力関数電流をミラーできる。

また本実施形態では、電流生成回路は１次関数電流生成回路を含んでもよい。１次関数電流生成回路は、温度検出電圧と、温度補償データの１次補正データとに基づいて、１次関数電流を生成してもよい。１次関数電流生成回路は、１次補正データの下位側ビットである１次用下位側ビットに基づいて１次関数電流の微調整を行い、１次補正データの上位側ビットである１次用上位側ビットに基づいて１次関数電流の粗調整を行ってもよい。

本実施形態によれば、１次関数電流の調整が、粗調整と微調整に分離される。これにより、１次関数電流生成回路において回路の小型化と調整の高分解能化を両立できる。即ち、１次関数電流生成回路において、粗調整と微調整に分けたことで粗調整回路をコンパクトにしつつ、微調整回路により高分解能化できる。

また本実施形態では、１次関数電流生成回路は、非反転アンプ回路と１次用粗調整回路とを含んでもよい。非反転アンプ回路は、演算増幅器と１次用微調整回路とを有し、温度検出電圧を増幅してもよい。１次用微調整回路は、演算増幅器の出力ノードと演算増幅器の反転入力ノードと接地ノードとに電気的に接続される第１可変抵抗回路であってもよい。１次用微調整回路は、演算増幅器の出力ノードと演算増幅器の反転入力ノードとの間の第１抵抗値と、演算増幅器の反転入力ノードと接地ノードとの間の第２抵抗値との比を、１次用下位側ビットに基づいて調整してもよい。１次用粗調整回路は、非反転アンプ回路の出力ノードと電流電圧変換回路の入力ノードとの間に電気的に接続される第２可変抵抗回路であってもよい。１次用粗調整回路は、非反転アンプ回路の出力ノードと電流電圧変換回路の入力ノードとの間の抵抗値を１次用上位側ビットに基づいて調整してもよい。

本実施形態によれば、１次用微調整回路が第１抵抗値と第２抵抗値との比を１次用下位側ビットに基づいて調整することで、非反転アンプ回路のゲインを調整できる。これにより、１次用微調整回路が、１次用下位側ビットに基づいて１次関数電流を微調整できる。また、１次用粗調整回路が、非反転アンプ回路の出力ノードと電流電圧変換回路の入力ノードとの間の抵抗値を１次用上位側ビットに基づいて調整することで、１次用上位側ビットに基づいて１次関数電流を粗調整できる。

また本実施形態では、回路装置は温度センサーを含んでもよい。温度センサーは、温度補償データの０次補正データに基づいて温度検出電圧を出力してもよい。温度センサーは、０次補正データの上位側ビットである０次用上位側ビットに基づいて温度検出電圧のオフセットを粗調整し、０次補正データの下位側ビットである０次用下位側ビットに基づいて温度検出電圧のオフセットを微調整してもよい。

本実施形態によれば、温度検出電圧のオフセット調整が、粗調整と微調整に分離される。これにより、温度検出電圧のオフセットを調整する回路の小型化と調整の高分解能化を両立できる。即ち、温度検出電圧のオフセット調整において、粗調整と微調整に分けたことで、０次用粗調整回路をコンパクトにしつつ、０次用微調整回路により高分解能化できる。

また本実施形態では、温度センサーは、バイポーラートランジスターとバッファー回路と０次用微調整回路とを含んでもよい。バッファー回路は、バイポーラートランジスターのコレクターノードである第１コレクターノードからの出力電圧をバッファリングすることで温度検出電圧を出力してもよい。バッファー回路は差動部を有してもよい。差動部は、０次用カレントミラー回路と、０次用カレントミラー回路に電気的に接続される差動対と、を有してもよい。０次用カレントミラー回路は、第１の０次用トランジスター及び第２の０次用トランジスターにより構成されてもよい。差動対は、第１差動対トランジスター及び第２差動対トランジスターにより構成されてもよい。第１差動対トランジスターのベースノードに、第１コレクターノードからの出力電圧が入力され、第２差動対トランジスターのベースノードに、バッファー回路の出力ノードが電気的に接続されてもよい。０次用微調整回路は、第１の０次用トランジスターのバックゲート電圧及び第２の０次用トランジスターのバックゲート電圧の少なくも一方を、０次用下位側ビットに基づいて制御してもよい。

本実施形態によれば、０次用微調整回路が、第１の０次用トランジスターのバックゲート電圧及び第２の０次用トランジスターのバックゲート電圧の少なくも一方を、０次用下位側ビットに基づいて制御することで、バッファー回路のオフセット電圧を調整できる。これにより、０次用微調整回路が、０次用下位側ビットに基づいて温度検出電圧のオフセットを微調整できる。

また本実施形態では、温度センサーは、抵抗と０次用粗調整回路とを含んでもよい。抵抗は、バイポーラートランジスターのベースノードである第１ベースノードに電気的に接続される第１ノードと、第１コレクターノードとの間に設けられてもよい。０次用粗調整回路は、バイポーラートランジスターのエミッターノードである第１エミッターノードと接地ノードとの間に設けられる可変抵抗回路であってもよい。０次用粗調整回路は、第１エミッターノードと接地ノードとの間の抵抗値を０次用上位側ビットに基づいて調整してもよい。

本実施形態によれば、０次用粗調整回路が、第１エミッターノードと接地ノードとの間の抵抗値を０次用上位側ビットに基づいて調整することで、第１コレクターノードから出力される出力電圧を調整できる。バッファー回路は、この出力電圧をバッファリングすることで温度検出電圧を出力する。これにより、０次用粗調整回路が、０次用上位側ビットに基づいて温度検出電圧のオフセットを粗調整できる。

また本実施形態の回路装置は、振動子を発振させる発振回路を含んでもよい。温度補償電圧は、発振回路の発振周波数を温度補償する電圧であってもよい。

また本実施形態の発振器は、上記のいずれかに記載された回路装置と、振動子と、を含む。

また本実施形態の電子機器は、上記のいずれかに記載された回路装置と、回路装置からの出力信号に基づいて動作する処理装置と、を含む。

また本実施形態の移動体は、上記のいずれかに記載された回路装置と、回路装置からの出力信号に基づいて動作する処理装置と、を含む。

なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また、回路装置、発振器、電子機器及び移動体の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

４…発振器、５…パッケージ、６…ベース、７…リッド、８，９…外部端子、１０…振動子、１２…回路部品、１４…発振器、１５…パッケージ、１６…ベース、１７…リッド、１８，１９…外部端子、２０，２１…回路装置、３０…発振回路、３２…駆動回路、４０…温度センサー、４１…センサー部、４２…０次用粗調整回路、４３…バッファー回路、４４…０次用微調整回路、６０…温度補償回路、６２…粗調整回路、６４…微調整回路、６６…電流生成回路、６８…電流電圧変換回路、７０…不揮発性メモリー、７５…記憶部、１１０…１次関数電流生成回路、１１２…１次用粗調整回路、１１４…１次用微調整回路、１１６…非反転アンプ回路、１２０…高次関数電流生成回路、１２２…高次用粗調整回路、１２４…高次用微調整回路、１２６…関数発生回路、１２８…高次用カレントミラー回路、１５０…不揮発性メモリー、２０６…自動車、２０７…車体、２０８…制御装置、２０９…車輪、２２０…処理装置、５００…電子機器、５１０…通信インターフェース、５２０…処理装置、５３０…操作インターフェース、５４０…表示部、５５０…メモリー、ＢＧ１，ＢＧ２，ＢＧＮ…バックゲート電圧、ＢＰＡ，ＢＰＧ１，ＢＰＧ２…バイポーラートランジスター、ＣＫ…クロック信号、ＤＣ［７：０］…温度補償データ、ＤＣ［７：５］…上位側ビット、ＤＣ［４：０］…下位側ビット、ＤＣ０［７：０］…０次補正データ、ＤＣ０［７：５］…０次用上位側ビット、ＤＣ０［４：０］…０次用下位側ビット、ＤＣ１［７：０］…１次補正データ、ＤＣ１［７：５］…１次用上位側ビット、ＤＣ１［４：０］…１次用下位側ビット、ＤＣＮ［７：０］…高次補正データ、ＤＣＮ［７：５］…高次用上位側ビット、ＤＣＮ［４：０］…高次用下位側ビット、ＤＦＳ…差動部、ＩＣ１…１次関数電流、ＩＣＮ…高次関数電流、ＩＣＯＭＰ…温度補償電流、ＩＦＮ…ミラー入力関数電流、ＯＰ１…演算増幅器、ＳＲＮ１～ＳＲＮ３…スイッチ、ＴＣＮ１，ＴＣＮ２…トランジスター、ＴＲＮ１～ＴＲＮ３…トランジスター、ＶＣ１…１次関数電圧、ＶＣＯＭＰ…温度補償電圧、ＶＴＳ…温度検出電圧

Claims (10)

1. 温度センサーからの温度検出電圧と温度補償データとに基づいて、温度補償電流を生成する電流生成回路と、
   前記温度補償電流を温度補償電圧に変換する電流電圧変換回路と、
   を含み、
   前記電流生成回路は、前記温度補償データの下位側ビットに基づいて前記温度補償電流の微調整を行い、前記温度補償データの上位側ビットに基づいて前記温度補償電流の粗調整を行い、
   前記電流生成回路は、
   前記温度検出電圧と、前記温度補償データの高次補正データとに基づいて、２次以上の高次関数電流を生成する高次関数電流生成回路を含み、
   前記高次関数電流生成回路は、前記高次補正データの下位側ビットである高次用下位側ビットに基づいて前記高次関数電流の微調整を行い、前記高次補正データの上位側ビットである高次用上位側ビットに基づいて前記高次関数電流の粗調整を行い、
   前記高次関数電流生成回路は、
   温度に対する関数を近似する電流であるミラー入力関数電流を前記温度検出電圧に基づいて生成する関数発生回路と、
   前記ミラー入力関数電流をミラーすることで、前記高次関数電流を出力する高次用カレントミラー回路と、
   を含み、
   前記高次用カレントミラー回路は、
   前記ミラー入力関数電流が流れる第１の高次用トランジスターと、
   前記第１の高次用トランジスターに流れる前記ミラー入力関数電流をミラーする第２の高次用トランジスターと、
   前記高次用下位側ビットに基づいて前記第２の高次用トランジスターのバックゲート電圧を調整することで、前記第２の高次用トランジスターの電流ミラー比を調整する高次用微調整回路と、
   を有することを特徴とする回路装置。
2. 請求項１に記載の回路装置において、
   前記高次用カレントミラー回路は、
   前記高次用上位側ビットに基づく電流ミラー比で、前記第１の高次用トランジスターに流れる前記ミラー入力関数電流をミラーする高次用粗調整回路を含むことを特徴とする回路装置。
3. 請求項２に記載の回路装置において、
   前記高次用粗調整回路は、
   第１～第ｎ粗調整用トランジスター（ｎは２以上の整数）と、
   前記第１～第ｎ粗調整用トランジスターのゲートと前記第１の高次用トランジスターのゲートとの間に設けられる第１～第ｎ粗調整用スイッチと、
   を有することを特徴とする回路装置。
4. 温度センサーからの温度検出電圧と温度補償データとに基づいて、温度補償電流を生成する電流生成回路と、
   前記温度補償電流を温度補償電圧に変換する電流電圧変換回路と、
   を含み、
   前記電流生成回路は、前記温度補償データの下位側ビットに基づいて前記温度補償電流の微調整を行い、前記温度補償データの上位側ビットに基づいて前記温度補償電流の粗調整を行い、
   前記電流生成回路は、
   前記温度検出電圧と、前記温度補償データの１次補正データとに基づいて、１次関数電流を生成する１次関数電流生成回路を含み、
   前記１次関数電流生成回路は、前記１次補正データの下位側ビットである１次用下位側ビットに基づいて前記１次関数電流の微調整を行い、前記１次補正データの上位側ビットである１次用上位側ビットに基づいて前記１次関数電流の粗調整を行い、
   前記１次関数電流生成回路は、
   演算増幅器と１次用微調整回路とを有し、前記温度検出電圧を増幅する非反転アンプ回路と、
   １次用粗調整回路と、
   を含み、
   前記１次用微調整回路は、前記演算増幅器の出力ノードと前記演算増幅器の反転入力ノードと接地ノードとに電気的に接続される第１可変抵抗回路であり、前記演算増幅器の前記出力ノードと前記演算増幅器の前記反転入力ノードとの間の第１抵抗値と、前記演算増幅器の前記反転入力ノードと前記接地ノードとの間の第２抵抗値との比を、前記１次用下位側ビットに基づいて調整し、
   前記１次用粗調整回路は、前記非反転アンプ回路の出力ノードと前記電流電圧変換回路の入力ノードとの間に電気的に接続される第２可変抵抗回路であり、前記非反転アンプ回路の前記出力ノードと前記電流電圧変換回路の入力ノードとの間の抵抗値を前記１次用上位側ビットに基づいて調整することを特徴とする回路装置。
5. 温度センサーからの温度検出電圧と温度補償データとに基づいて、温度補償電流を生成する電流生成回路と、
   前記温度補償電流を温度補償電圧に変換する電流電圧変換回路と、
   を含み、
   前記電流生成回路は、前記温度補償データの下位側ビットに基づいて前記温度補償電流の微調整を行い、前記温度補償データの上位側ビットに基づいて前記温度補償電流の粗調整を行い、
   前記温度補償データの０次補正データに基づいて前記温度検出電圧を出力する前記温度センサーを含み、
   前記温度センサーは、前記０次補正データの上位側ビットである０次用上位側ビットに基づいて前記温度検出電圧のオフセットを粗調整し、前記０次補正データの下位側ビットである０次用下位側ビットに基づいて前記温度検出電圧の前記オフセットを微調整し、
   前記温度センサーは、
   バイポーラートランジスターと、
   前記バイポーラートランジスターのコレクターノードである第１コレクターノードからの出力電圧をバッファリングすることで前記温度検出電圧を出力するバッファー回路と、
   ０次用微調整回路と、
   を含み、
   前記バッファー回路は、０次用カレントミラー回路と、前記０次用カレントミラー回路に電気的に接続される差動対とを有する差動部を有し、
   前記０次用カレントミラー回路は、第１の０次用トランジスター及び第２の０次用トランジスターにより構成され、
   前記差動対は、第１差動対トランジスター及び第２差動対トランジスターにより構成され、
   前記第１差動対トランジスターのベースノードに、前記第１コレクターノードからの前記出力電圧が入力され、前記第２差動対トランジスターのベースノードに、前記バッファー回路の出力ノードが電気的に接続され、
   前記０次用微調整回路は、前記第１の０次用トランジスターのバックゲート電圧及び前記第２の０次用トランジスターのバックゲート電圧の少なくも一方を、前記０次用下位側ビットに基づいて制御することを特徴とする回路装置。
6. 請求項５に記載の回路装置において、
   前記温度センサーは、
   前記バイポーラートランジスターのベースノードである第１ベースノードに電気的に接続される第１ノードと、前記第１コレクターノードとの間に設けられる抵抗と、
   ０次用粗調整回路と、
   を含み、
   前記０次用粗調整回路は、前記バイポーラートランジスターのエミッターノードである第１エミッターノードと接地ノードとの間に設けられる可変抵抗回路であり、前記第１エミッターノードと前記接地ノードとの間の抵抗値を前記０次用上位側ビットに基づいて調整することを特徴とする回路装置。
7. 請求項１乃至６のいずれか一項に記載の回路装置において、
   振動子を発振させる発振回路を含み、
   前記温度補償電圧は、前記発振回路の発振周波数を温度補償する電圧であることを特徴とする回路装置。
8. 請求項７に記載の回路装置と、
   前記振動子と、
   を含むことを特徴とする発振器。
9. 請求項１乃至７のいずれか一項に記載の回路装置と、
   前記回路装置からの出力信号に基づいて動作する処理装置と、
   を含むことを特徴とする電子機器。
10. 請求項１乃至７のいずれか一項に記載の回路装置と、
    前記回路装置からの出力信号に基づいて動作する処理装置と、
    を含むことを特徴とする移動体。

Images