JP2006086783A - 温度補償回路 - Google Patents
温度補償回路 Download PDFInfo
- Publication number
- JP2006086783A JP2006086783A JP2004269223A JP2004269223A JP2006086783A JP 2006086783 A JP2006086783 A JP 2006086783A JP 2004269223 A JP2004269223 A JP 2004269223A JP 2004269223 A JP2004269223 A JP 2004269223A JP 2006086783 A JP2006086783 A JP 2006086783A
- Authority
- JP
- Japan
- Prior art keywords
- mis transistor
- channel mis
- circuit
- temperature
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【課題】温度補償水晶発振器の温度補償回路において、プロセス変動によるVthの変化があると、出力波形に大きな影響を与えるという課題があった。
【解決手段】本発明の電子回路は、Vthの変化に応じて補正電圧を発生する補正電圧発生回路を設け、その出力である補正電圧信号を制御電圧発生回路の温度検出回路に入力し、この回路のバックバイアスを調整する。このような構成とすることによって、プロセス変動によるVth変化があっても、そのVth変化を打ち消すように補正電圧発生回路が補正電圧信号を出力し、制御電圧発生回路を修正するので、温度補償回路の出力波形には影響を及ぼさないようにすることができた。
【選択図】図1
【解決手段】本発明の電子回路は、Vthの変化に応じて補正電圧を発生する補正電圧発生回路を設け、その出力である補正電圧信号を制御電圧発生回路の温度検出回路に入力し、この回路のバックバイアスを調整する。このような構成とすることによって、プロセス変動によるVth変化があっても、そのVth変化を打ち消すように補正電圧発生回路が補正電圧信号を出力し、制御電圧発生回路を修正するので、温度補償回路の出力波形には影響を及ぼさないようにすることができた。
【選択図】図1
Description
本発明は、雰囲気温度の変化にかかわらず発振周波数を一定値に維持することができる温度補償水晶発振器に用いる温度補償回路に関するものである。
近年の移動体無線の基準発振器等には、雰囲気温度に関わらず一定の発振周波数が求められるため、水晶振動子の温度特性を補償して、周波数安定度を高めることができる温度補償水晶発振器が広く用いられている。この温度補償水晶発振器には、温度に応じた制御電圧を発生する温度補償回路と、水晶振動子の発振周波数を電圧により制御するVCO(Voltage Controlled Oscillator)とで構成されるものがある。
水晶振動子の発振周波数は、温度に対して3次特性を持つことが知られている。このため、温度補償水晶発振器では、温度に対して近似3次曲線となる制御電圧を温度補償回路で生成し、その制御電圧をVCOに加えることで、温度補償を行っている。この温度補償回路には、近似3次曲線電圧と1次曲線電圧とを発生させ、それらを合成して制御電圧を発生させるものがある。
この近似3次曲線電圧を発生する方法として、図6に示すような電子回路を用いる場合がある。図6は、常温(25℃〜30℃)より高温の領域において近似3次曲線電圧を発生する電子回路である。5は曲率調整回路、15は制御電圧発生回路、T2はNチャネルMIS型トランジスタ、T1はPチャネルMIS型トランジスタ、R1からR5までは抵抗、13は出力端子、9は感度調整端子、1はVSS端子、3はVCC端子である。
図6に示す電子回路において、制御電圧発生回路15は、NチャネルMIS型トランジスタT2のドレインとVCC端子3との間に抵抗R4およびR5を直列に接続する。NチャネルMIS型トランジスタT2のソースとVSS端子1との間に、抵抗R3を接続する。NチャネルMIS型トランジスタT2のバルクはVSS端子1と接続した構成となっている。
続いて、曲率調整回路5は、PチャネルMIS型トランジスタT1のドレインとVSS端子1との間に抵抗R1を接続する。PチャネルMIS型トランジスタT1のドレインと抵抗R1との接続点を出力端子13とする。PチャネルMIS型トランジスタT1のソースとVCC端子3との間に抵抗R2を接続する。PチャネルMIS型トランジスタT1のバルクはVCC端子3と接続する。抵抗R4とR5との接続点とPチャネルMIS型トランジスタT1のゲートを接続した構成となっている。
図7は、図6に示す電子回路の出力端子13の電圧対温度特性を模式的に示したものである。図7は横軸を温度、縦軸を出力端子13の出力電圧としている。図6および図7を用いて、図6に示した電子回路の動作を説明する。
まず、制御電圧発生回路15において、感度調整端子9には温度に関わらず一定電圧になるような電圧信号が入力しており、その電圧値は、目標温度になるとNチャネルMIS型トランジスタT2がオンするように設定されている。続いて、曲率調整回路5におけるPチャネルMIS型トランジスタT1は、目標温度になるとNチャネルMIS型トランジスタT2がオンし、PチャネルMIS型トランジスタT1のゲート電圧がVSS側へ変化することで、そのゲート電圧の二乗に比例してPチャネルMIS型トランジスタT1のド
レイン電流が増加する。これにより、図7に示すように、出力端子13から近似3次曲線電圧を得ている。
レイン電流が増加する。これにより、図7に示すように、出力端子13から近似3次曲線電圧を得ている。
しかしながら、図6に示した近似3次曲線電圧を発生する電子回路には次のような問題点がある。すなわち、プロセス変動の影響を受けやすいことであり、特にMIS型トランジスタの閾値電圧(以下、Vth)の変動に過敏であるという点である。
これは、NチャネルMIS型トランジスタT2とPチャネルMIS型トランジスタT1とを組み合わせて、近似3次曲線電圧を発生させているが、NチャネルMIS型トランジスタのVth(以下、Vtn)とPチャネルMIS型トランジスタのVth(以下、Vtp)とは、一般的に、夫々無関係に変動するためである。例えば、プロセス変動により、VtnとVtpとがエンハンスメント側へ変化することもある。このような場合、次のような影響を受ける。
これは、NチャネルMIS型トランジスタT2とPチャネルMIS型トランジスタT1とを組み合わせて、近似3次曲線電圧を発生させているが、NチャネルMIS型トランジスタのVth(以下、Vtn)とPチャネルMIS型トランジスタのVth(以下、Vtp)とは、一般的に、夫々無関係に変動するためである。例えば、プロセス変動により、VtnとVtpとがエンハンスメント側へ変化することもある。このような場合、次のような影響を受ける。
すなわち、Vtnがエンハンスメント側に変化すると、ゲート電圧、すなわち感度調整端子9は一定電圧のため、NチャネルMIS型トランジスタT2のオン抵抗は高くなり、そのドレイン電圧はVCC3側へ変化する。このため、PチャネルMIS型トランジスタT1のゲート電圧は、VCC3側へ変化し、出力端子13は、通常よりもVSS1側に変化する。加えて、Vtpがエンハンスメント側へ変化していると、出力端子13は、さらにVSS1側に変化してしまい、通常の値よりも大きく変化してしまう。
上述のとおり、プロセス変動があった場合、VtnとVtpとは夫々無関係に変動するため、図6に示した近似3次曲線電圧を発生する電子回路の出力端子13の電圧は、Vthの変動に大きな影響を受けてしまう。
このため、近似3次曲線電圧を発生する電子回路には、Vthの変動に対して影響を受けなくすることが大変重要である。
Vthの変動に対してそれを調整する方法が知られている。ひとつの方法として、電子回路が完成した後にVthを調整する方法がある(例えば、特許文献1参照。)。
Vthの変動に対してそれを調整する方法が知られている。ひとつの方法として、電子回路が完成した後にVthを調整する方法がある(例えば、特許文献1参照。)。
特許文献1に示した従来技術の電子回路について図8を用いて説明する。図8は、特許文献1に示した従来技術をその主旨を逸脱しない程度に書き直したものである。特許文献1に示した従来技術の電子回路は、半導体基板に印加する電位を変えることで、この半導体基板に設けたトランジスタのバックバイアスを変化させ、Vthを調整するものである。図8において、109はバックバイアスジェネレータ、101a〜101dはヒューズ素子、103a〜103dはNチャネルMIS型トランジスタ、105a〜105dと107a〜107dと111とは抵抗、3はVCC端子、1はVSS端子である。
特許文献1に示した従来技術の電子回路は、バックバイアスジェネレータ109と半導体基板との間に電圧制御用のNチャネルMIS型トランジスタ103a〜103dを並列接続し、この電圧制御用のNチャネルMIS型トランジスタ103a〜103dのゲートとVCC端子3またはVSS端子1との間に夫々ヒューズ素子101a〜101dを設けている。このヒューズ素子101a〜101dを必要に応じて切断することで、半導体基板の電位を変化させる。これにより半導体基板上に形成されたMIS型トランジスタのバックバイアスが変化し、Vthを調整することが可能となる。
このようにして、特許文献1に示した従来技術の電子回路は、電子回路が完成した後においても、Vthを調整できるため、プロセス変動があっても、それを調整し、回路動作への影響を最小限にすることができる。
しかしながら、特許文献1に示した従来技術の電子回路は、次のような問題を持っている。
図8では、電圧制御用のNチャネルMIS型トランジスタ103a〜103dを4個用意して、それらを適宜切断することで半導体基板の電位を変化させるため、電位の変化は階段状に変化する。すなわち、滑らかなVth調整が不可能である。ただし、電圧制御用のNチャネルMIS型トランジスタをより多く用意すれば、より滑らかにVth調整が可能となるが、その結果、半導体基板が大きくなってしまうことから、半導体装置のチップ面積が増加し、コストアップにつながってしまう。
ここで、図6に示した近似3次曲線電圧を発生する電子回路においては、様々な近似3次曲線を出力可能なように、NチャネルMIS型トランジスタとPチャネルMIS型トランジスタとのゲート電圧は、できるだけオン抵抗の変化幅が大きくなるVth近傍の電圧を印加している。そのため、Vthの変動は非常に影響が大きく、可能なかぎり細かくVthを調整できることが望ましい。
また、特許文献1に示した従来技術の電子回路は、ヒューズ素子を切断するための切断工程が必要となるため、プロセスのコストアップにつながる。
以上で説明したように、特許文献1に示した従来技術の電子回路では、細かなVth調整が難しく、一方、Vth調整を細かく行おうとすると半導体装置のチップ面積が大きくなり、コストアップにつながってしまう。また、ヒューズ素子の切断工程が必要なため、プロセスもコストアップしてしまう。
したがって、温度補償水晶発振器における近似3次曲線電圧を発生する電子回路のVthを調整する方法として、特許文献1に示した従来技術を用いることはできないのである。
したがって、温度補償水晶発振器における近似3次曲線電圧を発生する電子回路のVthを調整する方法として、特許文献1に示した従来技術を用いることはできないのである。
本発明は、温度補償水晶発振器における近似3次曲線電圧を発生する電子回路を使用する際に起きる上記の問題を解決するためになされたもので、プロセス変動による出力信号の変化を自動的に修正することを目的とするものである。
上記目的を達成するために、本発明の電子回路は下記記載の構造を採用する。
近似3次曲線を出力する近似3次曲線発生回路と、近似3次曲線発生回路の曲率を調整する曲率調整回路と、曲率調整回路を調整するための制御電圧を発生する制御電圧発生回路とを有する温度補償水晶発振器に用いる温度補償回路において、
制御電圧発生回路は、温度検出回路を有し、
温度に関わらず一定の電圧信号を入力する入力部と温度検出回路の検出温度を補正するための補正電圧信号を出力する出力部とを備える補正電圧発生回路を有し、
温度検出回路の検出温度の補正は、温度検出回路のバックバイアス調整でなされることを特徴とする。
制御電圧発生回路は、温度検出回路を有し、
温度に関わらず一定の電圧信号を入力する入力部と温度検出回路の検出温度を補正するための補正電圧信号を出力する出力部とを備える補正電圧発生回路を有し、
温度検出回路の検出温度の補正は、温度検出回路のバックバイアス調整でなされることを特徴とする。
温度検出回路は、MIS型トランジスタであることを特徴とする。
補正電圧発生回路は、第1の電源と第2の電源との間に第1のNチャネルMIS型トランジスタと第1の抵抗とを直列に接続するとともに、第1のPチャネルMIS型トランジ
スタと第2の抵抗とを直列に接続し、
第1のNチャネルMIS型トランジスタのゲートと第1のPチャネルMIS型トランジスタのドレインとを接続し、
第1のPチャネルMIS型トランジスタのゲートを入力部とし、
第1のNチャネルMIS型トランジスタのドレインを出力部とすることを特徴とする。
スタと第2の抵抗とを直列に接続し、
第1のNチャネルMIS型トランジスタのゲートと第1のPチャネルMIS型トランジスタのドレインとを接続し、
第1のPチャネルMIS型トランジスタのゲートを入力部とし、
第1のNチャネルMIS型トランジスタのドレインを出力部とすることを特徴とする。
第1のNチャネルMIS型トランジスタのソースと第1の電源との間に第1の閾値調整抵抗を接続したことを特徴とする。
第1のPチャネルMIS型トランジスタのソースと第2の電源との間に第2の閾値調整抵抗を接続したことを特徴とする。
本発明の温度補償回路は、曲率調整回路と温度検出回路を備える制御電圧発生回路と補正電圧発生回路とによる近似3次曲線発生回路を有している。
制御電圧発生回路の中の温度検出回路を構成するMIS型トランジスタのバックバイアスを調整するものである。このような構成とすることによって、プロセス変動によりVthが変化しても、MIS型トランジスタのバックバイアスを調整することで、Vthの変動を補正するようにできる。
制御電圧発生回路の中の温度検出回路を構成するMIS型トランジスタのバックバイアスを調整するものである。このような構成とすることによって、プロセス変動によりVthが変化しても、MIS型トランジスタのバックバイアスを調整することで、Vthの変動を補正するようにできる。
また、補正電圧発生回路は、自動的に補正電圧信号を発生させるので、ヒューズ素子などによる書き込み工程が不要であることから、従来技術に比してコストダウンが可能である。
以下、図面を用いて本発明を実施するための最適な実施の形態を説明する。
[全体構造の説明:図1]
図1は、本発明の実施の形態における電子回路を示す回路図である。図1に示す電子回路は、近似3次曲線発生回路を示している。この近似3次曲線発生回路は、曲率調整回路と制御電圧発生回路と補正電圧発生回路とから構成している。
図1は、本発明の実施の形態における電子回路を示す回路図である。図1に示す電子回路は、近似3次曲線発生回路を示している。この近似3次曲線発生回路は、曲率調整回路と制御電圧発生回路と補正電圧発生回路とから構成している。
T2とT3とはNチャネルMIS型トランジスタ、T1とT4とはPチャネルMIS型トランジスタ、R1からR7までは抵抗、1はVSS端子、3はVCC端子、11はリファレンス端子、13は出力端子、9は感度調整端子、5は曲率調整回路、7は補正電圧発生回路、15は制御電圧発生回路である。AとBとCとは回路内の接続点(以下、ノード)である。
ノードBは、補正電圧発生回路7の出力部であり、補正電圧信号を出力するノードである。リファレンス端子11は、PチャネルMIS型トランジスタT4のゲートと接続しており、このゲートは、補正電圧発生回路7の入力部となる。
NチャネルMIS型トランジスタT2は、温度検出回路である。
NチャネルMIS型トランジスタT2は、温度検出回路である。
図1に示す電子回路において、曲率調整回路5は、PチャネルMIS型トランジスタT1のドレインとVSS端子1との間に抵抗R1を接続する。PチャネルMIS型トランジスタT1のドレインと抵抗R1との接続点を出力端子13とする。PチャネルMIS型トランジスタT1のソースとVCC端子3との間に抵抗R2を接続し、PチャネルMIS型トランジスタT1のバルクとVCC端子3とを接続する構成となっている。
制御電圧発生回路15は、NチャネルMIS型トランジスタT2のドレインとVCC端
子3との間に、抵抗R4と抵抗R5とを直列接続する。抵抗R4と抵抗R5との接続点とPチャネルMIS型トランジスタT1のゲートとを接続する。NチャネルMIS型トランジスタT2のソースとVSS端子1との間に抵抗R3を接続する。NチャネルMIS型トランジスタT2のゲートは感度調整端子9を接続する構成となっている。ここで、感度調整端子9には、温度に関わらず一定の電圧信号が印加される。
子3との間に、抵抗R4と抵抗R5とを直列接続する。抵抗R4と抵抗R5との接続点とPチャネルMIS型トランジスタT1のゲートとを接続する。NチャネルMIS型トランジスタT2のソースとVSS端子1との間に抵抗R3を接続する。NチャネルMIS型トランジスタT2のゲートは感度調整端子9を接続する構成となっている。ここで、感度調整端子9には、温度に関わらず一定の電圧信号が印加される。
補正電圧発生回路7は、NチャネルMIS型トランジスタT3のドレインとVCC端子3との間に抵抗R6を接続する。NチャネルMIS型トランジスタT3のドレインは、補正電圧発生回路7の出力部であり、NチャネルMIS型トランジスタT2のバルクと接続する。NチャネルMIS型トランジスタT3のソースおよびバルクは、VSS端子1と接続する。
NチャネルMIS型トランジスタT3のオン抵抗と抵抗R6との抵抗値の比率は、NチャネルMIS型トランジスタT2のバックバイアスの中心値付近になるように定める。例えば、VCC端子3が2V、VSS端子1が0Vの場合に、NチャネルMIS型トランジスタT2のバックバイアスの中心値が0.8V程度とすると、NチャネルMIS型トランジスタT3のオン抵抗と抵抗R6との抵抗値の比率を0.8対1.2とするのが好ましい。
NチャネルMIS型トランジスタT3のオン抵抗と抵抗R6との抵抗値の比率は、NチャネルMIS型トランジスタT2のバックバイアスの中心値付近になるように定める。例えば、VCC端子3が2V、VSS端子1が0Vの場合に、NチャネルMIS型トランジスタT2のバックバイアスの中心値が0.8V程度とすると、NチャネルMIS型トランジスタT3のオン抵抗と抵抗R6との抵抗値の比率を0.8対1.2とするのが好ましい。
さらに、PチャネルMIS型トランジスタT4のドレインとVSS端子1との間に抵抗R7を接続し、PチャネルMIS型トランジスタT4のドレインとNチャネルMIS型トランジスタT3のゲートとを接続する。PチャネルMIS型トランジスタT4のソースとバルクとは、VCC端子3と接続する。
PチャネルMIS型トランジスタT4のオン抵抗と抵抗R7との抵抗値の比率は、NチャネルMIS型トランジスタT3のゲート電圧がVtnより若干高くなるように定める。NチャネルMIS型トランジスタT3のゲート電圧をVtnより若干高くするのは、低温時にNチャネルMIS型トランジスタT3のVthがエンハンスメント側にシフトし、NチャネルMIS型トランジスタT3がオフしないためである。例えば、VCC端子3が2V、VSS端子1が0Vであり、Vtnが0.7Vの場合、NチャネルMIS型トランジスタT3のゲート電圧が1V程度になるように、PチャネルMIS型トランジスタT4のオン抵抗と抵抗R7との抵抗値の比率を1対1にするのが好ましい。
また、PチャネルMIS型トランジスタT4のゲートは、補正電圧発生回路7の入力部であり、リファレンス端子11と接続する構成となっている。ここで、リファレンス端子11には、温度に関わらず一定の電圧信号が印加される。
PチャネルMIS型トランジスタT4のオン抵抗と抵抗R7との抵抗値の比率は、NチャネルMIS型トランジスタT3のゲート電圧がVtnより若干高くなるように定める。NチャネルMIS型トランジスタT3のゲート電圧をVtnより若干高くするのは、低温時にNチャネルMIS型トランジスタT3のVthがエンハンスメント側にシフトし、NチャネルMIS型トランジスタT3がオフしないためである。例えば、VCC端子3が2V、VSS端子1が0Vであり、Vtnが0.7Vの場合、NチャネルMIS型トランジスタT3のゲート電圧が1V程度になるように、PチャネルMIS型トランジスタT4のオン抵抗と抵抗R7との抵抗値の比率を1対1にするのが好ましい。
また、PチャネルMIS型トランジスタT4のゲートは、補正電圧発生回路7の入力部であり、リファレンス端子11と接続する構成となっている。ここで、リファレンス端子11には、温度に関わらず一定の電圧信号が印加される。
図1に示す電子回路は、常温より高温の領域において近似3次曲線電圧を発生させる回路を例にしているが、実際の温度補償水晶発振器の温度補償回路は、この他にも常温より低温の領域において近似3次曲線電圧を発生させる電子回路や1次補正を行う電子回路などを有している。
[動作説明:図1、図2]
続いて、本発明の実施形態における電子回路の動作を説明する。はじめに、Vtnが変動した場合を、図1および図2を用いて説明する。図2は、本発明の実施形態における電子回路の各ノードにおける電圧とVtnとの関係を模式的に示した図である。
図2は、横軸にVtnを、縦軸に図1の各ノードにおける電圧を示すものである。
続いて、本発明の実施形態における電子回路の動作を説明する。はじめに、Vtnが変動した場合を、図1および図2を用いて説明する。図2は、本発明の実施形態における電子回路の各ノードにおける電圧とVtnとの関係を模式的に示した図である。
図2は、横軸にVtnを、縦軸に図1の各ノードにおける電圧を示すものである。
まず、図1のノードCは、Vtpは変動しないので、図2に示すようにVtnに依存せず一定電圧となる。
図1のノードC、すなわちNチャネルMIS型トランジスタT3のゲートが一定電圧なので、図2に示すように、Vtnがディプリーション側からエンハンスメント側へ変化するにつれて、NチャネルMIS型トランジスタT3のオン抵抗が高くなり、図2に示すよ
うに、図1のノードBの電圧はVCC側へ変化する。
図1のノードC、すなわちNチャネルMIS型トランジスタT3のゲートが一定電圧なので、図2に示すように、Vtnがディプリーション側からエンハンスメント側へ変化するにつれて、NチャネルMIS型トランジスタT3のオン抵抗が高くなり、図2に示すよ
うに、図1のノードBの電圧はVCC側へ変化する。
続いて、NチャネルMIS型トランジスタT2のVthがディプリーション側からエンハンスメント側へ変化するのだが、図2に示すように図1のノードBの電圧、すなわちNチャネルMIS型トランジスタT2のバックバイアスはVCC側へ変化する。このバックバイアス効果により、NチャネルMIS型トランジスタT2のVthはディプリーション側へ変化する。すなわち、プロセス変動によるVtnの変化を、バックバイアス効果によって相殺することができ、結果的に、NチャネルMIS型トランジスタT2のVthは通常の値に定まり、図1のノードAの電圧も通常の値となる。
これにより、PチャネルMIS型トランジスタT4のゲート電圧はVtnの変化の影響を受けず、図2に示すように出力端子13の電圧は通常の値となる。
これにより、PチャネルMIS型トランジスタT4のゲート電圧はVtnの変化の影響を受けず、図2に示すように出力端子13の電圧は通常の値となる。
このようにして、Vtnが変動しても、補正電圧発生回路7により制御電圧発生回路15におけるNチャネルMIS型トランジスタT2のバックバイアスが補正されることで、出力端子13は通常の値に修正されることがわかる。
続いて、Vtpが変動した場合を図1と図3とを用いて説明する。図3は、本発明の実施形態における電子回路の各ノードにおける電圧とVtpとの関係を模式的に示した図である。図3は、横軸にVtpを、縦軸に図1の各ノードにおける電圧を示した。
まず、Vtpがディプリーション側からエンハンスメント側に変化するにつれて、PチャネルMIS型トランジスタT4のオン抵抗が高くなるので、図3に示すように、図1のノードCはVSS側へ変動する。
図1のノードC、すなわちNチャネルMIS型トランジスタT3のゲート電圧がVSS側へ変化するので、NチャネルMIS型トランジスタT3のオン抵抗が高くなり、図1のノードB、すなわちNチャネルMIS型トランジスタT2のバックバイアスは、図3に示すようにVCC側へ変化する。ここで、プロセス変動によるVtn変化はないが、NチャネルMIS型トランジスタT2のバックバイアスがVCC側へ変化するため、NチャネルMIS型トランジスタT2のVthはディプリーション側になり、図3に示すように、図1のノードAの電圧はVSS側に変化する。
図1のノードC、すなわちNチャネルMIS型トランジスタT3のゲート電圧がVSS側へ変化するので、NチャネルMIS型トランジスタT3のオン抵抗が高くなり、図1のノードB、すなわちNチャネルMIS型トランジスタT2のバックバイアスは、図3に示すようにVCC側へ変化する。ここで、プロセス変動によるVtn変化はないが、NチャネルMIS型トランジスタT2のバックバイアスがVCC側へ変化するため、NチャネルMIS型トランジスタT2のVthはディプリーション側になり、図3に示すように、図1のノードAの電圧はVSS側に変化する。
さて、Vtpがディプリーション側からエンハンスメント側へ変化すると、PチャネルMIS型トランジスタT1のオン抵抗は高くなるが、以上説明した補正電圧発生回路7の作用により、図1のノードA、すなわちPチャネルMIS型トランジスタT1のゲート電圧がVSS側に変化し、PチャネルMIS型トランジスタT1のオン抵抗を低くする。これらの効果によりプロセス変動によるVtpの変化が相殺されて、結局、図3に示すように出力端子13は通常の値に定まる。
このようにして、Vtpが変動しても、補正電圧発生回路7により制御電圧発生回路15におけるNチャネルMIS型トランジスタT2のバックバイアスを補正することで、出力端子13は通常の値に修正されることがわかる。
以上の説明は、VtnとVtpのどちらか一方が変動した場合を説明したが、両方同時に変動した場合も出力端子13は通常の値に修正される。これについて、図1と図4とを用いて説明する。
図4は、横軸にVtnとVtpをとり、横軸右方向を、Vtnはエンハンスメント側にVtpはディプリーション側になるように定める。また、横軸左方向を、Vtnはディプリーション側にVtpはエンハンスメント側になるように定める。縦軸は本発明の実施形態における電子回路の各ノードにおける電圧である。
以下の説明は、Vtnがディプリーション側からエンハンスメント側に、同時にVtpがエンハンスメント側からディプリーション側に変化したとして説明する。Vtpがエンハンスメント側からディプリーション側に変化するにつれて、PチャネルMIS型トランジスタT4のオン抵抗が低くなり、図4に示すように、図1のノードCはVCC側へ変化する。図1のノードC、すなわちNチャネルMIS型トランジスタT3のゲートがVCC側に変化し、NチャネルMIS型トランジスタT3のオン抵抗が低くなろうとするが、Vtnはエンハンスメント側に変化していくことに留意すると、結局、図4に示すように、図1のノードBの電圧は通常の値に定まる。
以上説明したように、図1のノードB、すなわちNチャネルMIS型トランジスタT2のバックバイアスは通常の値になるが、Vtnはエンハンスメント側に変化していき、NチャネルMIS型トランジスタT2のオン抵抗が高くなるので、図4に示すように図1のノードAはVCC側に変化する。図1のノードA、すなわちPチャネルMIS型トランジスタT1のゲート電圧がVCC側に変化し、PチャネルMIS型トランジスタT1のオン抵抗は高くなろうとするが、Vtpはディプリーション側に変化していくことに留意すると、結局、図4に示すように、図1の出力端子13の電圧は通常の値に定まる。
このように、Vtnがディプリーション側からエンハンスメント側に変化し、同時にVtpがエンハンスメント側からディプリーション側に変化しても、本発明の電子回路によれば、出力端子13の電圧は通常の値に修正される。
続いて、VtnおよびVtpが同時にディプリーション側、またはエンハンスメント側に変動した場合について、図1と図5とを用いて説明する。
図5は、横軸にVtnとVtpをとっており、横軸右方向を、VtnおよびVtpはエンハンスメント側になるように定める。また、横軸左方向を、VtnおよびVtpはディプリーション側になるように定める。縦軸は本発明の実施形態における電子回路の各ノードにおける電圧である。
VtpおよびVtnが同時にディプリーション側からエンハンスメント側に変化すると、PチャネルMIS型トランジスタT4のオン抵抗が高くなり、図5に示すように、図1のノードCはVSS側へ変化する。図1のノードC、すなわちNチャネルMIS型トランジスタT3のゲート電圧がVSS側に変化するので、NチャネルMIS型トランジスタT3のオン抵抗は高くなり、加えて、Vtnはエンハンスメント側に変化しているので、それらの効果が合成され、図5に示すように、図1のノードBは、VCC側へ大きく変化する。
図1のノードB、すなわちNチャネルMIS型トランジスタT2のバックバイアスがVCC側に大きく変化するので、NチャネルMIS型トランジスタT2のVthがディプリーション側に大きく変化するが、Vtnがエンハンスメント側に変化するのに留意すると、NチャネルMIS型トランジスタT2のVthのディプリーション側への変化は、その分、相殺される。このように、最終的にNチャネルMIS型トランジスタT2のVthはディプリーション側に変化するので、図5に示すように、図1のノードAの電位はVSS側へ変化する。
図1のノードA、すなわちPチャネルMIS型トランジスタT1のゲート電圧がVSS側に変化するが、Vtpはエンハンスメント側へ変化していることに留意すると、それらの効果によりオン抵抗の変化は相殺され、最終的に、図5に示すように、図1の出力端子13の電圧は通常の値に修正される。
このように、VtnおよびVtpがエンハンスメント側に、またはVtnおよびVtpがディプリーション側に同時に変動しても、本発明の電子回路によれば、出力端子13の電圧は通常の値に修正される。
本発明の実施の形態で説明した電子回路は、NチャネルMIS型トランジスタT3のソースとVSS端子を直接接続していたが、第1の閾値調整抵抗を挿入してもよい。その抵抗を設けることによって、NチャネルMIS型トランジスタT3のVthを調整する自由度が高まるため、NチャネルMIS型トランジスタT2のバックバイアスを調整する自由度がさらに高まり、よりプロセス変動の影響を受けにくくすることができる。
本発明の実施の形態で説明した電子回路は、PチャネルMIS型トランジスタT4のソースとVCC端子を直接接続していたが、第2の閾値調整抵抗を挿入してもよい。その抵抗を設けることによって、PチャネルMIS型トランジスタT4のVthを調整する自由度が高まり、NチャネルMIS型トランジスタT3のゲート電圧の調整幅が広がり、NチャネルMIS型トランジスタT2のバックバイアスを調整する自由度がさらに高まるため、よりプロセス変動の影響を受けにくくすることができる。
以上の説明で明らかなように、本発明の電子回路は、補正電圧発生回路を設け、制御電圧発生回路の中の温度検出回路のバックバイアスを調整する。このため、VtnおよびVtpが夫々無関係に変動しても、曲率調整回路の出力電圧を一定の値に修正することができる。
これによって、温度補償水晶発振器の発振周波数が、プロセス変動による影響を受けにくくなり、歩留まりの向上が可能となる。
これによって、温度補償水晶発振器の発振周波数が、プロセス変動による影響を受けにくくなり、歩留まりの向上が可能となる。
本発明の電子回路は、温度補償水晶発振器の発振周波数がプロセス変動による影響を受けにくくすることができる。したがって、本発明の電子回路は、高い周波数精度が要求される通信機器に搭載することができる。特に、携帯電話や無線通信機器に搭載する温度補償水晶発振器の温度補償回路として好適である。
1 VSS端子
3 VCC端子
5 曲率調整回路
7 補正電圧発生回路
9 感度調整端子
11 リファレンス端子
13 出力端子
15 制御電圧発生回路
101a、101b、101c、101d ヒューズ素子
103a、103b、103c、103d NチャネルMIS型トランジスタ
105a、105b、105c、105d 抵抗
107a、107b、107c、107d 抵抗
109 バックバイアスジェネレータ
111 抵抗
R1、R2、R3、R4、R5、R6、R7 抵抗
T1、T4 PチャネルMIS型トランジスタ
T2、T3 NチャネルMIS型トランジスタ
3 VCC端子
5 曲率調整回路
7 補正電圧発生回路
9 感度調整端子
11 リファレンス端子
13 出力端子
15 制御電圧発生回路
101a、101b、101c、101d ヒューズ素子
103a、103b、103c、103d NチャネルMIS型トランジスタ
105a、105b、105c、105d 抵抗
107a、107b、107c、107d 抵抗
109 バックバイアスジェネレータ
111 抵抗
R1、R2、R3、R4、R5、R6、R7 抵抗
T1、T4 PチャネルMIS型トランジスタ
T2、T3 NチャネルMIS型トランジスタ
Claims (5)
- 近似3次曲線を出力する近似3次曲線発生回路と、該近似3次曲線発生回路の曲率を調整する曲率調整回路と、該曲率調整回路を調整するための制御電圧を発生する制御電圧発生回路とを有する温度補償水晶発振器に用いる温度補償回路において、
前記制御電圧発生回路は、温度検出回路を有し、
温度に関わらず一定の電圧信号を入力する入力部と該温度検出回路の検出温度を補正するための補正電圧信号を出力する出力部とを備える補正電圧発生回路を有し、
前記温度検出回路の検出温度の補正は、前記温度検出回路のバックバイアス調整でなされることを特徴とする温度補償回路。 - 前記温度検出回路は、MIS型トランジスタであることを特徴とする請求項1に記載の温度補償回路。
- 前記補正電圧発生回路は、第1の電源と第2の電源との間に第1のNチャネルMIS型トランジスタと第1の抵抗とを直列に接続するとともに、第1のPチャネルMIS型トランジスタと第2の抵抗とを直列に接続し、
前記第1のNチャネルMIS型トランジスタのゲートと前記第1のPチャネルMIS型トランジスタのドレインとを接続し、
前記第1のPチャネルMIS型トランジスタのゲートを前記入力部とし、
前記第1のNチャネルMIS型トランジスタのドレインを前記出力部とすることを特徴とする請求項1に記載の温度補償回路。 - 前記第1のNチャネルMIS型トランジスタのソースと前記第1の電源との間に第1の閾値調整抵抗を接続したことを特徴とする請求項3に記載の温度補償回路。
- 前記第1のPチャネルMIS型トランジスタのソースと前記第2の電源との間に第2の閾値調整抵抗を接続したことを特徴とする請求項3に記載の温度補償回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004269223A JP2006086783A (ja) | 2004-09-16 | 2004-09-16 | 温度補償回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004269223A JP2006086783A (ja) | 2004-09-16 | 2004-09-16 | 温度補償回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006086783A true JP2006086783A (ja) | 2006-03-30 |
Family
ID=36164927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004269223A Pending JP2006086783A (ja) | 2004-09-16 | 2004-09-16 | 温度補償回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006086783A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11095250B2 (en) | 2019-06-21 | 2021-08-17 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and vehicle |
-
2004
- 2004-09-16 JP JP2004269223A patent/JP2006086783A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11095250B2 (en) | 2019-06-21 | 2021-08-17 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and vehicle |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7463101B2 (en) | Voltage controlled oscillator with temperature and process compensation | |
US8115559B2 (en) | Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator | |
US5744999A (en) | CMOS current source circuit | |
US7205813B2 (en) | Differential type delay cells and methods of operating the same | |
US20160065220A1 (en) | Cmos oscillator having stable frequency with process, temperature, and voltage variation | |
TWI405402B (zh) | 晶體振盪電路的電壓源電路 | |
JP2009153110A (ja) | 遅延素子、可変遅延線及び電圧制御発振器並びにそれを備えた表示装置及びシステム | |
US7893728B2 (en) | Voltage-current converter and voltage controlled oscillator | |
CN105099368B (zh) | 振荡电路、电流生成电路以及振荡方法 | |
JP2020014196A (ja) | 電流ミラーを含むデジタル制御オシレータ | |
JP5085233B2 (ja) | 基準電圧発生回路及びタイマ回路 | |
US5936460A (en) | Current source having a high power supply rejection ratio | |
US20110095831A1 (en) | Pvt-independent current-controlled oscillator | |
US7944240B2 (en) | Buffer of semiconductor memory apparatus | |
US7847645B2 (en) | Oscillation control apparatus and oscillator | |
CN110601658B (zh) | 低电压vco的控制电压范围的自动补偿 | |
US20060170477A1 (en) | Semiconductor integrated circuit having output circuit | |
JP2006086783A (ja) | 温度補償回路 | |
US10747248B2 (en) | Oscillator | |
JP4751309B2 (ja) | 電圧制御発振回路 | |
KR102242635B1 (ko) | 부가 기반 전류원을 이용한 링 발진기 | |
JP5198971B2 (ja) | 発振回路 | |
JP2021064922A (ja) | 温度制御回路、発振制御回路及び温度制御方法 | |
JPWO2020044664A1 (ja) | デューティ比補正回路および信号生成回路 | |
US20060132252A1 (en) | Low power oscillator and method for generating an oscillating signal |