KR20200012751A - 전압 검출 회로, 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

전압 검출 회로, 반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20200012751A
KR20200012751A KR1020190088819A KR20190088819A KR20200012751A KR 20200012751 A KR20200012751 A KR 20200012751A KR 1020190088819 A KR1020190088819 A KR 1020190088819A KR 20190088819 A KR20190088819 A KR 20190088819A KR 20200012751 A KR20200012751 A KR 20200012751A
Authority
KR
South Korea
Prior art keywords
circuit
voltage
resistance
adjustment
adjustable
Prior art date
Application number
KR1020190088819A
Other languages
English (en)
Inventor
유스케 가나자와
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20200012751A publication Critical patent/KR20200012751A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/385—Arrangements for measuring battery or accumulator variables
    • G01R31/387—Determining ampere-hour charge capacity or SoC
    • G01R31/388—Determining ampere-hour charge capacity or SoC involving voltage measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G01R31/3835—Arrangements for monitoring battery or accumulator variables, e.g. SoC involving only voltage measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/005—Circuits for altering the indicating characteristic, e.g. making it non-linear
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/144—Measuring arrangements for voltage not covered by other subgroups of G01R15/14
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/3644—Constructional arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

[과제] 제조 공정에 있어서의 가변 저항부의 저항값의 조정 시간을 삭감하는 전압 검출 회로를 제공한다.
[해결 수단] 전압 검출 회로는, 조-조정용 가변 저항 회로와 미-조정용 가변 저항 회로를 구비한 저항 분압 회로와, 조-조정용 가변 저항 회로를 제어하는 조-조정부와, 미-조정용 가변 저항 회로를 제어하는 미-조정부와, 비교 회로의 검출 신호에 따라 조-조정부와 미-조정부를 제어하는 제어부를 구비한다.

Description

전압 검출 회로, 반도체 장치 및 반도체 장치의 제조 방법{VOLTAGE DETECTING CIRCUIT, SEMICONDUCTOR APPARATUS AND METHOD FOR MANUFACTURING SEMICONDUCTOR APPARATUS}
본 발명은, 전압 검출 회로, 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.
전압 검출 회로는, 피측정 전압을 저항 분압 회로에 의해 분압한 전압과 기준 전압을 콤퍼레이터로 비교하여 소정 전압에 도달한 것을 검출한다. 전압 검출의 정밀도를 향상시키기 위해서, 저항 분압 회로는, 저항값을 조정 가능한 가변 저항부를 갖고 있다.
도 6은, 종래의 전압 검출 회로(400)에 대해서, 저항 분압 회로(60)의 저항값을 조정하는 회로를 나타내는 회로도이다.
제어 회로(45)는, 입력 단자(4)에 테스트 신호가 입력되면 발진 회로(43)의 동작을 개시한다. 저항 분압 회로(60)는, 저항값이 가중된 직렬 저항으로 이루어지는 가변 저항부와, 그것과 병렬로 접속된 스위치 소자인 NMOS 트랜지스터를 갖고 있다. 분주 회로(44)는, 발진 회로(43)의 클록 신호를 받아, 각 NMOS 트랜지스터를 온 오프하는 제어 신호를 출력한다. 저항 분압 회로(60)는, 전압 입력 단자(1)에 입력되는 피측정 전압을 각 NMOS 트랜지스터의 온 오프에 따라 분압한 분압 전압을 출력한다. 콤퍼레이터(41)는, 분압 전압과 기준 전압 회로(42)의 기준 전압을 비교한 결과를 출력한다. 제어 회로(45)는, 콤퍼레이터(41)의 출력 신호가 반전한 것을 받아, 발진 회로(43)의 동작을 정지한다. 그리고, 저항 분압 회로(60)는, 발진 회로(43)가 정지했을 때의 가변 저항부의 상태를 유지함으로써 저항값을 결정한다(예를 들면, 특허 문헌 1 참조).
일본국 특허공개 2009-31093호 공보
그러나, 종래의 전압 검출 회로(400)는, 가변 저항부의 저항값이 가중된 직렬 저항을 순차적으로 클록으로 선택하여 조정하고 있기 때문에, 직렬 저항의 수를 X로 하면, 최대 2X클록분의 시간이 걸린다. 따라서, 종래의 전압 검출 회로(400)는, 제조 공정에 있어서 가변 저항부의 저항값의 조정에 시간이 걸리고, 제조 비용이 증대되고 있다.
본 발명은, 상술한 사정을 감안하여 이루어진 것이며, 제조 공정에 있어서의 가변 저항부의 저항값의 조정 시간을 삭감할 수 있는 전압 검출 회로를 제공하는 것을 목적으로 한다.
본 발명과 관련되는 전압 검출 회로는, 피측정 전압이 소정 전압에 도달한 것을 검출하는 전압 검출 회로로서, 저항값을 조정 가능한 가변 저항을 포함하는 조(粗)-조정용 가변 저항 회로와 저항값을 조정 가능한 가변 저항을 포함하는 미(微)-조정용 가변 저항 회로를 구비한 저항 분압 회로와, 상기 저항 분압 회로의 출력 전압과 기준 전압을 비교한 결과의 검출 신호를 출력하는 비교 회로와, 상기 조-조정용 가변 저항 회로를 제어하는 조-조정부와, 상기 미-조정용 가변 저항 회로를 제어하는 미-조정부와, 상기 비교 회로의 검출 신호에 따라 상기 조-조정부와 상기 미-조정부를 제어하는 제어부를 구비한 것을 특징으로 한다.
본 발명과 관련되는 반도체 장치는, 상기 전압 검출 회로를 구비한 것을 특징으로 한다.
본 발명과 관련되는 반도체 장치의 제조 방법은, 저항값을 조정 가능한 저항을 포함하는 조-조정용 가변 저항 회로와 저항값을 조정 가능한 미-조정용 가변 저항 회로를 구비한 저항 분압 회로와, 상기 저항 분압 회로의 출력 전압과 기준 전압을 비교한 결과의 검출 신호를 출력하는 비교 회로와, 상기 조-조정용 가변 저항 회로를 제어하는 조-조정부와, 상기 미-조정용 가변 저항 회로를 제어하는 미-조정부와, 상기 비교 회로의 검출 신호에 따라 상기 조-조정부와 상기 미-조정부를 제어하는 제어부를 갖는 전압 검출 회로를 구비한 반도체 장치의 제조 방법으로서, 상기 제어부에 의해, 상기 조-조정부를 동작시키고, 상기 비교 회로의 검출 신호가 변화했을 때에 상기 조-조정부의 동작이 정지하는 상기 조-조정용 가변 저항 회로의 상기 저항값을 결정하고, 상기 제어부에 의해, 상기 미-조정부를 동작시키고, 상기 비교 회로의 검출 신호가 변화했을 때에 상기 미-조정부의 동작이 정지하는 상기 미-조정용 가변 저항 회로의 저항값을 결정하는 것을 특징으로 한다.
본 발명에 의하면, 제조 공정에 있어서의 가변 저항부의 저항값의 조정 시간을 삭감하는 것이 가능해진다.
도 1은, 본 발명의 실시 형태의 전압 검출 회로의 제1 구성예를 나타내는 회로도이다.
도 2는, 제1 구성예의 전압 검출 회로의 동작을 나타내는 타이밍 차트이다.
도 3은, 본 실시 형태의 전압 검출 회로의 제2 구성예를 나타내는 회로도이다.
도 4는, 제2 구성예의 전압 검출 회로의 동작을 나타내는 타이밍 차트이다.
도 5는, 본 발명의 실시 형태의 전압 검출 회로를 갖는 배터리 상태 감시 회로, 이것을 구비하는 배터리 장치, 및 본 발명의 실시 형태의 반도체 장치를 나타내는 블럭도이다.
도 6은, 종래의 전압 검출 회로의 구성예를 나타내는 회로도이다.
이하, 본 발명의 실시 형태와 관련되는 전압 검출 회로, 반도체 장치 및 반도체 장치의 제조 방법에 대해서, 도면을 참조하여 설명한다.
도 1은, 본 발명의 실시 형태의 전압 검출 회로의 제1 구성예로서의 전압 검출 회로(100)를 나타내는 회로도이다. 전압 검출 회로(100)는, 저항 분압 회로(10)와, 콤퍼레이터(11)와, 기준 전압 회로(12)와, 래치 회로(13~14)와, NOT 회로(15)와, NOR 회로(16~17)와, 발진 회로(20)와, 멀티플렉서(21~22)와, TFF 회로(23~28)를 구비하고 있다. 저항 분압 회로(10)는, 저항(R1~R8)과, 스위치 소자인 MOS 트랜지스터(T3~T8)를 구비하고 있다.
저항 분압 회로(10)는, 저항(R1~R8)이 전압 입력 단자(1)와 접지 단자(2)의 사이에 직렬로 접속되고, MOS 트랜지스터(T3~T8)가 저항(R3~R8) 각각에 병렬로 접속되며, 저항(R1)과 저항(R2)의 접속점을 출력 단자로 하고 있다. 콤퍼레이터(11)는, 반전 입력 단자에 기준 전압 회로(12)의 출력 단자가 접속되고, 비반전 입력 단자에 저항 분압 회로(10)의 출력 단자가 접속되며, 출력 단자가 래치 회로(13)의 세트 단자(S)와 NOT 회로(15)의 입력 단자에 접속되어 있다. 래치 회로(13)는, 리셋 단자(R)에 리셋 단자(3)가 접속되고, 출력 단자(Q)가 NOR 회로(16)의 한쪽의 입력 단자에 접속되며, 출력 단자(/Q)(큐바)가 NOR 회로(17)의 한쪽의 입력 단자와 래치 회로(14)의 리셋 단자(R)에 접속되어 있다. NOR 회로(16)의 다른 쪽의 입력 단자는, 리셋 단자(3)가 접속되어 있다. 래치 회로(14)는, 세트 단자(S)에 NOT 회로(15)의 출력 단자가 접속되고, 출력 단자(Q)가 NOR 회로(17)의 다른 쪽의 입력 단자에 접속되어 있다.
멀티플렉서(21)는, 한쪽의 입력 단자에 발진 회로(20)의 출력 단자가 접속되고, 다른 쪽의 입력 단자에 접지 단자(2)가 접속되며, 제어 단자에 NOR 회로(17)의 출력 단자가 접속되어 있다. 멀티플렉서(22)는, 한쪽의 입력 단자에 발진 회로(20)의 출력 단자가 접속되고, 다른 쪽의 입력 단자에 접지 단자(2)가 접속되며, 제어 단자에 NOR 회로(16)의 출력 단자가 접속되어 있다.
TFF 회로(23)는, 입력 단자(T)에 멀티플렉서(21)의 출력 단자가 접속되고, 출력 단자(Q)가 TFF 회로(24)의 입력 단자(T)에 접속되며, 출력 단자(/Q)가 MOS 트랜지스터(T3)의 게이트에 접속되어 있다. TFF 회로(24)는, 출력 단자(Q)가 TFF 회로(25)의 입력 단자(T)에 접속되고, 출력 단자(/Q)가 MOS 트랜지스터(T4)의 게이트에 접속되어 있다. TFF 회로(25)의 출력 단자(/Q)는, MOS 트랜지스터(T5)의 게이트에 접속되어 있다.
TFF 회로(26)는, 입력 단자(T)에 멀티플렉서(22)의 출력 단자가 접속되고, 출력 단자(Q)가 TFF 회로(27)의 입력 단자(T)와 MOS 트랜지스터(T6)의 게이트에 접속되어 있다. TFF 회로(27)는, 출력 단자(Q)가 TFF 회로(28)의 입력 단자(T)와 MOS 트랜지스터(T7)의 게이트에 접속되어 있다. TFF 회로(28)의 출력 단자(Q)는, MOS 트랜지스터(T8)의 게이트에 접속되어 있다.
여기서, 저항(R3~R8)과 MOS 트랜지스터(T3~T8)는 가변 저항 회로를 구성한다. 또한, 저항 분압 회로(10)의 각 저항의 저항값은, 예를 들면, 저항(R6)을 r로 하면, 저항(R1과 R2)을 10r, 저항(R3)을 r/8, 저항(R4)을 r/4, 저항(R5)을 r/2, 저항(R7)을 2r, 저항(R8)을 4r의 비로 한다. 즉, 가변 저항 회로를 구성하는 저항은, 저항값이 가중되어 있다. 따라서, 저항(R6~R8)과 MOS 트랜지스터(T6~T8)는 조-조정용 가변 저항 회로, TFF 회로(26~28)와 멀티플렉서(22)는 조-조정부를 구성한다. 또한, 저항(R3~R5)과 MOS 트랜지스터(T3~T5)는 미-조정용 가변 저항 회로, TFF 회로(23~25)와 멀티플렉서(21)는 미-조정부를 구성한다. 또한, 래치 회로(13 및 14)는, 리셋 단자(R)가 H레벨일 때에는 리셋 상태이며 출력 단자(Q)는 L레벨을 출력하고, 리셋 단자(R)가 L레벨일 때에 세트 단자(S)가 H레벨이 되면 출력 단자(Q)는 L레벨을 출력하는 것으로 한다. 래치 회로(13 및 14)와 NOT 회로(15)와 NOR 회로(16 및 17)는 조-조정부와 미-조정부의 동작을 전환하는 제어부를 구성한다.
이하, 상기와 같이 구성된 전압 검출 회로(100)의 동작에 대해 설명한다.
도 2는, 전압 검출 회로(100)의 동작을 나타내는 타이밍 차트이다.
도 2에 있어서, OSC는 발진 회로(20)의 출력 파형, O22는 멀티플렉서(22)의 출력 파형, O21은 멀티플렉서(21)의 출력 파형, O22는 멀티플렉서(22)의 출력 파형, 28Q~26Q는 TFF 회로(28~26)의 출력 단자(Q)의 출력 신호, 25/Q~23/Q는 TFF 회로(25~23)의 출력 단자(/Q)의 출력 신호, V10은 저항 분압 회로(10)의 출력 전압, Vref는 기준 전압 회로(12)의 기준 전압, O11은 콤퍼레이터(11)의 출력 신호이다.
시각(t1) 이전에 있어서, TFF 회로(28~23)는 초기화되어 있는 것으로 한다. 즉, TFF 회로(28~26)의 출력 단자(Q)의 출력 신호는 L레벨이며, 저항 분압 회로(10)의 MOS 트랜지스터(T8~T6)는 오프되어 있다. 또한, TFF 회로(25~23)의 출력 단자(/Q)의 출력 신호는 H레벨이며, 저항 분압 회로(10)의 MOS 트랜지스터(T5~T3)는 온되어 있다.
리셋 단자(3)에 H레벨의 리셋 신호가 입력되어 있으므로, NOR 회로(16)는, L레벨을 출력하고, 멀티플렉서(22)의 출력(O22)을 접지 단자(2)의 L레벨로 하고 있다. 또한, 래치 회로(13)의 출력 단자(/Q)로부터는 H레벨이 출력되어 있으므로, NOR 회로(17)는, L레벨을 출력하고, 멀티플렉서(21)의 출력(O21)을 접지 단자(2)의 L레벨로 하고 있다.
시각(t1)에 있어서, 리셋 신호가 L레벨이 되면, 래치 회로(13)의 출력 단자(Q)는 L레벨이기 때문에, NOR 회로(16)는, H레벨을 출력하고, 멀티플렉서(22)의 출력(O22)을 발진 회로(20)의 출력으로 전환한다. 시각(t2)까지는, MOS 트랜지스터(T5~T3)가 온되어 있으므로, 전압 입력 단자(1)로부터 입력되는 피측정 전압을 Vin으로 하면, 저항 분압 회로(10)의 출력 전압(V10)은, Vin(10r/(10r＋10r＋4r＋2r＋r))이다.
시각(t2)에 있어서, 26Q가 H레벨이 되면, MOS 트랜지스터(T6)는 온되므로, 출력 전압(V10)은, Vin(10r/(10r＋10r＋4r＋2r))이 된다. 이와 같이 하여, 출력 전압(V10)이 기준 전압(Vref)을 초과하는 시각(t5)이 될 때까지, MOS 트랜지스터(T6~T8)는 게이트에 입력되는 신호에 따라 온 오프된다.
시각(t5)에 있어서, MOS 트랜지스터(T8)가 오프, MOS 트랜지스터(T7, T6)가 온되면, 출력 전압(V10)이, Vin(10r/(10r＋10r＋2r＋r))이 된다. 출력 전압(V10)이 기준 전압(Vref)을 초과하면, 콤퍼레이터(11)의 출력 신호(O11)가 H레벨이 된다. 콤퍼레이터(11)의 출력 신호(O11)가 H레벨이 되면, 래치 회로(13)의 세트 단자(S)가 H레벨이 되고 출력 단자(Q)가 H레벨이 되므로, NOR 회로(16)가 L레벨을 출력한다. NOR 회로(16)로부터 L레벨의 출력을 받아 멀티플렉서(22)의 출력은 접지 단자(2)의 L레벨에 고정된다. 또한, 래치 회로(13)의 출력 단자(/Q)가 L레벨이 되고, 래치 회로(14)의 출력 단자(Q)는 L레벨이기 때문에, NOR 회로(17)가 H레벨을 출력하여, 멀티플렉서(21)의 출력(O21)을 발진 회로(20)의 출력으로 전환한다. 여기까지로 저항 분압 회로(10)의 조-조정이 종료되고, 다음부터 저항 분압 회로(10)의 미-조정이 개시된다.
시각(t6)에 있어서, 23/Q가 L레벨이 되면, MOS 트랜지스터(T3)는 오프되므로, 출력 전압(V10)은, Vin(10r/(10r＋10r＋4r＋2r＋r/8))이 된다. 이와 같이 하여, 출력 전압(V10)이 기준 전압(Vref)을 밑도는 시각(t8)이 될 때까지, MOS 트랜지스터(T3~T5)는 온 오프된다.
시각(t8)에 있어서, MOS 트랜지스터(T5)가 온, MOS 트랜지스터(T4, T3)가 오프되고, 출력 전압(V10)이, Vin(10r/(10r＋10r＋2r＋r＋r/8＋r/4))이 되고, 출력 전압(V10)이 기준 전압(Vref)을 밑돌면, 콤퍼레이터(11)의 출력 신호(O11)가 L레벨이 된다. 래치 회로(14)의 세트 단자(S)가 H레벨이 되고 출력 단자(Q)가 H레벨이 되므로, NOR 회로(17)가 L레벨을 출력하여, 멀티플렉서(21)의 출력은 접지 단자(2)의 L레벨에 고정된다.
이와 같이 하여, 시각(t8)에 있어서, 멀티플렉서(21, 22)의 출력이 L레벨에 고정되고, MOS 트랜지스터(T3~T8)의 온 오프가 고정되며, 저항 분압 회로(10)의 조-조정과 미-조정이 종료된다.
이상 설명한 바와 같이, 본 실시 형태의 전압 검출 회로(100)는, 도 2에 나타낸 예이면, 저항 분압 회로(10)의 저항값의 조정은, 조-조정에 4클록과 미-조정에 3클록만으로 종료된다. 종래의 전압 검출 회로(400)에 있어서, 저항 분압 회로(60)를 동일한 저항값, 즉, R/8의 분해능으로 설정했을 경우에 비해 짧은 시간으로 저항값의 조정을 하는 것이 가능하다.
도 3은, 본 실시 형태의 전압 검출 회로의 제2 구성예로서의 전압 검출 회로(200)를 나타내는 회로도이다. 전압 검출 회로(200)는, 전압 검출 회로(100)에 TFF 회로(24)의 출력 단자(/Q)와 MOS 트랜지스터(T5)의 게이트의 사이에 출력 제어 회로(29)가 추가된 구성으로 되어 있다.
그 외의 구성에 대해서는, 도 1의 전압 검출 회로(100)와 동일하기 때문에, 동일한 구성 요소에는 동일한 부호를 붙이고, 중복되는 설명은 적절히 생략한다.
본 실시 형태의 전압 검출 회로(100)는, 조-조정에 있어서 노이즈 등의 영향에 의해 콤퍼레이터(11)가 오판정을 했을 경우, 실제의 저항 분압 회로(10)의 출력 전압(V10)이 기준 전압(Vref)보다 낮으면, 미-조정이 행해지지 않으며, 원하는 저항값에 대해서 오차가 커져 버리는 경우가 있다. 출력 제어 회로(29)는, 조-조정에 있어서의 콤퍼레이터(11)의 오판정에 대응하기 위해서 설치된 회로이다.
출력 제어 회로(29)는, 입력 단자가 TFF 회로(24)의 출력 단자(/Q)에 접속되고, 출력 단자가 MOS 트랜지스터(T4)의 게이트에 접속되며, 제어 단자가 NOR 회로(16)의 출력 단자에 접속되어 있다. 출력 제어 회로(29)는, 제어 단자에 H레벨의 신호가 입력되어 있으면, 입력 단자의 신호와 관계없이 L레벨의 신호를 출력하고, 제어 단자에 L레벨의 신호가 입력되어 있으면, 입력 단자의 신호를 출력한다.
이하, 상기와 같이 구성된 전압 검출 회로(200)의 동작에 대해 설명한다.
도 4는, 전압 검출 회로(200)의 동작을 나타내는 타이밍 차트이다. O29는, 출력 제어 회로(29)의 출력 신호이다.
시각(t4) 이전의 동작은, 도 2에 나타내지는 타이밍 차트와 비교하면, MOS 트랜지스터(T5)의 게이트의 신호가 상이하지만, 그 이외는 동일하다. MOS 트랜지스터(T5)의 게이트는, L레벨의 출력 신호(O29)가 입력되어 있다.
시각(t4)에 있어서, 저항 분압 회로(10)의 출력 전압(V10)이, 실제는 기준 전압(Vref)을 초과하지 않음(도면의 점선의 전압)에도 불구하고, 노이즈의 혼입에 의해 기준 전압(Vref)을 초과했을 경우, 콤퍼레이터(11)의 출력 신호(O11)는 H레벨이 된다. 콤퍼레이터(11)의 출력 신호(O11)가 H레벨이 되면, 래치 회로(13)의 출력 단자(Q)는 H레벨이 되고, NOR 회로(16)의 출력은 L레벨이 되며, 조-조정부는 동작을 정지한다. 이 때의 저항 분압 회로(10)의 출력 전압(V10)은, Vin(10r/(10r＋10r＋4r＋r/2))이다.
여기서, 출력 제어 회로(29)는, 제어 단자에 L레벨의 신호가 입력되므로, 출력 단자로부터 TFF 회로(24)의 출력 단자(/Q)의 신호인 H레벨이 출력된다. 따라서, MOS 트랜지스터(T4)가 온되고, 저항 분압 회로(10)의 출력 전압(V10)은, Vin(10r/(10r＋10r＋4r))이 된다. 이와 같이 하여, 저항 분압 회로(10)의 출력 전압(V10)은, 기준 전압(Vref)을 초과한 도면의 실선의 전압이 된다. 즉, 미-조정부의 출력 제어 회로(29)는, 가변 저항 회로의 조조(粗調) 시에 저항 분압 회로(10)의 출력 전압(V10)에 오프셋 전압을 더하고 있게 된다.
그리고, 시각(t4로부터 t6)에 있어서, 미-조정부가 정상적으로 동작하고, 저항 분압 회로(10)의 미-조정이 종료된다. 이상 설명한 바와 같이, 조-조정으로부터 미-조정으로 전환할 때에 MOS 트랜지스터(T4)의 게이트의 신호를 상이한 값으로 설정함으로써, 조-조정에 있어서 노이즈 등의 영향에 의해 콤퍼레이터(11)가 오판정을 했을 경우에 있어서도, 미-조정이 행해짐으로써, 저항값의 오차를 경감할 수 있다.
이상, 본 실시 형태의 전압 검출 회로는, 가변 저항 회로의 조-조정을 하는 조-조정부와, 가변 저항 회로의 미-조정을 하는 미-조정부와, 비교 회로의 검출 신호에 따라 조-조정부와 미-조정부를 제어하는 제어부를 구비하여 구성되어 있으므로, 제조 공정에 있어서의 가변 저항부의 저항값의 조정 시간을 삭감할 수 있다. 또한, 전압 검출 회로(100, 200)를 예로 들어, 본 발명의 실시 형태에 대해 설명했는데, 본 발명은 상기 실시 형태에 한정되지 않으며, 본 발명의 취지를 벗어나지 않는 범위에 있어서 여러 가지 변경이 가능하다.
예를 들면, 상기 실시 형태에 있어서는, 조-조정용의 저항과 미-조정용의 저항을 각각 3개로 구성하고 있는데, 원하는 레인지, 분해능에 따라 적절히 설치되어도 된다. 또한, 미-조정용 가변 저항 회로의 조정 범위는, 조-조정용 가변 저항 회로의 최소 저항값의 조정 범위와 동일하게 했는데, 넓게 해도 된다.
또한, 예를 들면, 제어부와 조-조정부와 미-조정부의 회로 구성은, 래치 회로나 멀티플렉서나 TFF 회로 등으로 구성했는데, 발명의 목적을 달성하는 회로이면 어떻게 구성해도 된다. 또한, 예를 들면, 조-조정부와 미-조정부로 구성하고 있는데, 이것보다 많은 조정부를 구비해도 된다.
또한, 예를 들면, 도 3의 실시 형태에 있어서는, 조-조정으로부터 미-조정으로 전환할 때에 저항 분압 회로(10)의 저항값을 제어했는데, 피측정 전압(Vin)이나 기준 전압(Vref)을 전환해도 된다.
본 발명의 전압 검출 회로는, 예를 들면, 이차 전지의 배터리 상태 감시 회로 등의 전압 검출의 정밀도가 요구되는 반도체 장치에 적합하다. 도 5는, 본 발명의 전압 검출 회로를 갖는 배터리 상태 감시 회로 및 배터리 장치를 나타내는 블럭도이다.
배터리 장치(300)는, 외부 단자(V＋와 V-)의 사이에 접속된 이차 전지(40) 및 충방전 제어 스위치(50)와, 이차 전지(40)의 전압 등을 감시하고 충방전 제어 스위치(50)를 제어하는 배터리 상태 감시 회로(30)를 구비하고 있다. 본 발명의 반도체 장치로서의 배터리 상태 감시 회로(30)는, 과충전 검출 회로(31) 및 과방전 검출 회로(32)와, 제어 회로(33)를 갖고, 반도체 기판(34) 상에 설치되어 있다. 과충전 검출 회로(31) 및 과방전 검출 회로(32)는, 본 발명의 전압 검출 회로를 이용함으로써 전압 검출의 정밀도를 높게 하는 것이 가능하고, 배터리 상태 감시 회로(30)의 성능이 향상하며, 배터리 장치(300)는 안전성이 높아진다.
이상, 본 발명의 전압 검출 회로의 적용예를 배터리 상태 감시 회로 및 배터리 장치로 설명했는데, 전압 검출의 정밀도가 요구되는 반도체 장치이면 이것에 한정되지 않는다. 예를 들면, 전원 장치의 전압 안정화 회로 등에 이용되어도 된다.

Claims (7)

  1. 피측정 전압이 소정 전압에 도달한 것을 검출하는 전압 검출 회로로서,
    저항값을 조정 가능한 저항을 포함하는 조(粗)-조정용 가변 저항 회로와 저항값을 조정 가능한 미(微)-조정용 가변 저항 회로를 구비한 저항 분압 회로와,
    상기 저항 분압 회로의 출력 전압과 기준 전압을 비교한 결과의 검출 신호를 출력하는 비교 회로와,
    상기 조-조정용 가변 저항 회로를 제어하는 조-조정부와,
    상기 미-조정용 가변 저항 회로를 제어하는 미-조정부와,
    상기 비교 회로의 검출 신호에 따라 상기 조-조정부와 상기 미-조정부를 제어하는 제어부를 구비한 것을 특징으로 하는, 전압 검출 회로.
  2. 청구항 1에 있어서,
    상기 미-조정용 가변 저항 회로의 조정 범위는, 상기 조-조정용 가변 저항 회로를 구성하는 최소의 저항값의 저항의 조정 범위보다 넓은 것을 특징으로 하는, 전압 검출 회로.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 제어부는, 상기 조-조정부를 동작시킨 후에, 상기 비교 회로의 검출 신호의 변화에 호응하여 상기 조-조정부를 정지하고 또한 상기 미-조정부를 동작시키고, 상기 비교 회로의 검출 신호의 다음 변화에 호응하여 상기 미-조정부를 정지하도록 구성된 것을 특징으로 하는, 전압 검출 회로.
  4. 청구항 3에 있어서,
    상기 미-조정부는, 상기 조-조정부가 동작하고 있을 때에, 상기 저항 분압 회로의 출력 전압에 오프셋 전압을 더하도록 구성된 것을 특징으로 하는, 전압 검출 회로.
  5. 청구항 3에 있어서,
    상기 기준 전압은, 상기 조-조정부가 동작하고 있을 때에, 오프셋 전압이 더해지는 것을 특징으로 하는, 전압 검출 회로.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 기재된 전압 검출 회로를 구비하는 것을 특징으로 하는, 반도체 장치.
  7. 저항값을 조정 가능한 저항을 포함하는 조-조정용 가변 저항 회로와 저항값을 조정 가능한 미-조정용 가변 저항 회로를 구비한 저항 분압 회로와,
    상기 저항 분압 회로의 출력 전압과 기준 전압을 비교한 결과의 검출 신호를 출력하는 비교 회로와,
    상기 조-조정용 가변 저항 회로를 제어하는 조-조정부와,
    상기 미-조정용 가변 저항 회로를 제어하는 미-조정부와,
    상기 비교 회로의 검출 신호에 따라 상기 조-조정부와 상기 미-조정부를 제어하는 제어부를 갖는 전압 검출 회로를 구비한 반도체 장치의 제조 방법으로서,
    상기 제어부에 의해, 상기 조-조정부를 동작시키고,
    상기 비교 회로의 검출 신호가 변화했을 때에 상기 조-조정부의 동작이 정지하는 상기 조-조정용 가변 저항 회로의 상기 저항값을 결정하고,
    상기 제어부에 의해, 상기 미-조정부를 동작시키고,
    상기 비교 회로의 검출 신호가 변화했을 때에 상기 미-조정부의 동작이 정지하는 상기 미-조정용 가변 저항 회로의 저항값을 결정하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
KR1020190088819A 2018-07-26 2019-07-23 전압 검출 회로, 반도체 장치 및 반도체 장치의 제조 방법 KR20200012751A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018140442A JP7242124B2 (ja) 2018-07-26 2018-07-26 電圧検出回路、半導体装置及び製造方法
JPJP-P-2018-140442 2018-07-26

Publications (1)

Publication Number Publication Date
KR20200012751A true KR20200012751A (ko) 2020-02-05

Family

ID=69178032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190088819A KR20200012751A (ko) 2018-07-26 2019-07-23 전압 검출 회로, 반도체 장치 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US11255880B2 (ko)
JP (1) JP7242124B2 (ko)
KR (1) KR20200012751A (ko)
CN (1) CN110850312B (ko)
TW (1) TWI801623B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031093A (ja) 2007-07-26 2009-02-12 Seiko Instruments Inc 電圧検出回路、電圧安定化回路、バッテリ状態監視回路及びバッテリ装置並びにトリミング方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04330815A (ja) * 1991-05-02 1992-11-18 Alpine Electron Inc 学習型音量調整装置
JP3222507B2 (ja) * 1991-10-16 2001-10-29 富士通株式会社 電圧減衰量の調節回路
JP4330815B2 (ja) 2001-03-26 2009-09-16 株式会社東芝 半導体装置の製造方法及び製造装置
JP2003158187A (ja) * 2001-11-21 2003-05-30 Seiko Instruments Inc バッテリー電圧検出回路
US6807118B2 (en) * 2003-01-23 2004-10-19 Hewlett-Packard Development Company, L.P. Adjustable offset differential amplifier
JP4277979B2 (ja) * 2003-01-31 2009-06-10 株式会社ルネサステクノロジ 半導体集積回路装置
JP3961505B2 (ja) * 2004-04-13 2007-08-22 松下電器産業株式会社 電圧検出回路、電源装置及び半導体装置
WO2007086502A1 (ja) * 2006-01-26 2007-08-02 Nihon Dempa Kogyo Co., Ltd. Ｖｃｏ駆動回路及び周波数シンセサイザ
JP4979344B2 (ja) * 2006-10-30 2012-07-18 ルネサスエレクトロニクス株式会社 信号検知回路
JP5110370B2 (ja) 2008-02-14 2012-12-26 横河電機株式会社 創薬スクリーニング装置
JP2009284016A (ja) 2008-05-19 2009-12-03 Goyo Electronics Co Ltd 回路装置の出力値自動調整回路
JP2010068572A (ja) * 2008-09-09 2010-03-25 Meidensha Corp ディジタルポテンショメータ及び保護継電器
US9075029B2 (en) * 2011-01-31 2015-07-07 Scott Technologies, Inc. System and method for automatically adjusting gas sensor settings and parameters
JP2012099629A (ja) * 2010-11-02 2012-05-24 Funai Electric Co Ltd Ｌｅｄ照明装置およびケーブル接続検知装置
JP2012151186A (ja) 2011-01-17 2012-08-09 Seiko Instruments Inc 抵抗分割回路及び電圧検出回路
US8937468B2 (en) * 2012-08-13 2015-01-20 Northrop Grumman Systems Corporation Power supply systems and methods
JP6432201B2 (ja) 2014-03-17 2018-12-05 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2016045873A (ja) * 2014-08-26 2016-04-04 株式会社東芝 電源電圧検知回路
US10126766B2 (en) * 2016-01-26 2018-11-13 Samsung Electronics Co., Ltd. Low dropout voltage (LDO) regulator including a dual loop circuit and an application processor and a user device including the same
JP7367350B2 (ja) * 2019-06-21 2023-10-24 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031093A (ja) 2007-07-26 2009-02-12 Seiko Instruments Inc 電圧検出回路、電圧安定化回路、バッテリ状態監視回路及びバッテリ装置並びにトリミング方法

Also Published As

Publication number Publication date
TWI801623B (zh) 2023-05-11
US20200033382A1 (en) 2020-01-30
CN110850312A (zh) 2020-02-28
CN110850312B (zh) 2023-10-20
US11255880B2 (en) 2022-02-22
JP7242124B2 (ja) 2023-03-20
JP2020016578A (ja) 2020-01-30
TW202007983A (zh) 2020-02-16

Similar Documents

Publication Publication Date Title
US7643889B2 (en) Circuit and method of outputting temperature data of semiconductor memory apparatus
US10027312B2 (en) Low temperature coefficient clock signal generator
US7365588B2 (en) Automatic time constant adjustment circuit
US9306543B2 (en) Temperature-compensated high accuracy clock
US6885177B2 (en) Switching regulator and slope correcting circuit
US6577114B1 (en) Calibration circuit
KR19990072377A (ko) 전압레귤레이터
USRE40053E1 (en) Delay circuit having delay time adjustable by current
US20040174206A1 (en) Voltage detecting circuit
KR101514459B1 (ko) 볼티지 레귤레이터
KR20200012751A (ko) 전압 검출 회로, 반도체 장치 및 반도체 장치의 제조 방법
US10848146B2 (en) Reset circuit
US10684314B2 (en) System and method for testing reference voltage circuit
CN113131868B (zh) 数字调节振荡器
TW202238305A (zh) 並聯穩壓器
US8350577B1 (en) Method and apparatus for calibration of pulse-width based measurement
US5473278A (en) Filter circuit including a switch circuit inserted between input terminal and RC filter
US9647651B2 (en) Delay circuit and semiconductor device
US20180052481A1 (en) Method for ultra-low-power and high-precision reference generation
JP7289973B2 (ja) ボルテージレギュレータ
US11233513B2 (en) Reference voltage buffer with settling enhancement
US10554208B2 (en) Electronic circuit, semiconductor integrated circuit and monitoring circuit mounted with the same, and electronic device
KR0179167B1 (ko) 전압제어 발진기
US6777983B1 (en) Differential voltage transmission circuit
KR920004925B1 (ko) 잡음뮤팅 및 정전압 제어회로

Legal Events

Date Code Title Description
A201 Request for examination