JP4852004B2 - トリミング方法 - Google Patents
トリミング方法 Download PDFInfo
- Publication number
- JP4852004B2 JP4852004B2 JP2007194512A JP2007194512A JP4852004B2 JP 4852004 B2 JP4852004 B2 JP 4852004B2 JP 2007194512 A JP2007194512 A JP 2007194512A JP 2007194512 A JP2007194512 A JP 2007194512A JP 4852004 B2 JP4852004 B2 JP 4852004B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- signal
- output
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electric Status Of Batteries (AREA)
- Read Only Memory (AREA)
Description
前記被測定電源と前記可変抵抗回路との間に設けられ、前記被測定電源の電圧の制御に用いられる電圧制御用トランジスタと、前記電圧制御用トランジスタの出力電圧を前記可変抵抗回路と所定の抵抗素子とで構成される抵抗分割回路によって分圧することで生じる中点電圧と前記基準電圧とを入力とし、前記中点電圧と前記基準電圧とが一致するように前記電圧制御用トランジスタのゲート端子電圧を制御する誤差増幅器と、テストモード時に、所定周波数のクロック信号を外部から入力するために用いる外部クロック端子と、前記クロック信号の1/2k-1周波数(k=2、3、…、n)の分周信号を生成する分周回路と、前記クロック信号に対応して設けられ、内部に配置されたトリミング用導通素子の切断前では前記クロック信号を前記第1のスイッチング素子の制御端子に出力する一方、前記トリミング用導通素子の切断後には前記第1のスイッチング素子をオフ状態に維持させる信号を出力する第1の抵抗値設定回路と、前記1/2k-1周波数の分周信号の各々に対応して設けられ、内部に配置されたトリミング用導通素子の切断前では前記1/2k-1周波数の分周信号を各々に対応する第2〜第nのスイッチング素子の制御端子に出力する一方、前記トリミング用導通素子の切断後には前記第2〜第nのスイッチング素子をオフ状態に維持させる信号を出力する第2〜第nの抵抗値設定回路と、を備え、前記第1〜第nの抵抗素子の抵抗比は、それぞれ2i-1(i=1、2、…、n)となるように設定されている、ことを特徴とする。
<電圧検出回路>
〔第1実施形態〕
まず、第1実施形態に係る電圧検出回路(ボルテージディテクタ)について説明する。図1は、第1実施形態に係る電圧検出回路VDAの回路構成図である。この図に示すように、第1実施形態に係る電圧検出回路VDAは、可変抵抗回路10、ブリーダ抵抗11及び12、基準電圧源13、コンパレータ(比較回路)14、テスト回路(モード選択回路)15、発振回路16、分周回路17、第1抵抗値設定回路RS1〜第n抵抗値設定回路RSn、第1電源端子P1、第2電源端子P2、テスト端子PTEST、出力端子POUTから構成されている。なお、本電圧検出回路VDAは、被測定電源100の電圧が所定電圧に到達したことを検出するためのものである。
る。
まず、トリミング工程では、第1電源端子P1と第2電源端子P2との間にテスト用の被測定電源100を接続する。ここで、テスト用の被測定電源100の電圧値は、電圧検出回路VDAで検出したい所望の電圧値(例えば3.00V)に正確に設定する。この状態では、まだテスト信号STESTはローレベルであり、発振回路16が停止、かつ分周回路17がリセットされているので各第1抵抗値設定回路RS1〜第n抵抗値設定回路RSnの出力信号はローレベルとなり、第1トランジスタT1〜第nトランジスタTnは全てオン状態となっている。つまり、第1ブリーダ抵抗R1〜第nブリーダ抵抗Rnは全て短絡状態となり、コンパレータ14の反転入力端子には、ブリーダ抵抗11とブリーダ抵抗12との抵抗分割に応じた電圧が印加される。この状態では、コンパレータ14は、反転入力端子に印加される電圧の方が非反転入力端子に印加される基準電圧Vrefより高いため、ローレベルの出力信号を第1OR回路15a及び第1AND回路15cに出力する。
実際に本電圧検出回路VDAを使用する場合は、テスト信号STESTをローレベルに固定し、第1電源端子P1と第2電源端子P2との間に、実際に測定したい被測定電源100を接続する。この場合、コンパレータ14は、被測定電源100が所望の電圧値(3.00V)に到達するまでの期間ではローレベルの出力信号を第1OR回路15a及び第1AND回路15cに出力する。従って、この期間では、発振回路16は動作せず、ローレベルのOUT信号SOUTが出力端子POUTを介して外部に出力される。なお、上述したように、第1ブリーダ抵抗R1及び第4ブリーダ抵抗R4以外の全てブリーダ抵抗は短絡状態となっており、可変抵抗回路10の総抵抗値は9rに維持されている。
次に、第2実施形態に係る電圧検出回路VDBについて説明する。
上述したように、第1実施形態に係る電圧検出回路VDAでは、テスト信号STESTがハイレベルとなった時刻t1からOUT信号SOUTがハイレベルとなった時刻t10’までの遅延時間Tdをクロック信号S1の周期で除算することにより、被測定電源100の電圧値を検出できた時の可変抵抗回路10の総抵抗値を確認した。このような第1実施形態によると、発振回路16の発振周期(クロック信号S1の周期)を予め測定しておく必要があるが、発振周期の測定値に誤差が生じている場合、正確な可変抵抗回路10の総抵抗値を知ることができなくなる可能性がある。第2実施形態に係る電圧検出回路VDBは、このような問題点を解決するための実施形態である。
次に、第3実施形態に係る電圧検出回路VDCについて説明する。
この第3実施形態に係る電圧検出回路VDCは、第2実施形態で述べた第1実施形態の問題点を解決するための他の実施形態である。
次に、本実施形態に係る電圧安定化回路(ボルテージレギュレータ)について説明する。図8は、本実施形態に係る電圧安定化回路VRGの回路構成図である。この図に示すように、本電圧安定化回路VRGは、基準電圧源30、誤差増幅器31、電圧制御用トランジスタ32、可変抵抗回路33、ブリーダ抵抗34及び35、分周回路36、第1抵抗値設定回路RS1〜第n抵抗値設定回路RSn、第1電源端子P1、第2電源端子P2、外部クロック端子PCLK、出力端子POUTから構成されている。なお、本電圧安定化回路VRGは、出力端子POUTの電圧を所定の電圧値に安定化するためのものである。
次に、本実施形態に係るバッテリ状態監視回路及びバッテリ装置について説明する。
図10は、本実施形態に係るバッテリ装置BDの構成ブロック図である。図10に示すように、本バッテリ装置BDは、バッテリBT、バッテリ状態監視回路BM、第1スイッチ(充電用スイッチ回路)54、第2スイッチ(放電用スイッチ回路)55、第1外部端子56及び第2外部端子57から構成されている。
本実施形態のバッテリ装置BDでは、過放電検出回路50及び遅延回路53として、上述した電圧検出回路VDAを適用する。
(通常動作時)
まず、通常状態時、つまりバッテリBTの電圧が、過充電電圧未満且つ過放電電圧以上の範囲に含まれ、且つ放電電流が過電流未満である場合、過放電検出回路50、過充電検出回路51及び過電流検出回路52は、それぞれローレベルの過充電検出信号、過放電検出信号、過電流検出信号を遅延回路53に出力する。この場合、遅延回路53は第1スイッチ54及び第2スイッチ55をオン状態に制御するので、バッテリ装置BDは充電及び放電可能な状態となる。
続いて、過充電状態時、つまり、第1外部端子56と第2外部端子57との間に充電器が接続されてバッテリBTが充電され、バッテリBTの電圧が過充電電圧以上となった場合、過充電検出回路51は、ハイレベルの過充電検出信号を遅延回路53に出力し、遅延回路53は第1スイッチ54をオフ状態に制御するので、充電器からの充電が禁止されることになる。
続いて、過放電状態時、つまり、第1外部端子56と第2外部端子57との間に負荷が接続されてバッテリBTが放電し、バッテリBTの電圧が過放電電圧未満となった場合、過放電検出回路50は、ハイレベルの過放電検出信号を遅延回路53に出力し、遅延回路53は第2スイッチ55をオフ状態に制御するので、負荷への放電が禁止されることになる。
続いて、過電流状態時、つまり、第1スイッチ54および第2スイッチ55に過大な電流が流れて、第3電圧監視端子P3と第2電圧監視端子P2と間の電圧が過電流電圧以上となった場合、過電流検出回路52は、ハイレベルの過電流検出信号を遅延回路53に出力し、遅延回路53は第2スイッチ55をオフ状態に制御するので、負荷への放電が禁止されることになる。
Claims (4)
- 被測定電源の電圧が所定電圧に到達したことを検出する電圧検出回路であって、
直列接続されたn個(nは1以上の整数)の第1〜第nの抵抗素子と、前記第1〜第nの抵抗素子の各々に対応して並列接続された第1〜第nのスイッチング素子と、を有する可変抵抗回路と、
基準電圧を発生する基準電圧源と、
前記被測定電源の電圧を前記可変抵抗回路と所定の抵抗素子とで構成される抵抗分割回路によって分圧することで生じる中点電圧と、前記基準電圧とを比較し、前記中点電圧と前記基準電圧との大小関係が反転した場合に、前記被測定電源の電圧が所定電圧に到達したことを示すために出力信号の状態を反転させる比較回路と、
前記比較回路の出力信号が反転した場合、またはテストモード時の場合に、所定周波数のクロック信号を生成する発振回路と、
前記クロック信号の1/2k−1周波数(k=2、3、…、n)の分周信号を生成する分周回路と、
前記クロック信号に対応して設けられ、内部に配置されたトリミング用導通素子の切断前では前記クロック信号を前記第1のスイッチング素子の制御端子に出力する一方、前記トリミング用導通素子の切断後には前記第1のスイッチング素子をオン状態またはオフ状態に維持させる信号を出力する第1の抵抗値設定回路と、
前記1/2k−1周波数の分周信号の各々に対応して設けられ、内部に配置されたトリミング用導通素子の切断前では前記1/2k−1周波数の分周信号を各々に対応する第2〜第nのスイッチング素子の制御端子に出力する一方、前記トリミング用導通素子の切断後には前記第2〜第nのスイッチング素子をオン状態またはオフ状態に維持させる信号を出力する第2〜第nの抵抗値設定回路と、
前記テストモード時の場合は前記比較回路の出力信号を外部に出力し、通常モード時の場合は1/2n−1周波数の分周信号が前記分周回路から出力された場合に前記比較回路の出力信号を外部に出力するモード選択回路を備え、
前記第1〜第nの抵抗素子の抵抗比は、それぞれ2i−1(i=1、2、…、n)となるように設定されている電圧検出回路において、
テストモードに移行してから前記モード選択回路の出力信号が反転するまでの時間を測定し、当該測定した時間から前記発振回路の発振周期を除算することにより、前記可変抵抗回路のトリミング量を検出し、当該トリミング量に応じて前記第1〜第nの抵抗値設定回路における前記トリミング用導通素子の切断処理を行う、
ことを特徴とするトリミング方法。 - 被測定電源の電圧が所定電圧に到達したことを検出する電圧検出回路であって、
直列接続されたn個(nは1以上の整数)の第1〜第nの抵抗素子と、前記第1〜第nの抵抗素子の各々に対応して並列接続された第1〜第nのスイッチング素子と、を有する可変抵抗回路と、
基準電圧を発生する基準電圧源と、
前記被測定電源の電圧を前記可変抵抗回路と所定の抵抗素子とで構成される抵抗分割回路によって分圧することで生じる中点電圧と、前記基準電圧とを比較し、前記中点電圧と前記基準電圧との大小関係が反転した場合に、前記被測定電源の電圧が所定電圧に到達したことを示すために出力信号の状態を反転させる比較回路と、
前記比較回路の出力信号が反転した場合、またはテストモード時の場合に、所定周波数のクロック信号を生成する発振回路と、
前記クロック信号の1/2k−1周波数(k=2、3、…、n)の分周信号を生成する分周回路と、
前記クロック信号に対応して設けられ、内部に配置されたトリミング用導通素子の切断前では前記クロック信号を前記第1のスイッチング素子の制御端子に出力する一方、前記トリミング用導通素子の切断後には前記第1のスイッチング素子をオン状態またはオフ状態に維持させる信号を出力する第1の抵抗値設定回路と、
前記1/2k−1周波数の分周信号の各々に対応して設けられ、内部に配置されたトリミング用導通素子の切断前では前記1/2k−1周波数の分周信号を各々に対応する第2〜第nのスイッチング素子の制御端子に出力する一方、前記トリミング用導通素子の切断後には前記第2〜第nのスイッチング素子をオン状態またはオフ状態に維持させる信号を出力する第2〜第nの抵抗値設定回路と、
前記テストモード時の場合、前記比較回路の出力信号が反転するまでの間、前記クロック信号を外部に出力する出力するモード選択回路を備え、
前記第1〜第nの抵抗素子の抵抗比は、それぞれ2i−1(i=1、2、…、n)となるように設定されている電圧検出回路において、
テストモードに移行してから前記モード選択回路の出力信号が反転して一定となるまでの期間、前記モード選択回路の出力信号の立ち上がり及び立ち下がりに同期してカウントを行い、当該カウント値からトリミング量を検出し、当該トリミング量に応じて前記第1〜第nの抵抗値設定回路における前記トリミング用導通素子の切断処理を行う、
ことを特徴とするトリミング方法。 - 被測定電源の電圧が所定電圧に到達したことを検出する電圧検出回路であって、
直列接続されたn個(nは1以上の整数)の第1〜第nの抵抗素子と、前記第1〜第nの抵抗素子の各々に対応して並列接続された第1〜第nのスイッチング素子と、を有する可変抵抗回路と、
基準電圧を発生する基準電圧源と、
前記被測定電源の電圧を前記可変抵抗回路と所定の抵抗素子とで構成される抵抗分割回路によって分圧することで生じる中点電圧と、前記基準電圧とを比較し、前記中点電圧と前記基準電圧との大小関係が反転した場合に、前記被測定電源の電圧が所定電圧に到達したことを示すために出力信号の状態を反転させる比較回路と、
テストモード時及び通常モード時に、所定周波数のクロック信号を外部から入力するために用いる外部クロック端子と、
前記クロック信号の1/2k−1周波数(k=2、3、…、n)の分周信号を生成する分周回路と、
前記クロック信号に対応して設けられ、内部に配置されたトリミング用導通素子の切断前では前記クロック信号を前記第1のスイッチング素子の制御端子に出力する一方、前記トリミング用導通素子の切断後には前記第1のスイッチング素子をオン状態またはオフ状態に維持させる信号を出力する第1の抵抗値設定回路と、
前記1/2k−1周波数の分周信号の各々に対応して設けられ、内部に配置されたトリミング用導通素子の切断前では前記1/2k−1周波数の分周信号を各々に対応する第2〜第nのスイッチング素子の制御端子に出力する一方、前記トリミング用導通素子の切断後には前記第2〜第nのスイッチング素子をオン状態またはオフ状態に維持させる信号を出力する第2〜第nの抵抗値設定回路と、
前記テストモード時の場合は前記比較回路の出力信号を外部に出力し、通常モード時の場合は1/2n−1周波数の分周信号が前記分周回路から出力された場合に前記比較回路の出力信号を外部に出力するモード選択回路を備え、
前記第1〜第nの抵抗素子の抵抗比は、それぞれ2i−1(i=1、2、…、n)となるように設定されている電圧検出回路において、
テストモードに移行した後、外部からクロック信号を入力し、テストモードに移行してから前記モード選択回路の出力信号が反転するまでの期間、前記クロック信号の立ち上がり及び立ち下がりに同期してカウントを行い、当該カウント値からトリミング量を検出し、当該トリミング量に応じて前記第1〜第nの抵抗値設定回路における前記トリミング用導通素子の切断処理を行う、
ことを特徴とするトリミング方法。 - 被測定電源の電圧を所定電圧に安定化させる電圧安定化回路であって、
直列接続されたn個(nは1以上の整数)の第1〜第nの抵抗素子と、前記第1〜第nの抵抗素子の各々に対応して並列接続された第1〜第nのスイッチング素子と、を有する可変抵抗回路と、
基準電圧を発生する基準電圧源と、
前記被測定電源と前記可変抵抗回路との間に設けられ、前記被測定電源の電圧の制御に用いられる電圧制御用トランジスタと、
前記電圧制御用トランジスタの出力電圧を前記可変抵抗回路と所定の抵抗素子とで構成される抵抗分割回路によって分圧することで生じる中点電圧と前記基準電圧とを入力とし、前記中点電圧と前記基準電圧とが一致するように前記電圧制御用トランジスタのゲート端子電圧を制御する誤差増幅器と、
テストモード時に、所定周波数のクロック信号を外部から入力するために用いる外部クロック端子と、
前記クロック信号の1/2k−1周波数(k=2、3、…、n)の分周信号を生成する分周回路と、
前記クロック信号に対応して設けられ、内部に配置されたトリミング用導通素子の切断前では前記クロック信号を前記第1のスイッチング素子の制御端子に出力する一方、前記トリミング用導通素子の切断後には前記第1のスイッチング素子をオン状態またはオフ状態に維持させる信号を出力する第1の抵抗値設定回路と、
前記1/2k−1周波数の分周信号の各々に対応して設けられ、内部に配置されたトリミング用導通素子の切断前では前記1/2k−1周波数の分周信号を各々に対応する第2〜第nのスイッチング素子の制御端子に出力する一方、前記トリミング用導通素子の切断後には前記第2〜第nのスイッチング素子をオン状態またはオフ状態に維持させる信号を出力する第2〜第nの抵抗値設定回路を備え、
前記第1〜第nの抵抗素子の抵抗比は、それぞれ2i−1(i=1、2、…、n)となるように設定されている電圧安定化回路において、
外部からクロック信号を入力し、前記電圧安定化回路の出力信号が所定電圧に到達するまでの期間、前記クロック信号の立ち上がり及び立ち下がりに同期してカウントを行い、当該カウント値からトリミング量を検出し、当該トリミング量に応じて前記第1〜第nの抵抗値設定回路における前記トリミング用導通素子の切断処理を行う、
ことを特徴とするトリミング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007194512A JP4852004B2 (ja) | 2007-07-26 | 2007-07-26 | トリミング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007194512A JP4852004B2 (ja) | 2007-07-26 | 2007-07-26 | トリミング方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009031093A JP2009031093A (ja) | 2009-02-12 |
JP2009031093A5 JP2009031093A5 (ja) | 2010-05-27 |
JP4852004B2 true JP4852004B2 (ja) | 2012-01-11 |
Family
ID=40401760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007194512A Active JP4852004B2 (ja) | 2007-07-26 | 2007-07-26 | トリミング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4852004B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5208011B2 (ja) * | 2009-02-13 | 2013-06-12 | セイコーインスツル株式会社 | メモリ回路装置 |
JP2012151186A (ja) * | 2011-01-17 | 2012-08-09 | Seiko Instruments Inc | 抵抗分割回路及び電圧検出回路 |
CN103926441B (zh) * | 2014-04-25 | 2017-03-22 | 湖南银河电气有限公司 | 一种新型分压器 |
JP7242124B2 (ja) | 2018-07-26 | 2023-03-20 | エイブリック株式会社 | 電圧検出回路、半導体装置及び製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09200023A (ja) * | 1996-01-11 | 1997-07-31 | Kawasaki Steel Corp | 電源電圧検出回路 |
JP4368547B2 (ja) * | 2001-09-06 | 2009-11-18 | 株式会社リコー | 電圧検出回路 |
JP2003086700A (ja) * | 2001-09-14 | 2003-03-20 | Mitsubishi Electric Corp | 半導体装置 |
JP4229636B2 (ja) * | 2001-11-13 | 2009-02-25 | 株式会社ルネサステクノロジ | 半導体装置 |
-
2007
- 2007-07-26 JP JP2007194512A patent/JP4852004B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009031093A (ja) | 2009-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9746870B2 (en) | Semiconductor device including a constant voltage generation unit | |
US8749224B2 (en) | Voltage detection circuit and method for controlling the same | |
US7911185B2 (en) | Battery voltage detection circuit | |
US8878621B2 (en) | Temperature-compensated semiconductor resistor device | |
US20110095811A1 (en) | Substrate bias control circuit for system on chip | |
US7863942B2 (en) | Voltage detecting circuit | |
US9306543B2 (en) | Temperature-compensated high accuracy clock | |
JP2005049970A (ja) | 半導体集積回路 | |
JP2011223375A (ja) | 発振回路 | |
JP4852004B2 (ja) | トリミング方法 | |
US7199653B2 (en) | Semiconductor device with operation mode set by external resistor | |
US9425680B2 (en) | Switching regulator with ripple-based control and method for switching regulator with ripple-based control | |
US7902844B2 (en) | Voltage drop measurement circuit | |
US7772853B2 (en) | Semiconductor device | |
JP2009194459A (ja) | モニタ回路およびリソース制御方法 | |
JP2005024559A (ja) | 集積回路のrc時定数と目標値の比率を求める方法および装置 | |
JP4641045B2 (ja) | 半導体集積回路及びマイクロコンピュータ | |
US10684314B2 (en) | System and method for testing reference voltage circuit | |
JPH06244677A (ja) | フィルタ回路 | |
JP2014119822A (ja) | 定電流生成回路及びこれを含むマイクロプロセッサ | |
KR20210081583A (ko) | 컴포넌트에 대한 트리밍 기능을 갖는 집적 회로 | |
KR20190024660A (ko) | 반도체 장치, 신호처리시스템, 및 신호처리방법 | |
US10784870B2 (en) | Electronic circuit, semiconductor integrated circuit and monitoring circuit mounted with the same, and electronic device | |
JPH08274607A (ja) | Cpuの電源電圧監視回路 | |
US11255880B2 (en) | Voltage detection circuit, semiconductor device, and semiconductor device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100414 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111021 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4852004 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |