KR20190024660A - 반도체 장치, 신호처리시스템, 및 신호처리방법 - Google Patents

반도체 장치, 신호처리시스템, 및 신호처리방법 Download PDF

Info

Publication number
KR20190024660A
KR20190024660A KR1020180085206A KR20180085206A KR20190024660A KR 20190024660 A KR20190024660 A KR 20190024660A KR 1020180085206 A KR1020180085206 A KR 1020180085206A KR 20180085206 A KR20180085206 A KR 20180085206A KR 20190024660 A KR20190024660 A KR 20190024660A
Authority
KR
South Korea
Prior art keywords
signal
circuit
semiconductor device
signal processing
adjustment
Prior art date
Application number
KR1020180085206A
Other languages
English (en)
Inventor
히로토 코다마
마사키 쿠도
타케시 쿠스노키
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20190024660A publication Critical patent/KR20190024660A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0619—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement
    • H03M1/0621—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement with auxiliary conversion of a value corresponding to the physical parameter(s) to be compensated for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • H03M2201/615—

Abstract

[과제] 경년열화에 따른 특성의 변화를 조정하는 반도체 장치, 신호처리시스템, 및 신호처리방법을 제공하는 것.
[해결수단] 본 발명에 따른 반도체 장치는, 기준전압을 발생시키는 기준전압 발생회로(110)와, 기준전압에 따라 제1 처리신호(125)를 출력하는 아날로그 신호처리회로(120)와, 제1 처리신호(125)의 전압을 저하시킨 제2 처리신호(127)를 테스트신호(131)로서 출력하는 테스트신호 출력부와, 출력된 테스트신호(131)에 대한 조정신호(141)를 수취하는 입력부와, 조정신호(141)에 따라서 아날로그 신호처리회로(120)의 출력의 조정을 행하는 조정회로(150)를 가진다.

Description

반도체 장치, 신호처리시스템, 및 신호처리방법{SEMICONDUCTOR DEVICE, SIGNAL PROCESSING SYSTEM, AND SIGNAL PROCESSING METHOD}
본 발명은 반도체 장치, 신호처리시스템, 및 신호처리방법에 관한 것으로서, 예를 들면 경년열화(aged deterioration)에 의한 특성의 변화를 조정하는 기술에 관한 것이다.
반도체 장치는, 내장하는 트랜지스터의 게이트 산화막이 경년열화 하는 것 등에 의해 특성이 변화한다. 그래서 특성이 변화된 반도체 장치가 출력하는 전압 등이 설계 범위 내인 것을 보증하기 위한 기술이 개발되고 있다.
특허문헌 1에는, 피측정전압을 AD 변환하는 경우에 증폭기로 증폭하여 변환했을 때와 증폭기를 이용하지 않고 다이렉트 변환했을 때에, 변환 데이터에 연속성을 확보하는 기술이 기재되어 있다.
[특허문헌 1] 일본 특개 2010-259035호 공보
그러나 특허문헌 1에 기재된 기술을 이용하는 경우, 반도체 장치 내에 혼재하는 회로의 영향을 받을 우려가 있다. 즉, 이러한 제어회로 내에 설치된 연산회로와 비교해서 큰 전류가 흐르는 회로나, 소정의 주파수를 따른 스위칭 회로 등을 혼재하고 있을 경우, 그라운드나 전원의 노이즈가 커지게 되어, 고정밀도의 조정회로를 적절하게 구동시키는 것이 곤란하다.
그 밖의 과제와 신규한 특징은, 본 명세서의 기술 및 첨부도면으로부터 명확해질 것이다.
일 실시형태에 따르면, 반도체 장치는,
기준전압을 발생시키는 기준전압 발생회로와,
상기 기준전압에 따라 제1 처리신호를 출력하는 아날로그 신호처리회로와,
상기 제1 처리신호의 전압을 저하시킨 제2 처리신호를 테스트신호로서 출력하는 테스트신호 출력부와,
출력된 상기 테스트신호에 대한 조정신호를 수취하는 입력부와,
상기 조정신호에 따라 상기 아날로그 신호처리회로의 출력의 조정을 행하는 조정회로,
를 가진다.
일 실시형태에 따르면, 신호처리시스템은,
기준전압을 발생시키는 기준전압 발생회로와, 상기 기준전압에 따라 제1 처리신호를 출력하는 아날로그 신호처리회로와, 상기 제1 처리신호의 전압을 저하시킨 제2 처리신호를 테스트신호로서 출력하는 테스트신호 출력부와, 출력된 상기 테스트신호에 대한 조정신호를 수취하는 입력부와, 상기 조정신호에 따라 상기 아날로그 신호처리회로의 출력의 조정을 행하는 조정회로를 가지는 제1 반도체 장치와,
상기 제1 반도체 장치가 출력한 상기 테스트신호를 디지털 신호로 변환하여 출력하는 AD 변환회로와, 상기 디지털 신호와 미리 기억된 기대값을 대조(비교)하고, 비교 결과인 차분(差分)값에 따른 상기 조정신호를 출력하는 시험회로를 가지는 제2 반도체 장치,
를 구비한다.
일 실시형태에 따르면, 신호처리방법은,
제1 반도체 장치가,
기준전압을 발생시키는 스텝과,
상기 기준전압에 따라 아날로그 신호처리회로의 출력인 제1 처리신호를 출력하는 스텝과,
상기 제1 처리신호의 전압을 저하시킨 제2 처리신호를 출력하는 스텝과,
제2 반도체 장치가,
상기 테스트신호를 디지털 신호로 변환하여 출력하는 스텝과,
상기 디지털 신호와 미리 기억된 기대값을 비교하고, 비교 결과인 차분값에 따른 조정신호를 출력하는 스텝과,
제1 반도체 장치가,
상기 조정신호를 수취하는 스텝과,
상기 조정신호에 따라 아날로그 신호처리회로의 출력의 조정을 행하는 스텝,
을 가진다.
상기 일 실시형태에 따르면, 경년열화에 의한 특성의 변화를 조정하는 반도체 장치, 신호처리시스템, 및 신호처리방법을 제공할 수 있다.
[도 1] 실시형태 1에 따른 반도체 장치의 블록도이다.
[도 2] 실시형태 1에 따른 반도체 장치의 변형예 1을 나타낸 블록도이다.
[도 3] 실시형태 1에 따른 반도체 장치의 변형예 2를 나타낸 블록도이다.
[도 4] 실시형태 2에 따른 신호처리시스템의 블록도이다.
[도 5] 실시형태 2에 따른 신호처리시스템의 변형예를 나타낸 블록도이다.
[도 6] 실시형태 2에 따른 신호처리시스템의 플로우 차트이다.
[도 7] 실시형태 3에 따른 신호처리시스템의 블록도이다.
[도 8] 실시형태 3에 따른 신호처리시스템의 변형예를 나타낸 블록도이다.
[도 9] 실시형태 3에 따른 신호처리시스템의 플로우 차트이다.
이하, 도면을 참조하면서, 실시형태에 관하여 설명한다. 또한, 도면은 간략적인 것이기 때문에, 이 도면의 기재를 근거로 하여 실시형태의 기술적 범위를 좁게 해석해서는 안 된다. 또한, 동일한 요소에는, 동일한 부호를 붙이고, 중복되는 설명은 생략한다.
이하의 실시형태에서는 편의상 그 필요가 있을 때는, 복수의 섹션 또는 실시형태로 분할하여 설명하지만, 특별히 명시한 경우를 제외하고, 그것들은 서로 무관계한 것이 아니라, 한쪽은 다른쪽의 일부 또는 전부의 변형예, 응용예, 상세 설명, 보충 설명 등의 관계에 있다. 또한, 이하의 실시형태에서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함한다)으로 언급하는 경우, 특별히 명시한 경우 및 원리적으로 명백하게 특정의 수로 한정되는 경우 등을 제외하고, 그 특정의 수로 한정되는 것이 아니라, 특정의 수 이상이어도 이하여도 된다.
또한, 이하의 실시형태에서, 그 구성요소(동작 스텝 등도 포함한다)는, 특별히 명시한 경우 및 원리적으로 명백하게 필수라고 생각되는 경우 등을 제외하고, 반드시 필수인 것은 아니다. 동일하게, 이하의 실시형태에서, 구성요소 등의 형상, 위치관계 등으로 언급할 때는, 특별히 명시한 경우 및 원리적으로 명백하게 그렇지 않다고 생각되는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이 점은, 상기 수 등(개수, 수치, 양, 범위 등을 포함한다)에 관해서도 동일하다.
설명의 명확화를 위해, 이하의 기재 및 도면은, 적절하게, 생략, 및 간략화가 이루어져 있다. 또한, 다양한 처리를 행하는 기능 블록으로서 도면에 기재되는 각 요소는, 하드웨어적으로는, CPU, 메모리, 그 밖의 회로로 구성할 수 있고, 소프트웨어적으로는, 메모리에 로드된 프로그램 등에 의해 실현된다. 따라서, 이들 기능 블록이 하드웨어만, 소프트웨어만, 또는 그것들의 조합에 의해 여러 가지 형태로 실현될 수 있는 것은 당업자에게는 이해되는 점이며, 어느 하나로 한정되는 것은 아니다. 또한, 각 도면에서, 동일한 요소에는 동일한 부호가 붙어 있고, 필요에 따라 중복 설명은 생략되어 있다.
<실시형태 1>
이하에, 도 1∼도 3을 참조하면서, 실시형태 1에 관하여 설명한다.
우선, 도 1에 예시한 반도체 장치에 관하여 설명한다. 도 1은, 실시형태 1에 따른 반도체 장치의 블록도이다. 반도체 장치(100)는, 주로 아날로그 신호를 처리하는 회로를 탑재하고 있다. 반도체 장치(100)의 일례는 PMU(Power management unit)이다. 반도체 장치(100)는, 경년열화에 의해 아날로그 신호처리회로의 출력전압이 변화한 경우에, 출력전압이 미리 설정된 범위를 유지하도록 조정할 수 있다. 반도체 장치(100)는, 1개의 반도체 칩이다.
반도체 장치(100)는, MCU(Micro Controller Unit)(190)에 접속되어 있다. 반도체 장치(100)는, 테스트신호를 MCU(190)에 출력한다. MCU(190)는, 테스트신호를 수취하며, 수취한 테스트신호에 기초하여, 아날로그 신호처리회로의 출력전압을 조정하기 위한 조정신호를 생성한다. 그리고 MCU(190)는, 생성된 조정신호를, 반도체 장치(100)로 출력한다. 반도체 장치(100)는, MCU(190)가 출력한 조정신호를 수취하여, 아날로그 신호처리회로의 출력전압을 조정한다.
이하에, 반도체 장치(100)의 각 구성의 상세를 설명한다. 반도체 장치(100)는, 기준전압 발생회로(110), 아날로그 신호처리회로(120), 멀티플렉서(130), SPI(Serial Peripheral Interface) 통신부(140), 조정회로(150), 및 DC(Direct Current)/DC 컨버터(160)를 주로 구비하고 있다. 또한, 반도체 장치(100)는, 아날로그 신호처리회로(120)가 출력한 전압을 외부로 출력하는 증폭신호 출력포트(171), 멀티플렉서(130)가 출력한 신호를 외부로 출력하는 테스트신호 출력포트(172), 및 외부로부터 조정신호를 수취하기 위한 통신포트(173)를 가지고 있다.
기준전압 발생회로(110)는, 기준전압을 생성하여 반도체 장치(100) 내의 아날로그 신호처리회로(120)에 대해서 출력한다. 기준전압 발생회로(110)는, 밴드갭 레퍼런스(BGR:Band-Gap reference)라고도 불린다.
다음으로, 아날로그 신호처리회로(120)에 관하여 설명한다. 아날로그 신호처리회로(120)는, 일정한 전압을 출력하는 레귤레이터이다. 아날로그 신호처리회로(120)는, 증폭기(121), 트랜지스터(124), 제1 저항기(126), 제2 저항기(128)를 주로 포함하고 있다. 증폭기(121)는, 기준전압 발생회로(110)에 접속하여, 기준전압을 비반전(noninverting) 입력신호(111)로서 수취한다. 증폭기(121)는, 비반전 입력신호(111) 및 반전(inverting) 입력신호(129)의 차분을 증폭한 증폭신호(122)를 출력한다. 트랜지스터(124)는, 증폭기(121)가 출력한 증폭신호(122)를 게이트의 입력으로서 수취한다. 트랜지스터(124)는, 게이트의 입력인 증폭신호(122)의 전압에 따라 전원(123)의 전압을 강하시키고, 제1 처리신호(125)를 출력한다. 다시 말하면, 제1 처리신호는, 아날로그 신호처리회로(120)가 출력하는 아날로그 신호이다.
제1 저항기(126)는, 트랜지스터(124)에 접속하여, 반전 입력신호(129)를 출력한다. 증폭기(121)는, 비반전 입력신호(111) 및 반전 입력신호(129)의 차분에 근거하여, 증폭신호(122)를 출력한다.
제2 저항기(128)는, 제1 저항기(126)와 그라운드 사이에 설치되어 있다. 아날로그 신호처리회로(120)는, 제1 저항기(126)와 제2 저항기(128) 사이에서, 제2 처리신호(127)를 출력한다. 제2 처리신호(127)는, 제1 처리신호(125)와 비교하면, 제1 저항기(126) 및 제2 저항기(128)에 의해 전압이 낮게 설정되어 있다.
아날로그 신호처리회로(120)는, 복수의 트랜지스터나 저항기를 가지고 있다. 그리고 아날로그 신호처리회로(120)가 가지고 있는 복수의 트랜지스터나 저항기는, 경년열화에 의해 특성이 변화하는 경우가 있다. 특히, 비반전 입력신호(111) 및 반전 입력신호(129)의 차분이 올바른 값이 안 되게 되어 버린 경우에는, 제1 처리신호(125)의 값이 설계값으로부터 벗어나 버릴 염려가 있다. 그 때문에, 본 실시형태 1에 따른 아날로그 신호처리회로(120)는, 조정회로(150)에 접속되어 있다.
또한, 아날로그 신호처리회로(120)는, 일반적인 리니어 레귤레이터여도 되고, 저손실형 리니어 레귤레이터(LDO:Low drop-out linear regulator)여도 된다. 또한, 아날로그 신호처리회로(120)는, 반도체 장치(100) 내에 복수 존재해도 된다. 반도체 장치(100) 내에 복수의 아날로그 신호처리회로(120)가 존재하는 경우는, 각각이 출력하는 제1 처리신호(125) 및 제2 처리신호(127)는, 다른 전압이어도 된다.
다음으로, 멀티플렉서(130)에 관해서 설명한다. 멀티플렉서(130)는, 복수의 입력단자를 가지고 있으며, 복수의 입력신호로부터 선택된 하나의 신호를 테스트신호로서 출력한다. 멀티플렉서(130)는, 아날로그 신호처리회로(120)가 출력한 제2 처리신호(127)를 입력신호의 하나로서 수취한다. 또한, 멀티플렉서(130)는, 도시하지 않은 제어부로부터 선택신호(132)를 수취한다. 그리고 멀티플렉서(130)는, 수취한 선택신호(132)에 따라, 복수의 입력신호로부터 하나의 신호를 선택하고, 선택된 하나의 신호를 테스트신호(131)로서 출력한다. 멀티플렉서(130)가 출력한 테스트신호(131)는, 테스트신호 출력포트(172)를 경유하여 반도체 장치(100)의 외부로 출력된다.
반도체 장치(100)가 복수의 신호처리회로(120)를 가지고 있는 경우, 멀티플렉서(130)는, 복수의 신호처리회로(120)로부터 입력신호를 수취할 수 있다. 그 경우, 도시하지 않은 제어부는, 복수의 신호처리회로(120)로부터 입력신호 중, 어떤 입력신호를 테스트신호(131)로서 출력할지를 결정할 수 있다. 또한, 도시하지 않은 제어부는, 미리 설정된 시간을 경과한 경우에, 멀티플렉서(130)에 대해서 테스트신호(131)를 출력하는 것을 지시해도 된다. 또한, 도시하지 않은 제어부는, 외부로부터 테스트신호(131)를 출력하는 지시를 받고, 지시에 따라 테스트신호(131)를 출력시켜도 된다.
SPI 통신부(140)는, 반도체 장치(100)의 외부와의 통신을 행하기 위한 인터페이스이다. 즉 SPI 통신부(140)는, 통신포트(173)를 통해서 외부의 반도체 장치와 신호의 송수신을 행할 수 있다. SPI 통신부(140)는, 통신포트(173)를 통해서 외부로부터의 신호를 수취하고, 반도체 장치(100) 내부로 신호를 출력한다. 더 구체적으로는, SPI 통신부(140)는, 테스트신호(131)에 대한 조정신호(141)를 외부로부터 수취한다. 그리고 SPI 통신부(140)는, 수취한 조정신호(141)를, 조정회로(150)로 출력한다.
조정회로(150)는, SPI 통신부(140)가 출력한 조정신호(141)를 수취한다. 그리고 조정회로(150)는, SPI 통신부(140)로부터 수취한 조정신호(141)에 따라, 아날로그 신호처리회로(120) 내의 증폭신호(122)의 조정을 행한다.
이하에, 조정회로(150)에 관해서, 구체예를 들면 설명한다. 조정회로(150)의 일례는, 복수의 저항기 및 복수의 스위칭 회로에 의해 구성된 회로이다. 이 경우의 조정신호(141)는, 복수의 스위치 회로 중, 어떤 스위치 회로를 접속하고, 어떤 스위치 회로를 절단할지를 정한 것이다. 조정회로(150)는, 이러한 구성에 의해 조정회로(150) 내의 저항값을 변화시킨다. 그리고 조정회로(150)는, 증폭기(121)의 반전 입력신호(129)에 접속하고 있다. 따라서 조정회로(150)는, 저항값의 변화에 따라, 반전 입력신호(129)의 전압을 조정한다. 그 결과, 조정회로(150)는, 증폭기(121)의 출력인 증폭신호(122)의 조정을 행할 수 있다. 제1 처리신호(125) 및 제2 처리신호(127)는, 증폭신호(122)의 값에 따라 조정된다. 또한, 상술한 조정회로(150)의 구성은 어디까지나 일례이며, 제1 처리신호(125) 및 제2 처리신호(127)의 조정을 행하기 위한 구성이라면, 상술한 회로가 아니어도 된다.
DC/DC 컨버터(160)는, 반도체 장치(100) 내에 상술한 구성요소와 함께 탑재되어 있는 회로이다. DC/DC 컨버터(160)는, 일반적인 기술의 스위칭 레귤레이터나, 시리즈 레귤레이터 등이다. DC/DC 컨버터(160)는, 소정의 전류가 흐르거나, 또는, 소정의 스위치 동작에 의한 노이즈를 발생시킬 수 있다.
테스트신호 출력포트(172)는, 멀티플렉서(130)가 출력한 테스트신호(131)를 반도체 장치(100)의 외부로 출력한다. 실시형태 1에서는, 테스트신호 출력포트(172)는, MCU(Micro Controller Unit)(190)에 접속되어 있다. 즉, 테스트신호 출력포트(172)는, MCU(190)에 대해서 테스트신호(131)를 출력하고 있다.
통신포트(173)는, MCU(190)에 접속되어 있다. 통신포트(173)는, MCU(190)가 출력한 조정신호(141)를 수취하여, SPI 통신부(140)로 출력한다.
또한, SPI 통신부(140)는 외부와의 통신을 행하기 위한 인터페이스이면 SPI 통신 이외의 통신 사양이어도 된다. 예를 들면, SPI 통신부(140)의 통신 사양은, I2C(Inter-Integrated Circuit)나 UART(Universal Asynchronous Receiver/Transmitter) 등의 시리얼 통신이어도 된다. 또한, SPI 통신부(140)의 통신 사양은, 패러렐 통신이어도 된다.
MCU(190)는, 반도체 장치(100)가 출력한 테스트신호(131)를 수취하고, 이러한 테스트신호(131)와, 미리 기억된 기대값을 비교한다. 그리고 MCU(190)는, 비교 결과에 따른 조정신호(141)를 생성한다. MCU(190)는, 생성된 조정신호(141)를, 통신포트(173)로 출력한다. 또한, 반도체 장치(100)가 복수의 신호처리회로(120)를 가지고 있는 경우, MCU(190)는, 복수의 신호처리회로(120)의 각각에 대응한 기대값을 미리 가지고 있다. 그 경우, MCU(190)는, 수취한 테스트신호(131)가 어떤 신호처리회로(120)로부터 입력된 것인지 인식할 수 있는 정보를, 반도체 장치(100)로부터 겸해서 수취한다.
본 실시형태 1에 따른 반도체 장치(100)는, 이상과 같은 구성에 의해, 조정신호(141)를 생성하기 위한 테스트신호(131)를 외부로 출력하고, 아날로그 신호처리회로(120)의 출력인 제1 처리신호를 조정하기 위한 조정신호(141)를 외부로부터 수취한다. 이에 의해, 본 실시형태 1에 따른 반도체 장치(100)는, 반도체 장치(100)의 내부회로가 발생시키는 노이즈의 영향을 억제하여 아날로그 신호처리회로(120)의 경년열화에 의한 특성의 변화를 조정한다.
또한, 본 실시형태에 따른 반도체 장치(100)는, DC/DC 컨버터(160)가 발생시키는 노이즈의 영향을 억제하여 아날로그 신호처리회로(120)의 경년열화에 의한 특성의 변화를 조정한다. 그 점, 반도체 장치(100)가, DC/DC 컨버터에 한하지 않고, 모터 드라이버, 오실레이터, 차지 펌프 등을 가지고 있는 경우에도 적용 가능하다. 다시 말하면, 반도체 장치(100)의 내부회로가 노이즈를 발생시키는 경우에, 본 실시형태에 따른 구성을 적용할 수 있다.
<실시형태 1의 변형예 1>
다음으로, 도 2를 참조하면서, 실시형태 1의 변형예 1에 관해서 설명한다. 도 2는, 실시형태 1에 따른 반도체 장치의 변형예 1을 나타낸 블록도이다. 도 2에 나타낸 반도체 장치(101)는, 도 1에 나타낸 반도체 장치(100)와 비교하여, 기준전압 발생회로(110)가 멀티플렉서(130)에도 접속되어 있는 점, 및 조정회로(150)의 접속처가 증폭기(121)에서 기준전압 발생회로(110)로 변경이 되어 있는 점이 다르다. 그 밖의 구성은 도 1에 나타낸 반도체 장치(100)와 동일하다.
도 2에서, 기준전압 발생회로(110)는, 기준전압을 생성하여 아날로그 신호처리회로(120)에 대해서 출력함과 아울러, 멀티플렉서(130)에 대해 기준전압(112)을 출력한다. 멀티플렉서(130)는, 기준전압 발생회로(110)가 출력한 기준전압(112)을 수취한다.
멀티플렉서(130)는, 복수의 입력신호를 수취한다. 멀티플렉서(130)가 수취하는 복수의 입력신호에는, 아날로그 신호처리회로(120)가 출력한 제2 처리신호(127)와, 기준전압 발생회로(110)가 출력한 기준전압(112)이 포함된다. 멀티플렉서(130)는, 도시하지 않은 제어부로부터 선택신호(132)를 수취한다. 그리고 멀티플렉서(130)는, 수취한 선택신호(132)에 따라, 복수의 입력신호로부터 하나의 신호를 선택하고, 선택된 하나의 신호를 테스트신호(131)로서 출력한다.
또한, 복수의 입력신호 중에서 어느 것을 테스트신호(131)로서 선택할지는, 적절히 결정할 수 있다. 예를 들면, 도시하지 않은 제어부는, 미리 설정된 시간마다, 제2 처리신호(127)와, 기준전압(112)을 번갈아 출력하는 것을 지시하도록 선택신호(132)를 출력해도 된다. 또한, 도시하지 않은 제어부는, MCU로부터 지시를 받아서 복수의 입력신호 중에서 어느 것을 테스트신호(131)로서 선택할지 결정해도 된다. 또한, 반도체 장치(101) 내에 아날로그 신호처리회로(120)가 복수 존재하는 경우, 도시하지 않은 제어부는, 복수의 제2 처리신호와, 기준전압(112) 중에서 적절하게, 테스트신호(131)를 선택할 수 있다.
MCU(190)는, 테스트신호 출력포트(172)로부터 적절하게, 테스트신호(131)를 수취한다. MCU(190)는, 반도체 장치(101)로부터 기준전압(112)을 테스트신호(131)로서 수취한 경우, 미리 설정된 기대값과 비교한다. MCU(190)는, 테스트신호(131)로서 수취한 기준전압(112)과, 미리 설정된 기대값을 비교하고, 차분값에 따른 조정신호를 통신포트(173)로 출력한다.
조정회로(150)는, SPI 통신부(140)가 출력한 조정신호(141)를 수취한다. 그리고 조정회로(150)는, 수취한 조정신호(141)에 따라, 기준전압 발생회로(110)가 출력하는 기준전압을 조정한다.
이하에, 조정회로(150)가 기준전압을 조정하는 원리의 일례를 설명한다. 기준전압 발생회로(110)는, 증폭기와, 트랜지스터와, 저항기의 조합에 의해 구성될 수 있다. 그리고 조정회로(150)는, 예를 들면, 기준전압 발생회로(110)의 저항기의 일부를 포함하고 있다. 조정회로(150)의 일례로서는, 복수의 저항기 및 복수의 스위치 회로에 의해 구성된 회로이다. 그리고 조정신호는, 복수의 스위치 회로 중, 어떤 스위치 회로를 접속하고, 어떤 스위치 회로를 절단할지를 정한 것일 수 있다. 이러한 구성에 의해, 조정회로(150)는, 조정회로(150) 내의 저항값을 변화시킬 수 있다. 따라서, 조정회로(150)는, 저항값의 변화에 따라서, 기준전압의 조정을 행할 수 있다. 또한, 상술한 조정회로(150)의 구성은 어디까지나 일례이며, 기준전압의 조정을 행하기 위한 구성이면, 상술한 회로가 아니어도 된다.
반도체 장치(101)는, 이상과 같은 구성에 의해, 조정신호(141)를 생성하기 위한 테스트신호(131)를 외부로 출력하고, 기준전압을 조정하기 위한 조정신호(141)를 외부로부터 수취한다. 이에 의해, 반도체 장치(101)는, 반도체 장치(101)의 내부회로가 발생시키는 노이즈의 영향을 억제하여 아날로그 신호처리회로(120)의 경년열화에 의한 특성의 변화를 조정한다.
또한, 도 2에 나타낸 반도체 장치(101)는, 아날로그 신호처리회로(120)를 하나 가지고 있다. 그러나 당연하지만 반도체 장치(101)는, 아날로그 신호처리회로(120)를 복수 가지고 있어도 된다. 그 경우, 기준전압 발생회로(110)는, 복수의 아날로그 신호처리회로에 접속될 수 있다. 이러한 경우, 기준전압 발생회로(110)가 출력하는 기준전압을 조정하는 것에 의해, 복수의 아날로그 신호처리회로의 출력을 동시에 조정할 수 있다.
<실시형태 1의 변형예 2>
다음으로, 도 3을 참조하면서, 실시형태 1의 변형예 2에 관해서 설명한다. 도 3은, 실시형태 1에 따른 반도체 장치의 변형예 2를 나타낸 블록도이다. 도 3에 나타낸 반도체 장치(102)는, 도 1에 나타낸 반도체 장치(100)와 비교하여, SPI 통신부(140)와 조정회로(150) 사이에 메모리(170)가 개재되어 있는 점에서 다르다. 그 밖의 구성은 도 1에 나타낸 반도체 장치(100)와 동일하다.
메모리(170)는, SPI 통신부(140)가 출력한 조정신호(141)를 기억한다. 메모리(170)는, 재기록 가능한(rewritable) 불휘발성의 기억부이며, 예를 들면 플래시 메모리, EEPROM(Electrically Erasable Programmable Read-Only Memory) 또는 MRAM(Magnetic Random Access Memory) 등에 의해 구성된다. 메모리(170)는 불휘발성의 기억부이기 때문에, 반도체 장치(100)가 시스템을 정지한 후에도, 조정신호(141)를 기억할 수 있다. 따라서, 조정회로(150)는, 시스템을 정지시키고, 재기동한 경우에, 메모리(170)에 기억되어 있는 조정신호(141)를 판독한다. 그리고 조정회로(150)는, 판독된 조정신호(141)에 따라 증폭기(121)에 대한 조정을 행한다.
이러한 구성에 의해, 반도체 장치(102)는, 시스템을 기동할 때에, 미리 기억해 둔 조정신호에 따라, 아날로그 신호처리회로(120)의 조정을 행할 수 있다. 그 때문에, 시스템의 기동을 단시간에 완료시킬 수 있다. 그리고 반도체 장치(102)는, 반도체 장치(102)의 내부회로가 발생시키는 노이즈의 영향을 억제하여 아날로그 신호처리회로(120)의 경년열화에 의한 특성의 변화를 조정한다.
또한, 제1 반도체 장치(102)에서, 조정회로(150)는 아날로그 신호처리회로(120)에 접속되어 있지만, 조정회로(150)는, 기준전압 발생회로(110)에 접속하여, 기준전압의 조정을 행해도 된다. 그 경우, 반도체 장치(102)는, 시스템을 기동할 때에, 미리 기억해 둔 조정신호에 따라, 기준전압 발생회로(110)가 출력하는 기준전압을 조정하는 것에 의해, 복수의 아날로그 신호처리회로의 출력을 동시에 조정할 수 있다.
<실시형태 2>
다음으로, 도 4를 참조하면서 실시형태 2에 관해서 설명한다. 도 4는, 실시형태 2에 따른 신호처리시스템의 블록도이다. 도 4에 나타낸 신호처리시스템(300)은, 제1 반도체 장치(100)와, 제2 반도체 장치(200)를 구비하고 있다. 제1 반도체 장치(100)는, 실시형태 1에 나타낸 반도체 장치(100)와 동일 구성이다. 그 때문에, 제1 반도체 장치(100)의 구성에 관한 설명은 생략한다.
제2 반도체 장치(200)는, 예를 들면, 주로 디지털 신호를 처리하기 위한 MCU이다. 제2 반도체 장치(200)는, AD(analog to digital) 변환회로(210), 시험회로(220), SPI 통신부(230), 타이머(240), 및 연산기(260)를 주로 가지고 있다. 또한, 제2 반도체 장치(200)는, 제1 반도체 장치(100)와 접속하는 인터페이스로서, 증폭신호 입력포트(271), 테스트신호 입력포트(272), 및 통신포트(273)를 가지고 있다. 제1 반도체 장치(100) 및 제2 반도체 장치(200)는, 각각 1개의 반도체 칩이며, 각각이 기판에 실장되어, 기판이 가지는 도선에 의해 접속되어 있다.
또한, 실시형태 2에서 설명한 신호처리시스템은, 예를 들면, 제1 반도체 장치와 제2 반도체 장치가, 각각 1칩의 집적회로이며, 기판 상에 각각 마운트되는 구성으로 되어 있다. 그러나 신호처리시스템은, 이러한 형태에 한하지 않고, 예를 들면, 제1 반도체 장치와 제2 반도체 장치가, 각각 1칩의 집적회로이고, 이들을 적층한 SoC(System-on-a-chip), 또는 다층화된 집적회로여도 된다. 또한, 신호처리시스템은, 제1 반도체 장치(100)와 제2 반도체 장치(200)가, 각각 1칩의 집적회로이며, 각각이 미리 기판 상에 마운트된 하이브리드 IC(integrated circuit)여도 된다.
AD 변환회로(210)는, 아날로그 신호를 디지털 신호로 변환하는 AD 컨버터(ADC:analog to digital converter)이다. AD 변환회로(210)는, 테스트신호 입력포트(272)로부터 수취한 아날로그 신호인 테스트신호(131)를 디지털 신호(211)로 변환(AD 변환)한다. AD 변환회로(210)는, 변환된 디지털 신호(211)를 시험회로(220)로 출력한다.
시험회로(220)는, 입력된 디지털 신호(211)와 미리 기억된 기대값을 비교하고, 비교 결과인 차분값을 산출한다. 시험회로(220)는, 예를 들면, 디지털 신호(211)와 기대값을 비교하는 회로를 적어도 가지는 BIST(built-in self-test)회로이다. 또한, 시험회로(220)는, 비교 결과에 따라 아날로그 신호처리회로(120)의 출력을 조정하기 위한 조정신호(141)를 생성한다.
구체적으로는, 시험회로(220)는, AD 변환회로(210)가 출력한 디지털 신호(211)를 수취한다. 그리고 시험회로(220)는 수취한 디지털 신호(211)와, 기대값을 비교한다. 기대값은, 도시하지 않은 기억부에 미리 기억되어 있다. 시험회로(220)는, 디지털 신호(211)와 기대값의 차분값을 산출한다. 또한, 시험회로(220)는, 산출한 차분값이 미리 설정된 값보다 큰지 여부를 판정한다. 시험회로(220)는, 차분값이 미리 설정된 값보다 크다고 판정한 경우에, 이러한 차분값에 따른 조정신호(141)를 생성한다. 시험회로(220)는, 이러한 차분값에 따른 조정신호(141)를 SPI 통신부(230)로 출력한다.
또한, 제1 반도체 장치(100)가 복수의 신호처리회로(120)를 가지고 있는 경우, 제2 반도체 장치(200)는, 복수의 신호처리회로(120)의 각각에 대응한 기대값을 미리 기억하고 있다. 그 경우, 제1 반도체 장치(100) 및 제2 반도체 장치(200)는, 테스트신호(131)가 어떤 신호처리회로(120)로부터 입력된 것인지 인식할 수 있는 정보를 공유한다. 시험회로(220)는, 제2 반도체 장치(200)가 수취한 테스트신호(131)와, 미리 기억하고 있는 복수의 기대값을 대응시켜서 비교한다.
또한, 시험회로(220)는, 테스트신호의 발생을 지시하는 지시부를 포함하고 있어도 된다. 테스트신호의 발생을 지시하는 지시부는, 타이머(240)를 감시하여, 미리 설정된 시간이 경과하면, 제1 반도체 장치(100)에 대해 테스트신호의 출력을 지시해도 된다.
SPI 통신부(230)는, 제2 반도체 장치(200)의 외부와의 통신을 행하기 위한 인터페이스이다. 본 실시형태에서는, SPI 통신부(230)는, 제1 반도체 장치(100)와의 통신을 행한다. 즉 SPI 통신부(230)는, 통신포트(273)를 통해서 제1 반도체 장치(100)와 신호의 송수신을 행할 수 있다. 구체적으로는, SPI 통신부(230)는, 시험회로(220)가 출력한 조정신호(141)를 수취한다. 그리고 SPI 통신부(230)는, 수취한 조정신호(141)를, 통신포트(273)를 통해서 제1 반도체 장치(100)로 출력한다.
타이머(240)는, 미리 설정된 시간이 경과한 것을 통지하는 기능을 가지고 있다. 타이머(240)는, 예를 들면, 리얼 타임 클록(real-time clock)에 의해 구성된다. 타이머(240)는, 시험회로(220)에 의해 감시될 수 있다. 또한, 타이머(240)는, 도시하지 않은 제어부에 의해 감시될 수 있다. 타이머(240)는, 미리 설정된 시간이 경과한 것을 시험회로(220) 또는 도시하지 않은 제어부로 통지할 수 있다.
또한, SPI 통신부(230)는 외부와의 통신을 행하기 위한 인터페이스이면 SPI 통신 이외의 통신 사양이어도 된다. 예를 들면, SPI 통신부(230)의 통신 사양은, I2C(Inter-Integrated Circuit)나 UART(Universal Asynchronous Receiver/Transmitter) 등의 시리얼 통신이어도 된다. 또한, SPI 통신부(230)의 통신 사양은, 패러렐 통신이어도 된다.
연산기(260)는, 제2 반도체 장치(200)에 탑재된 연산회로이다. 연산기(260)는, 증폭신호 입력포트(271)를 통해서 제1 처리신호(125)를 수취한다. 그리고 연산기(260)는, 수취한 제1 처리신호(125)를 전원으로서 이용할 수 있다.
이상과 같은 구성에 의해, 제1 반도체 장치(100)는, 테스트신호(131)를 제2 반도체 장치(200)로 출력한다. 그리고 제2 반도체 장치(200)는, 아날로그 신호처리회로(120)를 조정하기 위한 조정신호(141)를 제1 반도체 장치(100)로 출력한다. 제1 반도체 장치는, 제2 반도체 장치(200)로부터 수취한 조정신호(141)에 의해 아날로그 신호처리회로(120)의 출력인 제1 처리신호(125)의 값을 조정한다. 따라서, 신호처리시스템(300)은, 반도체 장치(100)의 내부회로가 발생시키는 노이즈의 영향을 억제하여 아날로그 신호처리회로(120)의 경년열화에 의한 특성의 변화를 조정한다.
<실시형태 2의 변형예>
다음으로, 도 5를 참조하면서, 실시형태 2의 변형예에 관해서 설명한다. 도 5는, 실시형태 2에 따른 신호처리시스템의 변형예를 나타낸 블록도이다. 도 5에 나타낸 신호처리시스템(301)은, 도 4에 나타낸 신호처리시스템(300)과 비교하면, 제1 반도체 장치(100) 대신에, 제1 반도체 장치(101)를 가지고 있는 점이 다르다. 제1 반도체 장치(101)는, 도 2를 참조하면서 설명한 실시형태 1의 변형예 1과 동일한 구성을 가지고 있다.
도 5에 나타낸 구성에 의해, 제1 반도체 장치(101)는, 테스트신호(131)를 제2 반도체 장치(200)로 출력한다. 그리고 제2 반도체 장치(200)는, 기준전압을 조정하기 위한 조정신호(141)를 제1 반도체 장치(101)로 출력할 수 있다. 제1 반도체 장치(101)는, 제2 반도체 장치(200)로부터 수취한 조정신호(141)에 의해 기준전압을 조정한다. 이처럼, 신호처리시스템(301)은, 반도체 장치(101)의 내부회로가 발생시키는 노이즈의 영향을 억제하여 아날로그 신호처리회로(120)의 경년열화에 의한 특성의 변화를 조정한다.
또한, 상술한 실시형태 2에 따른 제1 반도체 장치(100)와, 실시형태 2의 변형예에 따른 제1 반도체 장치(101)는, 배타적인 구성이 아니라, 각각의 구성을 중첩적으로 가지고 있어도 된다. 다시 말하면, 제1 반도체 장치(100)에서, 기준전압 발생회로(110)가 출력한 기준전압이 멀티플렉서(130)로 입력되어도 된다. 마찬가지로, 제1 반도체 장치(101)에서, 조정회로(150)가, 신호처리회로(120)에 접속하여, 신호처리회로(120)를 조정해도 된다. 또한, 제1 반도체 장치(100) 또는 제1 반도체 장치(101)는, 조정회로를 복수 가지고 있어, 기준전압 발생회로(110)의 조정과, 신호처리회로(120)의 조정을, 선택적으로 행할 수 있어도 된다.
또한, 기준전압 발생회로(110)의 조정과, 신호처리회로(120)의 조정을, 선택적으로 행할 수 있는 경우, 기준전압 발생회로(110)의 조정이 우선적으로 행해지는 것이 바람직하다. 기준전압 발생회로(110)의 조정이 우선적으로 행해지는 것이 바람직한 이유는, 이하와 같다. 즉, 일반적으로, 제1 반도체 장치(100) 또는 제1 반도체 장치(101)가 복수의 신호처리회로(120)를 가지고 있는 경우는, 기준전압 발생회로(110)가 복수의 신호처리회로(120)에 접속되어 있다. 이 경우에, 기준전압 발생회로(110)를 조정하는 것에 의해, 복수의 신호처리회로(120)의 출력이 조정된다.
<실시형태 2에 따른 신호처리시스템의 신호처리방법>
다음으로, 도 6을 참조하면서 실시형태 2에 따른 신호처리시스템(300) 또는 신호처리시스템(301)의 신호처리방법에 관해서 설명한다. 도 6은, 실시형태 2에 따른 신호처리시스템의 플로우 차트이다.
우선, 제1 반도체 장치(100)는, 테스트신호(131)를 출력한다(스텝 S10). 실시형태 2의 변형예의 경우, 멀티플렉서(130)는, 테스트신호(131)로서 복수의 입력신호 중에서 제2 처리신호(127)를 선택할 수도 있고, 기준전압(112)을 선택할 수도 있다.
다음으로, 제2 반도체 장치(200)의 AD 변환회로(210)는, 수취한 테스트신호(131)를 디지털 신호(211)로 변환한다(스텝 S11). AD 변환회로(210)는, 이러한 디지털 신호(211)를 시험회로(220)로 출력한다.
다음으로, 제2 반도체 장치(200)의 시험회로(220)는, 입력된 디지털 신호(211)와 미리 기억된 기대값을 비교하고, 비교 결과인 차분값 ΔV를 산출한다(스텝 S12).
다음으로, 시험회로(220)는, 차분값 ΔV가 미리 설정된 값 VA보다 큰지 여부를 판정한다(스텝 S13).
테스트신호(131)를 AD 변환한 디지털 신호(211)가 미리 설정된 범위 내인 경우, 시험회로(220)는, 차분값 ΔV가 미리 설정된 값 VA보다 크다고 판정하지 않는다(스텝 S13:No). 이 경우, 아날로그 신호처리회로(120)의 출력은, 조정될 필요가 없다. 바꿔 말하면, 시험회로(220)는, 조정신호(141)를 출력하지 않는다. 이 경우, 시험회로(220)는, 타이머(240)를 감시하여, 타이머(240)가 카운트하는 경과시간 t가 미리 설정된 시간 Tc를 경과했는지 여부를 판정한다(스텝 S16). 미리 설정된 시간 Tc는, 예를 들면, 반도체 장치가 경년열화를 하는 것에 의해 특성이 변화할 가능성이 있는 시간이다. 즉, 시간 Tc는, 예를 들면 100시간, 500시간, 1000시간 등으로 설정할 수 있다.
타이머(240)가 카운트하는 경과시간 t가 미리 설정된 시간 Tc를 경과했다고 판정하지 않는 경우(스텝 S16:No), 시험회로(220)는, 반복해서 타이어(240)가 카운트하는 경과시간이 시간 Tc를 경과했는지 여부를 판정한다(스텝 S16). 타이머(240)가 카운트하는 경과시간 t가 미리 설정된 시간 Tc을 경과했다고 판정한 경우(스텝 S16:Yes), 신호처리시스템(300)은, 스텝 S10으로 돌아가고, 제1 반도체 장치(100)가 다시 테스트신호(131)를 출력한다(스텝 S10).
스텝 S13으로 돌아가서 설명을 계속한다.
테스트신호(131)를 AD 변환한 디지털 신호(211)가 미리 설정된 범위를 벗어나 있는 경우, 시험회로(220)는, 차분값 ΔV가 미리 설정된 값 VA보다 크다고 판정한다(스텝 S13:Yes). 이 경우, 시험회로(220)는, 차분값 ΔV에 따른 조정신호(141)를 생성한다. 시험회로(220)는, 차분값 ΔV에 따른 조정신호(141)를 생성하고, 이러한 조정신호(141)를 SPI 통신부(230)로 출력한다(스텝 S14). SPI 통신부(230)는, 시험회로(220)가 출력한 조정신호(141)를 수취하고, SPI 통신부(140)를 통해서 조정회로(150)로 출력한다.
다음으로, 조정회로(150)는, 수취한 조정신호(141)에 따라, 아날로그 신호처리회로(120)의 출력을 조정한다(스텝 S15). 아날로그 신호처리회로(120)의 출력의 조정은, 도 4에 나타낸 신호처리시스템(300)의 경우, 조정회로(150)에 의해 아날로그 신호처리회로(120)의 출력을 조정하는 것이다. 또한, 아날로그 신호처리회로(120)의 출력의 조정은, 도 5에 나타낸 신호처리시스템(301)의 경우, 조정회로(150)에 의해 기준전압 발생회로(110)의 출력을 조정하는 것이다.
조정회로(150)가 아날로그 신호처리회로(120)의 출력을 조정하면, 제1 반도체 장치(100) 또는 제1 반도체 장치(101)는, 조정 후의 테스트신호(131)를 출력한다(스텝 S10). 그리고 신호처리시스템(300)은, 차분값 ΔV가 미리 설정된 값 VA보다 큰 경우, 차분값 ΔV가 미리 설정된 값 VA보다 작아질 때까지, 조정회로(150)에 의한 아날로그 신호처리회로(120)의 출력의 조정과, 멀티플렉서(130)에 의한 테스트신호(131)의 출력과, AD 변환회로(210)에 의한 디지털 신호(211)로의 변환과, 시험회로(220)에 의한 디지털 신호(211)와 기대값과의 비교를 반복해서 행한다.
이상과 같은 신호처리를 행하는 것에 의해, 신호처리시스템(300)은, 반도체 장치(100)의 내부회로가 발생시키는 노이즈의 영향을 억제하여 아날로그 신호처리회로(120)의 경년열화에 의한 특성의 변화를 조정한다.
또한, 실시형태 2의 변형예의 경우, 스텝 S10에서, 멀티플렉서(130)는, 테스트신호(131)를 이하와 같이 선택할 수 있다. 즉, 우선, 멀티플렉서(130)는, 테스트신호(131)로서, 기준전압(112)을 선택하여 출력한다. 그리고 신호처리시스템(301)이, 스텝 S10에서 스텝 S15까지 처리를 행하고, 스텝 S15 후, 다시 스텝 S10으로 돌아간 경우, 멀티플렉서(130)는, 테스트신호(131)로서 제2 처리신호(127)를 선택하여 출력할 수 있다.
<실시형태 3>
다음으로, 도 7을 참조하면서, 실시형태 3에 관해서 설명한다. 도 7은, 실시형태 3에 따른 신호처리시스템의 블록도이다. 도 7에 나타낸 신호처리시스템(302)은, 도 4에 나타낸 신호처리시스템(300)과 비교하면, 제2 반도체 장치(200) 대신에, 제2 반도체 장치(201)를 가지고 있는 점이 다르다. 제2 반도체 장치(201)는, 시험회로(220)와 SPI 통신부(230) 사이에 메모리(250)를 가지고 있다.
메모리(250)는, 시험회로(220)가 출력한 조정신호(141)를 기억한다. 메모리(250)는, 재기록 가능한 불휘발성의 기억부이며, 예를 들면 플래시 메모리, EEPROM(Electrically Erasable Programmable Read-Only Memory) 또는 MRAM(Magnetic Random Access Memory) 등에 의해 구성된다. 메모리(250)는, 불휘발성의 기억부이기 때문에, 신호처리시스템(302)이 시스템을 정지한 후에도, 조정신호(141)를 기억할 수 있다. 따라서, 조정회로(150)는, 시스템을 정지시키고, 재기동한 경우에, 메모리(250)에 기억되어 있는 조정신호(141)를 판독할 수 있다. 그리고 조정회로(150)는, 판독한 조정신호(141)에 따라서 아날로그 신호처리회로(120)에 대한 조정을 행할 수 있다. 이러한 구성에 의해, 신호처리시스템(302)은, 시스템을 기동할 때에, 미리 기억해 둔 조정신호(141)에 따른 조정을 행할 수 있다.
<실시형태 3의 변형예>
다음으로, 도 8을 참조하면서, 실시형태 3의 변형예에 관해서 설명한다. 도 8은, 실시형태 3에 따른 신호처리시스템의 변형예를 나타낸 블록도이다. 도 8에 나타낸 신호처리시스템(303)은, 도 7에 나타낸 신호처리시스템(300)과 비교하면, 제1 반도체 장치(100) 대신에, 제1 반도체 장치(102)를 가지고 있는 점이 다르다. 제1 반도체 장치(102)는, 도 3을 참조하면서 설명한 실시형태 1의 변형예 2와 동일한 구성을 가지고 있다. 다시 말하면, 도 7에 나타내는 신호처리시스템(303)은, 제1 반도체 장치(102)에 메모리(170)를 가지며, 제2 반도체 장치(201)에 메모리(250)를 가지고 있다.
이상과 같은 구성에 의해, 제1 반도체 장치(100)는, 테스트신호를 제2 반도체 장치(200)로 출력한다. 그리고 제2 반도체 장치(200)는, 아날로그 신호처리회로를 조정하기 위한 조정신호(141)를 메모리(250) 및 메모리(170)에 기억한다. 제1 반도체 장치는, 메모리(250) 또는 메모리(170)에 기억한 조정신호(141)에 의해 아날로그 신호처리회로(120)의 출력을 조정한다. 신호처리시스템(303)은, 조정신호(141)를 메모리(250) 및 메모리(170)에 기억하는 것에 의해, 데이터의 손실을 억제할 수 있다.
또한, 그 밖의 변형예로서, 제1 반도체 장치(102)와, 제2 반도체 장치(200)를 구비하는 신호처리시스템도 당연히 생각할 수 있다. 이러한 신호처리시스템은, 제1 반도체 장치(102)가 가지는 메모리(170)에 기억한 조정신호를 이용하여 아날로그 신호처리회로(120)의 조정을 행할 수 있다. 이러한 구성에 의해, 이러한 신호처리시스템은, 시스템을 기동할 때에, 미리 기억해 둔 조정신호에 따라, 아날로그 신호처리회로(120)의 조정을 행할 수 있다. 그 때문에, 시스템의 기동을 단시간에 완료시킬 수 있다.
또한, 제1 반도체 장치(102)에서, 조정회로(150)는 아날로그 신호처리회로(120)에 접속되어 있지만, 조정회로(150)는, 기준전압 발생회로(110)에 접속하여, 기준전압의 조정을 행해도 된다.
<실시형태 3에 따른 신호처리시스템의 신호처리방법>
다음으로, 도 9를 참조하면서 실시형태 3에 따른 신호처리시스템(302)의 처리에 관해서 설명한다. 도 9는, 실시형태 3에 따른 신호처리시스템의 플로우 차트이다. 도 9에 나타낸 플로우 차트는, 도 6에 나타낸 플로우 차트와 비교하면, 스텝 S13과 스텝 S14 사이에 스텝 S21이 존재하는 점에서 다르다. 이하에 도 6에 나타낸 플로우 차트와 다른 점에 관해서 설명한다.
도 9에 나타낸 플로우 차트에서, 테스트신호(131)를 AD 변환한 디지털 신호(211)가 미리 설정된 범위를 벗어나 있는 경우, 시험회로(220)는, 차분값 ΔV가 미리 설정된 값 VA보다 크다고 판정한다(스텝 S13:Yes). 이 경우, 시험회로(220)는, 차분값 ΔV에 따른 조정신호(141)를 생성한다. 시험회로(220)는, 차분값 ΔV에 따른 조정신호(141)를 생성하고, 이러한 조정신호(141)를 메모리(250)로 출력한다. 메모리(250)는, 시험회로(220)가 출력한 조정신호(141)를 기억한다(스텝 S21).
다음으로, 메모리(250)는, 기억된 조정신호(141)를, SPI 통신부(230)로 출력한다(스텝 S14). SPI 통신부(230)는, 메모리(250)가 출력한 조정신호(141)를 수취하고, SPI 통신부(140)를 통해서 조정회로(150)로 출력한다. 이후의 처리는, 도 6에 나타낸 플로우 차트와 마찬가지이다.
이상과 같은 신호처리를 행하는 것에 의해, 신호처리시스템(300)은, 반도체 장치(100)의 내부회로가 발생시키는 노이즈의 영향을 억제하고 아날로그 신호처리회로(120)의 경년열화에 의한 특성의 변화를 조정한다. 또한, 메모리가 조정신호(141)를 기억하는 것에 의해, 조정회로(150)는, 시스템의 기동시에 기억한 조정신호(141)를 판독할 수 있다.
또한, 신호처리시스템(303)의 경우도 신호처리는 동일하다. 신호처리시스템(303)에 따른 신호처리에서는, 시험회로(220)는, 메모리(250) 및 메모리(170)의 양쪽에 대해 조정신호(141)를 출력할 수 있다. 또한, 조정회로(150)는, 메모리(250) 또는 메모리(170) 중 어느 한쪽 또는 양쪽으로부터 조정신호(141)를 수취할 수 있다. 다만, 신호처리시스템(303)을 기동할 경우, SPI 통신을 행하지 않는 쪽이 기동시간을 짧게 할 수 있다. 따라서 그 경우, 조정회로(150)가 조정신호를 수취하는 것은, 메모리(170) 쪽이 바람직하다.
이상과 같은 구성에 의해, 신호처리시스템(302), 신호처리시스템(303)은, 조정신호를 메모리(250) 또는 메모리(170)에 기억하는 것에 의해 데이터의 손실을 억제하면서, 반도체 장치(100)의 내부회로가 발생시키는 노이즈의 영향을 억제하고 아날로그 신호처리회로(120)의 경년열화에 의한 특성의 변화를 조정한다.
이상, 본 발명자에 의해 이루어진 발명을 실시형태에 근거하여 구체적으로 설명했지만, 본 발명은 이미 진술한 실시형태로 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경이 가능한 것은 말할 필요도 없다.
상기 실시형태의 일부 또는 전부는, 이하의 부기(付記)처럼 기재될 수 있지만, 이하로는 한하지 않는다.
(부기 1)
기준전압을 발생시키는 기준전압 발생회로와,
상기 기준전압에 따라 제1 처리신호를 출력하는 아날로그 신호처리회로와,
상기 제1 처리신호의 전압을 저하시킨 제2 처리신호를 테스트신호로서 출력하는 테스트신호 출력부와,
출력한 상기 테스트신호에 대한 조정신호를 수취하는 입력부와,
상기 조정신호에 따라 상기 아날로그 신호처리회로의 출력의 조정을 행하는 조정회로,
를 가지는 반도체 장치.
(부기 2)
상기 아날로그 신호처리회로는, 증폭기를 포함하는 회로이며,
상기 조정회로는, 상기 증폭기의 입력신호의 전압조정을 행하는,
부기 1에 기재된 반도체 장치.
(부기 3)
상기 조정회로는, 상기 기준전압의 조정을 행하는 것에 의해, 상기 아날로그 신호처리회로의 출력의 조정을 행하는,
부기 1에 기재된 반도체 장치.
(부기 4)
상기 테스트신호 출력부는, 상기 제2 처리신호 또는 상기 기준전압 중 어느 하나의 신호를 테스트신호로서 출력하는,
부기 3에 기재된 반도체 장치.
(부기 5)
상기 테스트신호 출력부는, 외부로부터 상기 테스트신호를 출력하기 위한 지시를 받고, 상기 지시에 따라 상기 테스트신호를 출력하는,
부기 1에 기재된 반도체 장치.
(부기 6)
상기 아날로그 신호처리회로의 구동시간이 미리 설정된 시간을 경과한 경우에, 상기 테스트신호 출력부에 대해 상기 테스트신호를 출력하는 것을 지시하는 지시부를 더 가지는,
부기 1에 기재된 반도체 장치.
(부기 7)
상기 조정신호를 기억하기 위한 기억부를 더 가지며,
상기 조정회로는, 상기 기억부에 기억된 상기 조정신호에 따라, 상기 아날로그 신호처리회로의 출력의 조정을 행하는,
부기 1에 기재된 반도체 장치.
(부기 8)
스위칭 동작을 반복해서 행하는 스위칭회로를 더 가지는,
부기 1에 기재된 반도체 장치.
(부기 9)
기준전압을 발생시키는 기준전압 발생회로와, 상기 기준전압에 따라 제1 처리신호를 출력하는 아날로그 신호처리회로와, 상기 제1 처리신호의 전압을 저하시킨 제2 처리신호를 테스트신호로서 출력하는 테스트신호 출력부와, 출력한 상기 테스트신호에 대한 조정신호를 수취하는 입력부와, 상기 조정신호에 따라 상기 아날로그 신호처리회로의 출력의 조정을 행하는 조정회로를 가지는 제1 반도체 장치와,
상기 제1 반도체 장치가 출력한 상기 테스트신호를 디지털 신호로 변환해서 출력하는 AD 변환회로와, 상기 디지털 신호와 미리 기억된 기대값을 비교하고, 비교 결과인 차분값에 따른 상기 조정신호를 출력하는 시험회로를 가지는 제2 반도체 장치,
를 구비하는 신호처리시스템.
(부기 10)
상기 아날로그 신호처리회로는, 증폭기를 포함하는 회로이며,
상기 조정회로는, 상기 증폭기의 입력신호의 전압조정을 행하는,
부기 9에 기재된 신호처리시스템.
(부기 11)
상기 조정회로는, 상기 기준전압의 조정을 행하는 것에 의해, 상기 아날로그 신호처리회로의 출력의 조정을 행하는,
부기 9에 기재된 신호처리시스템.
(부기 12)
상기 테스트신호 출력부는, 상기 제2 처리신호 또는 상기 기준전압 중 어느 하나의 신호를 테스트신호로서 출력하는,
부기 11에 기재된 신호처리시스템.
(부기 13)
상기 아날로그 신호처리회로의 구동시간이 미리 설정된 시간을 경과한 경우에, 상기 테스트신호 출력부에 의한 상기 테스트신호의 출력과, 상기 AD 변환회로에 의한 상기 디지털 신호의 변환 및 출력과, 상기 시험회로에 의한 상기 디지털 신호와 상기 기대값과의 비교와, 상기 시험회로에 의한 상기 조정신호의 출력과, 상기 조정회로에 의한 상기 조정신호에 따른 상기 아날로그 신호처리회로의 출력의 조정을 행하는,
부기 9에 기재된 신호처리시스템.
(부기 14)
상기 차분값이 미리 설정된 값보다 큰 경우, 상기 차분값이 미리 설정된 값보다 작아질 때까지, 상기 조정회로에 의한 상기 아날로그 신호처리회로의 출력의 조정과, 상기 테스트신호 출력부에 의한 상기 테스트신호의 출력과, 상기 AD 변환회로에 의한 상기 디지털 신호의 변환 및 출력과, 상기 시험회로에 의한 상기 디지털 신호와 상기 기대값과의 비교를 반복해서 행하는,
부기 9에 기재된 신호처리시스템.
(부기 15)
상기 제2 반도체 장치는, 상기 제1 반도체 장치로 출력하기 위한 상기 조정신호를 기억하는 기억부를 더 가지는,
부기 9에 기재된 신호처리시스템.
(부기 16)
상기 제1 반도체 장치는, 상기 조정회로로 출력하기 위한 상기 조정신호를 기억하는 기억부를 더 가지는,
부기 9에 기재된 신호처리시스템.
(부기 17)
상기 제1 반도체 장치는, 상기 조정회로로 출력하기 위한 상기 조정신호를 기억하는 기억부를 더 가지며,
상기 제2 반도체 장치는, 상기 제1 반도체 장치로 출력하기 위한 상기 조정신호를 기억하는 기억부를 더 가지는,
부기 9에 기재된 신호처리시스템.
(부기 18)
상기 제1 반도체 장치가, 스위칭 동작을 반복해서 행하는 스위칭회로를 더 가지는,
부기 9에 기재된 신호처리시스템.
(부기 19)
제1 반도체 장치가,
기준전압을 발생시키는 스텝과,
상기 기준전압에 따라 아날로그 신호처리회로의 출력인 제1 처리신호를 출력하는 스텝과,
상기 제1 처리신호의 전압을 저하시킨 제2 처리신호를 테스트신호로서 출력하는 스텝과,
제2 반도체 장치가,
상기 테스트신호를 디지털 신호로 변환하여 출력하는 스텝과,
상기 디지털 신호와 미리 기억된 기대값을 비교하고, 비교 결과인 차분값에 따른 조정신호를 출력하는 스텝과,
제1 반도체 장치가,
상기 조정신호를 수취하는 스텝과,
상기 조정신호에 따라 아날로그 신호처리회로의 출력의 조정을 행하는 스텝,
을 가지는, 신호처리방법.
(부기 20)
상기 아날로그 신호처리회로는, 증폭기를 포함하는 회로이며,
상기 아날로그 신호처리회로의 출력의 조정을 행하는 스텝에서, 상기 증폭기의 입력신호의 전압조정을 행하는,
부기 19에 기재된 신호처리방법.
(부기 21)
상기 아날로그 신호처리회로의 출력의 조정을 행하는 스텝은, 상기 기준전압을 변경하는 것에 의해 행하는,
부기 19에 기재된 신호처리방법.
(부기 22)
상기 제1 반도체 장치는,
상기 제2 처리신호 또는 상기 기준전압 중 어느 하나의 신호를 테스트신호로서 출력하는,
부기 21에 기재된 신호처리방법.
(부기 23)
상기 제1 반도체 장치의 구동시간이 미리 설정된 시간을 경과한 경우에,
상기 테스트신호의 출력과, 상기 디지털 신호의 변환 및 출력과, 상기 디지털 신호와 상기 기대값의 비교와, 비교 결과인 차분값에 따른 조정신호의 출력과, 상기 아날로그 신호처리회로의 출력의 조정을 행하는,
부기 19에 기재된 신호처리방법.
(부기 24)
상기 차분값이 미리 설정된 값보다 큰 경우,
상기 차분값이 미리 설정된 값보다 작아질 때까지, 상기 아날로그 신호처리회로의 출력의 조정과, 상기 테스트신호의 출력과, 상기 디지털 신호의 변환 및 출력과, 상기 디지털 신호와 상기 기대값의 비교를 반복해서 행하는,
부기 19에 기재된 신호처리방법.
(부기 25)
상기 제2 반도체 장치는, 상기 제1 반도체 장치로 출력하기 위한 상기 조정신호를 기억하는 스텝을 더 가지는,
부기 19에 기재된 신호처리방법.
(부기 26)
상기 제1 반도체 장치는, 상기 조정회로로 출력하기 위한 상기 조정신호를 기억하는 스텝을 더 가지는,
부기 19에 기재된 신호처리방법.
(부기 27)
상기 제1 반도체 장치는, 상기 조정회로로 출력하기 위한 상기 조정신호를 기억하는 스텝을 더 가지며,
상기 제2 반도체 장치는, 상기 제1 반도체 장치로 출력하기 위한 상기 조정신호를 기억하는 스텝을 더 가지는,
부기 19에 기재된 신호처리방법.
(부기 28)
상기 제1 반도체 장치가, 스위칭 동작을 반복해서 행하는,
부기 19에 기재된 신호처리방법.
100, 101, 102 반도체 장치
110 기준전압 발생회로
120 아날로그 신호처리회로
121 증폭기
130 멀티플렉서
140 통신부
150 조정회로
160 DC/DC 컨버터
170 메모리
171 증폭신호 출력포트
172 테스트신호 출력포트
173 통신포트
200, 201 반도체 장치
210 AD 변환회로
220 시험회로
230 통신부
240 타이머
250 메모리
260 연산기
271 증폭신호 입력포트
272 테스트신호 입력포트
273 통신포트
300, 301, 302, 303 신호처리시스템

Claims (20)

  1. 기준전압을 발생시키는 기준전압 발생회로와,
    상기 기준전압에 따라 제1 처리신호를 출력하는 아날로그 신호처리회로와,
    상기 제1 처리신호의 전압을 저하시킨 제2 처리신호를 테스트신호로서 출력하는 테스트신호 출력부와,
    출력된 상기 테스트신호에 대한 조정신호를 수취하는 입력부와,
    상기 조정신호에 따라 상기 아날로그 신호처리회로의 출력의 조정을 행하는 조정회로,
    를 가지는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 아날로그 신호처리회로는, 증폭기를 포함하는 회로이며,
    상기 조정회로는, 상기 증폭기의 입력신호의 전압조정을 행하는,
    반도체 장치.
  3. 청구항 1에 있어서,
    상기 조정회로는, 상기 기준전압의 조정을 행하는 것에 의해, 상기 아날로그 신호처리회로의 출력의 조정을 행하는,
    반도체 장치.
  4. 청구항 3에 있어서,
    상기 테스트신호 출력부는, 상기 제2 처리신호 또는 상기 기준전압 중 어느 하나의 신호를 테스트신호로서 출력하는,
    반도체 장치.
  5. 청구항 1에 있어서,
    상기 테스트신호 출력부는, 외부로부터 상기 테스트신호를 출력하기 위한 지시를 받고, 상기 지시에 따라 상기 테스트신호를 출력하는,
    반도체 장치.
  6. 청구항 1에 있어서,
    상기 아날로그 신호처리회로의 구동시간이 미리 설정된 시간을 경과한 경우에, 상기 테스트신호 출력부에 대해서 상기 테스트신호를 출력하는 것을 지시하는 지시부를 더 가지는,
    반도체 장치.
  7. 청구항 1에 있어서,
    상기 조정신호를 기억하기 위한 기억부를 더 가지며,
    상기 조정회로는, 상기 기억부에 기억된 상기 조정신호에 따라, 상기 아날로그 신호처리회로의 출력의 조정을 행하는,
    반도체 장치.
  8. 청구항 1에 있어서,
    스위칭 동작을 반복해서 행하는 스위칭회로를 더 가지는,
    반도체 장치.
  9. 기준전압을 발생시키는 기준전압 발생회로와, 상기 기준전압에 따라 제1 처리신호를 출력하는 아날로그 신호처리회로와, 상기 제1 처리신호의 전압을 저하시킨 제2 처리신호를 테스트신호로서 출력하는 테스트신호 출력부와, 출력된 상기 테스트신호에 대한 조정신호를 수취하는 입력부와, 상기 조정신호에 따라 상기 아날로그 신호처리회로의 출력의 조정을 행하는 조정회로를 가지는 제1 반도체 장치와,
    상기 제1 반도체 장치가 출력한 상기 테스트신호를 디지털 신호로 변환하여 출력하는 AD 변환회로와, 상기 디지털 신호와 미리 기억된 기대값을 대조(비교)하고, 비교 결과인 차분값에 따른 상기 조정신호를 출력하는 시험회로를 가지는 제2 반도체 장치,
    를 구비하는 신호처리시스템.
  10. 청구항 9에 있어서,
    상기 아날로그 신호처리회로는, 증폭기를 포함하는 회로이며,
    상기 조정회로는, 상기 증폭기의 입력신호의 전압조정을 행하는,
    신호처리시스템.
  11. 청구항 9에 있어서,
    상기 조정회로는, 상기 기준전압의 조정을 행하는 것에 의해, 상기 아날로그 신호처리회로의 출력의 조정을 행하는,
    신호처리시스템.
  12. 청구항 11에 있어서,
    상기 테스트신호 출력부는, 상기 제2 처리신호 또는 상기 기준전압 중 어느 하나의 신호를 테스트신호로서 출력하는,
    신호처리시스템.
  13. 청구항 9에 있어서,
    상기 아날로그 신호처리회로의 구동시간이 미리 설정된 시간을 경과한 경우에, 상기 테스트신호 출력부에 의한 상기 테스트신호의 출력과, 상기 AD 변환회로에 의한 상기 디지털 신호의 변환 및 출력과, 상기 시험회로에 의한 상기 디지털 신호와 상기 기대값의 비교와, 상기 시험회로에 의한 상기 조정신호의 출력과, 상기 조정회로에 의한 상기 조정신호에 따른 상기 아날로그 신호처리회로의 출력의 조정을 행하는,
    신호처리시스템.
  14. 청구항 9에 있어서,
    상기 차분값이 미리 설정된 값보다 큰 경우, 상기 차분값이 미리 설정된 값보다 작아질 때까지, 상기 조정회로에 의한 상기 아날로그 신호처리회로의 출력의 조정과, 상기 테스트신호 출력부에 의한 상기 테스트신호의 출력과, 상기 AD 변환회로에 의한 상기 디지털 신호의 변환 및 출력과, 상기 시험회로에 의한 상기 디지털 신호와 상기 기대값의 비교를 반복해서 행하는,
    신호처리시스템.
  15. 청구항 9에 있어서,
    상기 제2 반도체 장치는, 상기 제1 반도체 장치로 출력하기 위한 상기 조정신호를 기억하는 기억부를 더 가지는,
    신호처리시스템.
  16. 청구항 9에 있어서,
    상기 제1 반도체 장치는, 상기 조정회로로 출력하기 위한 상기 조정신호를 기억하는 기억부를 더 가지는,
    신호처리시스템.
  17. 청구항 9에 있어서,
    상기 제1 반도체 장치는, 상기 조정회로로 출력하기 위한 상기 조정신호를 기억하는 기억부를 더 가지며,
    상기 제2 반도체 장치는, 상기 제1 반도체 장치로 출력하기 위한 상기 조정신호를 기억하는 기억부를 더 가지는,
    신호처리시스템.
  18. 청구항 9에 있어서,
    상기 제1 반도체 장치가, 스위칭 동작을 반복해서 행하는 스위칭회로를 더 가지는,
    신호처리시스템.
  19. 제1 반도체 장치가,
    기준전압을 발생시키는 스텝과,
    상기 기준전압에 따라 아날로그 신호처리회로의 출력인 제1 처리신호를 출력하는 스텝과,
    상기 제1 처리신호의 전압을 저하시킨 제2 처리신호를 테스트신호로서 출력하는 스텝과,
    제2 반도체 장치가,
    상기 테스트신호를 디지털 신호로 변환하여 출력하는 스텝과,
    상기 디지털 신호와 미리 기억된 기대값을 비교하고, 비교 결과인 차분값에 따른 조정신호를 출력하는 스텝과,
    제1 반도체 장치가,
    상기 조정신호를 수취하는 스텝과,
    상기 조정신호에 따라 아날로그 신호처리회로의 출력의 조정을 행하는 스텝,
    을 가지는, 신호처리방법.
  20. 청구항 19에 있어서,
    상기 아날로그 신호처리회로는, 증폭기를 포함하는 회로이며,
    상기 아날로그 신호처리회로의 출력의 조정을 행하는 스텝에서, 상기 증폭기의 입력신호의 전압조정을 행하는,
    신호처리방법.
KR1020180085206A 2017-08-30 2018-07-23 반도체 장치, 신호처리시스템, 및 신호처리방법 KR20190024660A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017165091A JP2019047173A (ja) 2017-08-30 2017-08-30 半導体装置、信号処理システム、及び信号処理方法
JPJP-P-2017-165091 2017-08-30

Publications (1)

Publication Number Publication Date
KR20190024660A true KR20190024660A (ko) 2019-03-08

Family

ID=63165136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180085206A KR20190024660A (ko) 2017-08-30 2018-07-23 반도체 장치, 신호처리시스템, 및 신호처리방법

Country Status (5)

Country Link
US (1) US10461766B2 (ko)
EP (1) EP3451111A1 (ko)
JP (1) JP2019047173A (ko)
KR (1) KR20190024660A (ko)
CN (1) CN109428596A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023234267A1 (ja) * 2022-05-30 2023-12-07 ローム株式会社 マルチプレクサ回路、電源管理回路、電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010259035A (ja) 2009-03-31 2010-11-11 Renesas Electronics Corp データ処理装置及びデータ処理システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69324507T2 (de) * 1992-01-16 1999-10-07 Hamamatsu Photonics Kk Anordnung zur Messung des zeitlichen Zusammenhangs zwischen zwei oder mehr Signalen
EP0924588A1 (en) * 1997-10-16 1999-06-23 Varma, Dhruv Electronic thermostat control unit and its use in multipoint temperature controller for refrigeration and heating systems
US6775328B1 (en) * 1999-08-11 2004-08-10 Rambus Inc. High-speed communication system with a feedback synchronization loop
US20060082351A1 (en) * 2004-10-15 2006-04-20 Martins Marcus M Low power operation of back-up power supply
WO2007023541A1 (ja) * 2005-08-25 2007-03-01 Renesas Technology Corp. 光ディスク装置およびそれを構成する信号処理用半導体集積回路並びに動作方法
US7449872B2 (en) 2005-08-31 2008-11-11 Broadcom Corporation Low-power programmable low-drop-out voltage regulator system
TWI384764B (zh) * 2010-12-03 2013-02-01 Ind Tech Res Inst 處理系統
JP5867065B2 (ja) 2011-12-22 2016-02-24 株式会社ソシオネクスト 降圧型電源回路
EP2759900B1 (en) 2013-01-25 2017-11-22 Dialog Semiconductor GmbH Maintaining the resistor divider ratio during start-up
KR101903843B1 (ko) * 2013-05-17 2018-10-02 인텔 코포레이션 동적 회로 기준을 이용하는 온-칩 공급 발생기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010259035A (ja) 2009-03-31 2010-11-11 Renesas Electronics Corp データ処理装置及びデータ処理システム

Also Published As

Publication number Publication date
CN109428596A (zh) 2019-03-05
JP2019047173A (ja) 2019-03-22
US10461766B2 (en) 2019-10-29
US20190068211A1 (en) 2019-02-28
EP3451111A1 (en) 2019-03-06

Similar Documents

Publication Publication Date Title
US7554305B2 (en) Linear regulator with discharging gate driver
US11686780B2 (en) Apparatus and method to debug a voltage regulator
US8866341B2 (en) Voltage regulator
US9170591B2 (en) Low drop-out regulator with a current control circuit
US9996093B2 (en) Semiconductor integrated circuit for regulator, which detects abnormalities in a connected load
TW201418926A (zh) 帶有遲滯控制之低壓降穩壓器
CN109936281B (zh) 电力变换装置
US20140205865A1 (en) Battery monitoring system, semiconductor device, battery assembly system, battery monitoring ic
US10644580B2 (en) Power supplies
US10656664B1 (en) Voltage generator
US20050127984A1 (en) Power supply circuit having a plurality of voltage conversion circuits
KR20190024660A (ko) 반도체 장치, 신호처리시스템, 및 신호처리방법
JP4852004B2 (ja) トリミング方法
CN105990894B (zh) 半导体装置、电源单元以及电子装置
CN108693906B (zh) 电压调节器
US20220308614A1 (en) Shunt regulator
US20130154605A1 (en) Constant voltage circuit and electronic device including same
JP5618774B2 (ja) 周波数監視回路
JP2018073935A (ja) 半導体装置及び消費電流テスト方法
CN110050408A (zh) 调压电路及调压方法
US11255880B2 (en) Voltage detection circuit, semiconductor device, and semiconductor device manufacturing method
US11726511B2 (en) Constant voltage circuit that causes different operation currents depending on operation modes
JP6932108B2 (ja) 制御装置および制御方法
US20220381807A1 (en) Voltage level detector performing state detection
US20240029799A1 (en) Semiconductor apparatus and system