JP2018073935A

JP2018073935A - 半導体装置及び消費電流テスト方法

Info

Publication number: JP2018073935A
Application number: JP2016210590A
Authority: JP
Inventors: 小林　和仁; Kauhito Kobayashi; 和仁小林
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2016-10-27
Filing date: 2016-10-27
Publication date: 2018-05-10
Anticipated expiration: 2036-10-27
Also published as: JP6808444B2

Abstract

【課題】製品出荷前のテストに費やされる時間を短縮することが可能な半導体装置及び消費電流テスト方法を提供する。【解決手段】半導体装置１００は、第１の電源電圧及び第１の電源電圧よりも低い第２の電源電圧を生成し、第１モード時には第１の電源電圧を選択して電源供給ラインＧＬに供給し、第２モード時には第２の電源電圧を選択して電源供給ラインに供給する電源回路１２と、テスト信号を受け、且つ、電源回路が第１の電源電圧を選択している状態から第２の電源電圧を選択する状態に遷移した場合に、電源供給ラインを接地ラインに接続して放電実行する放電回路１３と、を有する。【選択図】図１

Description

本発明は、半導体装置、特に、当該半導体装置の内部回路に電源電圧を供給する電源回路を含む半導体装置、及びこの半導体装置の消費電流テスト方法に関する。

ＬＳＩ（ HYPERLINK "http://www.weblio.jp/content/large-scale+integrated+circuit" \o "large-scale integrated circuitの意味" large-scale integrated circuit）などの半導体装置に含まれており、当該半導体装置の内部回路に電源電圧を供給する電源回路として、通常動作時に用いる動作時用電源降圧回路と、待機状態時に用いるスタンバイ時用電源降圧回路と、を備えたものが提案されている（例えば、特許文献１参照）。特許文献１の電源回路は、通常動作時に
は、動作時用電源降圧回路で生成された電圧を内部電源ラインを介して内部回路に供給する。一方、待機状態時には、スタンバイ時用電源降圧回路で生成された電圧を内部電源ラインを介して内部回路に供給する。当該電源回路では、スタンバイ時用電源降圧回路で生成される電圧を、動作時用電源降圧回路で生成される電圧よりも低くすることにより待機動作時での消費電力を抑えるようにしている。

特開２００２−３７３９４２号公報

ところで、このような電源回路を備えた半導体装置の製品出荷前のテストとして、消費電流テストが実施される。つまり、動作時用電源降圧回路を用いている際に消費される電流を測定する第１の消費電流テストと、スタンバイ時用電源降圧回路を用いている際に消費される電流を測定する第２の消費電流テストとを行う。この際、上記した内部電源ラインに生じるノイズを低減させる為に、内部電源ラインにバイパスコンデンサが接続されている場合がある。これにより、第１の消費電流テストから第２の消費電流テストに切り替えると、その切り替え直後の時点では、バイパスコンデンサに充電された電圧の影響で内部電源ラインの電圧がスタンバイ時用電源降圧回路で生成された電圧よりも高くなっている。よって、バイパスコンデンサが放電し、内部電源ラインの電圧がスタンバイ時用電源降圧回路で生成された電圧と等しくなるまで待機しなければ、第２の消費電流を測定することができないので、テスト時間が長くなるという問題があった。

本発明は、製品出荷前のテストに費やされる時間を短縮することが可能な半導体装置及び消費電流テスト方法を提供することを目的とする。

本発明に係る半導体装置は、電源供給ラインを介して供給された電圧を受けて動作する内部回路を含む半導体装置であって、第１の電源電圧及び前記第１の電源電圧よりも低い第２の電源電圧を生成し、第１モード時には前記第１の電源電圧を選択して前記電源供給ラインに供給し、第２モード時には前記第２の電源電圧を選択して前記電源供給ラインに供給する電源回路と、テスト信号を受け、且つ前記電源回路が前記第１の電源電圧を選択している状態から前記第２の電源電圧を選択する状態に遷移した場合に、前記電源供給ラインを接地ラインに接続して放電実行する放電回路と、を有する。

また、本発明に係る半導体装置の消費電流テスト方法は、第１の電源電圧及び前記第１の電源電圧よりも低い第２の電源電圧を生成し、第１モード時には前記第１の電源電圧を選択して前記電源供給ラインに供給し、第２モード時には前記第２の電源電圧を選択して前記電源供給ラインに供給する電源回路と、前記電源供給ラインを介して供給された電圧を受けて動作する内部回路と、前記電源供給ライン及び接地ライン間を抵抗を介して接続して放電実行するスイッチ素子を含む放電回路と、前記電源供給ラインに接続されている外部端子とを有し、前記外部端子にバイパスコンデンサが接続されている半導体装置の消費電流テスト方法であって、前記電源回路が選択する電源電圧を前記第１の電源電圧に設定すると共に前記スイッチ素子をオフ状態に設定し、前記第１の電源電圧が前記電源供給ラインに供給されている状態で前記半導体装置の消費電流を測定する第１の消費電流測定ステップと、前記電源回路が選択する電源電圧を前記第１の電源電圧から前記第２の電源電圧に切り替えると共に前記スイッチ素子をオン状態に切り替えた後、前記スイッチ素子をオフ状態に戻した状態で前記半導体装置の消費電流を測定する第２の消費電流測定ステップと、を有する

本発明は、第１のモード時には第１の電源電圧を選択する一方第２のモード時には第１の電源電圧よりも低い第２の電源電圧選択し、選択した電圧を電源供給ラインを介して内部回路に供給する電源回路を含む半導体装置に、以下の放電回路を設けている。

放電回路は、テスト信号を受け且つ電源回路が第１の電源電圧を選択している状態から第２の電源電圧を選択する状態に遷移した場合に、電源供給ラインを接地ラインに接続して放電実行する。

ここで、半導体装置の製品出荷前の消費電流テストとして、第１の電源電圧で内部回路を動作させた際の消費電流の測定に続き、第２の電源電圧で内部回路を動作させた際の消費電流の測定に移行する際には、先ず、電源供給ラインが放電回路の抵抗を介して接地ラインに接続される。これにより、電源供給ラインに電源ノイズ防止用のバイパスコンデンサが接続されていても、バイパスコンデンサに充電されていた電圧が放電回路を介して強制的に放電されるので、電源供給ラインの電圧を第１の電源電圧の状態から第２の電源電圧の状態に迅速に低下させることが可能となる。よって、バイパスコンデンサの放電に費やされる時間を短くすることができるので、テスト時間の短縮を図ることが可能となる。

本発明に係る半導体装置１００の構成の一例を示すブロック図である。製品出荷前のテスト時におけるテスタ２００と、テスト対象となる半導体装置１００との接続形態を示すブロック図である。放電回路１３を動作させずに消費電流テストを実施した場合でのテストシーケンスを示すタイムチャートである。放電回路１３を動作させて消費電流テストを実施した場合でのテストシーケンスを示すタイムチャートである。本発明に係る半導体装置１００の構成の他の一例を示すブロック図である。図５に示す放電回路１３を動作させて消費電流テストを実施した場合でのテストシーケンスを示すタイムチャートである。

図１は、本発明に係る半導体装置１００の構成の一例を示すブロック図である。図１に示すように、半導体装置１００は、レギュレータ制御部１１及びレギュレータ１２を含む電源回路と、放電回路１３と、電源回路から供給された電源電圧を受けて動作する内部回路２０と、を有する。

レギュレータ制御部１１は、内部回路２０が通常動作を行う通常モード時には、通常動作用の電源電圧Ｖ１を選択させる論理レベル１の電源選択信号ＳＥＬ１及び論理レベル０の電源選択信号ＳＥＬ２を、レギュレータ１２に供給する。一方、内部回路２０が小電力動作を行う小電力モード時には、レギュレータ制御部１１は、電源電圧Ｖ２を選択させる論理レベル０の電源選択信号ＳＥＬ１及び論理レベル１の電源選択信号ＳＥＬ２を、レギュレータ１２に供給する。

レギュレータ１２は、電源ＧＥ１及びＧＥ２、並びに各々がｎチャネルＭＯＳ型のトランジスタからなるスイッチ素子ＳＷ１及びＳＷ２を有する。

電源ＧＥ１は、通常動作用の電源電圧Ｖ１を生成し、これをスイッチ素子ＳＷ１に供給する。電源ＧＥ２は、電源電圧Ｖ１よりも電圧値が低い、小電力動作用の電源電圧Ｖ２を生成し、これをスイッチ素子ＳＷ２に供給する。

スイッチ素子ＳＷ１は、論理レベル０の電源選択信号ＳＥＬ１が供給されている間はオフ状態となる一方、論理レベル１の電源選択信号ＳＥＬ１が供給されている間はオン状態となり、電源電圧Ｖ１を電源供給ラインＧＬに供給する。スイッチ素子ＳＷ２は、論理レベル０の電源選択信号ＳＥＬ２が供給されている間はオフ状態となる一方、論理レベル１の電源選択信号ＳＥＬ２が供給されている間はオン状態となり、電源電圧Ｖ２を電源供給ラインＧＬに供給する。

すなわち、電源セレクタとしてのスイッチ素子ＳＷ１及びＳＷ２は、電源電圧Ｖ１及びＶ２のうちから、電源選択信号（ＳＥＬ１、ＳＥＬ２）によって指定されている方を選択し、選択した方を電源供給ラインＧＬに供給する。

内部回路２０は、電源供給ラインＧＬを介して供給された電源電圧Ｖ１又はＶ２によって動作する。つまり、内部回路２０は、電源電圧Ｖ１の供給を受けている場合には、回路動作に制限が無い通常モードで動作する。一方、電源電圧Ｖ２が供給されている間は、回路動作の一部に制限が生じる小電力モードで動作する。

又、電源供給ラインＧＬには、電源ノイズ防止用のバイパスコンデンサＣＰを外部接続する為の外部端子ＴＢ１が接続されている。尚、図１では、当該外部端子ＴＢ１にバイパスコンデンサＣＰを接続した状態を示しているが、製造直後の半導体装置１００には、当然、このバイパスコンデンサＣＰは接続されていない。

放電回路１３は、テスト制御部ＴＣ、アンドゲートＡＮ１及びＡＮ２、発振器ＯＳＣ、カウンタＣＮＴ、抵抗ＲＧ、夫々がｎチャネルＭＯＳ型トランジスタからなるスイッチ素子ＳＷ３及びＳＷ４を含む。

テスト制御部ＴＣは、初期状態時には放電の無効化を表す論理レベル０の放電有効化信号ＤＥＮを生成する。ここで、半導体装置１００の外部端子ＴＢ０を介して論理レベル１のテスト信号ＴＥＳが供給されると、テスト制御部ＴＣは、放電有効化信号ＤＥＮを論理レベル０の状態から、放電の有効化を表す論理レベル１の状態に切り替える。その後、アンドゲートＡＮ２から供給された放電実行信号ＤＯＮが、放電実行を表す論理レベル１の状態から放電停止を表す論理レベル０の状態に遷移すると、テスト制御部ＴＣは、放電有効化信号ＤＥＮを論理レベル１の状態から論理レベル０の状態に切り替える。

テスト制御部ＴＣは、上記した放電有効化信号ＤＥＮを、アンドゲートＡＮ１の入力端及びスイッチ素子ＳＷ３のゲート端に供給する。

スイッチ素子ＳＷ３のドレイン端は電源供給ラインＧＬに接続されており、ソース端はスイッチ素子ＳＷ４のドレイン端に接続されている。スイッチ素子ＳＷ３は、論理レベル０の放電有効化信号ＤＥＮが供給されている間はオフ状態となる。一方、論理レベル１の放電有効化信号ＤＥＮに応じて、スイッチ素子ＳＷ３はオン状態となり、電源供給ラインＧＬ及びスイッチ素子ＳＷ４間を電気的に接続する。

アンドゲートＡＮ１は、電源選択信号ＳＥＬ２及び放電有効化信号ＤＥＮの双方、又はいずれか一方が論理レベル０を表す場合に、論理レベル０の放電制御信号ＤＣを生成する。また、アンドゲートＡＮ１は、電源選択信号ＳＥＬ２及び放電有効化信号ＤＥＮが共に論理レベル１を表す場合には、論理レベル１の放電制御信号ＤＣを生成する。アンドゲートＡＮ１は、上記した放電制御信号ＤＣをカウンタＣＮＴのリセット端Ｒ及びアンドゲートＡＮ２の入力端に供給する。

発振器ＯＳＣは、所定の周波数を有するクロック信号ＣＫを生成し、これをカウンタＣＮＴのクロック入力端に供給する。

カウンタＣＮＴは、論理レベル１の放電制御信号ＤＣが供給されている間だけクロック信号ＣＫのパルスの数をカウントし、そのカウント値が所定値、例えば「４」より小さい場合には論理レベル１を有し、当該カウント値が「４」に到達したら、放電停止を促す論理レベル０を有するキャリーアウト信号ＣＯを生成する。尚、カウンタＣＮＴは、論理レベル０の放電制御信号ＤＣが供給されている間は、そのカウント値を初期値「０」にリセットする。カウンタＣＮＴは、上記したキャリーアウト信号ＣＯをアンドゲートＡＮ２の入力端に供給する。

アンドゲートＡＮ２は、キャリーアウト信号ＣＯ及び放電制御信号ＤＣが共に論理レベル１を表す場合に、放電実行を促す論理レベル１の放電実行信号ＤＯＮを生成する。また、アンドゲートＡＮ２は、キャリーアウト信号ＣＯ及び放電制御信号ＤＣの双方、又はいずれか一方が論理レベル０を表す場合には、放電実行の停止を促す論理レベル０の放電実行信号ＤＯＮを生成する。アンドゲートＡＮ２は、上記した放電実行信号ＤＯＮをスイッチ素子ＳＷ４のゲート端、及びテスト制御部ＴＣに供給する。

スイッチ素子ＳＷ４は、放電実行信号ＤＯＮが放電実行の停止を促す論理レベル０を有する場合にはオフ状態となる。一方、放電実行信号ＤＯＮが放電実行を促す論理レベル１を有する場合には、スイッチ素子ＳＷ４はオン状態となり、スイッチ素子ＳＷ３と抵抗ＲＧの一端とを電気的に接続する。抵抗ＲＧの他端には接地電位ＧＮＤが印加されている接地ラインＡＬが接続されている。よって、スイッチＳＷ３及びＳＷ４が共にオン状態になると放電が実行され、バイパスコンデンサＣＰに蓄積されている電荷に伴う放電電流が、電源供給ラインＧＬ、スイッチＳＷ３、Ｗ４及び抵抗ＲＧを介して接地ラインＡＬに流れ込んで消費される。

以下に、製品出荷前に半導体装置１００に対して実施される消費電流テストについて説明する。この消費電流テストでは、先ず、電源ＧＥ１で内部回路２０を動作させる通常モード時に消費される電流の測定を行い、引き続き、電源ＧＥ２で内部回路２０を動作させる小電力モード時に消費される電流の測定を行う。

かかる消費電流テストを実施するにあたり、図２に示すように、テスタ２００をテスト対象となる半導体装置１００に接続する。なお、半導体装置１００には、バイパスコンデンサＣＰが外部接続されている。

先ず、放電回路１３を動作させずに、消費電流テストを実施する際のテストシーケンスについて、図３に示すタイムチャートに沿って説明する。尚、テスタ２００は、図３に示す消費電流測定ステップＣＹ１において通常モード時に消費される電流の測定を行い、引き続き消費電流測定ステップＣＹ２にて、小電力モード時に消費される電流の測定を行うものとする。

テスタ２００は、最初の消費電流測定ステップＣＹ１では、通常モードで内部回路２０を動作させる為のテストデータを半導体装置１００に供給する。これにより、レギュレータ制御部１１は、電源ＧＥ１を選択させる論理レベル１の電源選択信号ＳＥＬ１及び論理レベル０の電源選択信号ＳＥＬ２を、レギュレータ１２に供給する。すると、レギュレータ１２は、電源ＧＥ１で生成された電源電圧Ｖ１を電源供給ラインＧＬに供給する。これにより、図３に示すように電源供給ラインＧＬの電圧が増加して電源電圧Ｖ１に到り、内部回路２０は、当該電源電圧Ｖ１の供給を受けて動作する。そこで、テスタ２００は、電源供給ラインＧＬの電圧が電源電圧Ｖ１に維持されている間に、半導体装置１００に流れた電流を通常モード時の消費電流として測定する。

引き続き、消費電流測定ステップＣＹ２において、テスタ２００は、小電力モードで内部回路２０を動作させる為のテストデータを半導体装置１００に供給する。これにより、レギュレータ制御部１１は、電源ＧＥ２を選択させる論理レベル０の電源選択信号ＳＥＬ１及び論理レベル１の電源選択信号ＳＥＬ２を、レギュレータ１２に供給する。すると、レギュレータ１２は、電源供給ラインＧＬに送出する電圧を電源電圧Ｖ１から電源電圧Ｖ２に切り替える。この際、その切り替え直前まで電源電圧Ｖ１によって充電されていたバイパスコンデンサＣＰが放電し、その放電電流が電源供給ラインＧＬに流れ込む。その為、図３に示すように当該電源供給ラインＧＬの電圧は電源電圧Ｖ２に向けて緩やかに低下する。そして、図３に示すように、電源ＧＥ１から電源ＧＥ２への切り替えた時点から期間Ｔ０を経た時点Ｐ０にて、電源供給ラインＧＬの電圧が電源電圧Ｖ２に到達する。

そこで、図３に示す時点Ｐ０以降、内部回路２０は当該電源電圧Ｖ２の供給を受けて動作することになるので、テスタ２００は、当該時点Ｐ０以降、半導体装置１００に流れた電流を小電力モード時の消費電流として測定する。

次に、放電回路１３を動作させて、当該消費電流テストを実施する際のテストシーケンスについて、図４に示すタイムチャートに沿って説明する。

テスタ２００は、最初の消費電流測定ステップＣＹ１では、通常モードで内部回路２０を動作させる為のテストデータを半導体装置１００に供給する。これにより、レギュレータ制御部１１は、電源ＧＥ１を選択させる論理レベル１の電源選択信号ＳＥＬ１及び論理レベル０の電源選択信号ＳＥＬ２を、レギュレータ１２に供給する。すると、レギュレータ１２は、電源ＧＥ１で生成された電源電圧Ｖ１を電源供給ラインＧＬに供給する。よって、図４に示すように電源供給ラインＧＬの電圧が増加して電源電圧Ｖ１に到り、それ以降、内部回路２０は、当該電源電圧Ｖ１の供給を受けて動作する。そこで、テスタ２００は、電源供給ラインＧＬの電圧が電源電圧Ｖ１に維持されている間において、半導体装置１００に流れた電流を通常モード時の消費電流として測定する。

更に、当該消費電流測定ステップＣＹ１では、テスタ２００は、図４に示すように、論理レベル１のテスト信号ＴＥＳを半導体装置１００に供給する。かかる論理レベル１のテスト信号ＴＥＳに応じて、半導体装置１００の放電回路１３に含まれるテスト制御部ＴＣは、論理レベル１の放電有効化信号ＤＥＮをスイッチ素子ＳＷ３及びアンドゲートＡＮ１に供給する。これにより、スイッチ素子ＳＷ３がオン状態になる。しかしながら、消費電流測定ステップＣＹ１では電源選択信号ＳＥＬ２が論理レベル０となっているので、放電制御信号ＤＣ及び放電実行信号ＤＯＮが共に論理レベル０となり、スイッチ素子ＳＷ４はオフ状態を維持している。従って、消費電流測定ステップＣＹ１では、放電回路１３は、バイパスコンデンサＣＰに対する放電を実行させない。

図４に示す消費電流測定ステップＣＹ１で通常モード時の消費電流の測定が終了すると、テスタ２００は、引き続き消費電流測定ステップＣＹ２において、小電力モードで内部回路２０を動作させる為のテストデータを半導体装置１００に供給する。すると、レギュレータ制御部１１は、電源ＧＥ２を選択させる論理レベル０の電源選択信号ＳＥＬ１及び論理レベル１の電源選択信号ＳＥＬ２を、レギュレータ１２に供給する。これにより、レギュレータ１２は、電源供給ラインＧＬに供給する電圧を、電源電圧Ｖ１から当該電源電圧Ｖ１よりも低い電源電圧Ｖ２に切り替える。

ここで、消費電流測定ステップＣＹ１では、論理レベル０の放電制御信号ＤＣによりカウンタＣＮＴがリセット状態、つまりカウント値が初期値「０」固定の状態にあるので、この間、当該カウンタＣＮＴは論理レベル１のキャリーアウト信号ＣＯをアンドゲートＡＮ２に供給する。よって、消費電流測定ステップＣＹ１から消費電流測定ステップＣＹ２に切り替わると、電源選択信号ＳＥＬ２が論理レベル０から論理レベル１に遷移するので、これに応じて放電制御信号ＤＣが論理レベル１となり、アンドゲートＡＮ２は放電実行を促す論理レベル１の放電実行信号ＤＯＮをスイッチ素子ＳＷ４のゲート端に供給する。これにより、スイッチ素子ＳＷ４がオン状態となり、バイパスコンデンサＣＰに充電された電荷に伴う放電電流が電源供給ラインＧＬを介して放電回路１３に流れ込む。つまり、当該放電電流が、電源供給ラインＧＬ、スイッチ素子ＳＷ３、ＳＷ４及び抵抗ＲＧを介して接地ラインＡＬに流れ込んで消費される。よって、放電回路１３で放電を実行しない場合に比べて急峻に当該電源供給ラインＧＬの電圧が低下し、図４に示すように、電源ＧＥ１から電源ＧＥ２への切り替えた時点から期間Ｔ１を経た時点にて、電源供給ラインＧＬの電圧が電源電圧Ｖ２に到達する。この際、図４に示す期間Ｔ１は、図３に示す期間Ｔ０に比べて短時間である。尚、放電回路１３で放電を実行する期間は、抵抗ＲＧの抵抗値、クロック信号ＣＫの周波数、及びカウンタＣＮＴの最大カウント値（図４に示す一例では「４」）に基づいて設定される。

ところで、放電制御信号ＤＣは、図４に示すように、消費電流測定ステップＣＹ１から消費電流測定ステップＣＹ２への切換時点で、論理レベル０の状態から論理レベル１に遷移する。よって、この遷移時点からカウンタＣＮＴがクロック信号ＣＫのパルスの数のカウントを開始する。この際、カウンタＣＮＴは、そのカウント値が「４」に到るまでは論理レベル１のキャリーアウト信号ＣＯをアンドゲートＡＮ２に供給し続けるが、当該カウント値が「４」に到達したらキャリーアウト信号ＣＯを論理レベル１の状態から論理レベル０の状態に切り替える。
これにより、放電実行信号ＤＯＮは、論理レベル１の状態から放電実行の停止を促す論理レベル０に遷移し、その結果、スイッチ素子ＳＷ４がオフ状態となる。よって、放電回路１３によるバイパスコンデンサＣＰの放電動作が終了する（放電停止ステップＳ１）。

ここで、テスト制御部ＴＣは、放電実行信号ＤＯＮが論理レベル１から論理レベル０へ遷移したことを検出したら、バイパスコンデンサＣＰの放電が終了したと判断し、図４に示すように、放電有効化信号ＤＥＮを、放電の有効化を表す論理レベル１の状態から放電の無効化を表す論理レベル０の状態に切り替える。これに応じて、スイッチ素子ＳＷ３がオン状態からオフ状態に遷移すると共に、放電制御信号ＤＣが論理レベル１の状態から論理レベル０の状態に遷移する。当該論理レベル０の放電制御信号ＤＣに応じて、カウンタＣＮＴのカウント値が初期値「０」にリセットされ、キャリーアウト信号ＣＯは論理レベル０の状態から論理レベル１の状態に遷移する。よって、これら一連の動作により、放電回路１３を電源供給ラインＧＬから分離する（分離ステップＳ２）。

尚、放電有効化信号ＤＥＮ及び放電制御信号ＤＣが共に論理レベル１の状態から論理レベル０に遷移した時点Ｐ１以降は、放電回路１３内での電流消費が最低となる。そこで、当該時点Ｐ１以降、テスタ２００は、半導体装置１００に流れた電流を小電力モード時の消費電流として測定する。この際、図４に示すように、電源ＧＥ１から電源ＧＥ２への切り替えた時点から時点Ｐ１までの期間Ｔ２は、図３に示す期間Ｔ０よりも短い。

以上のように、図１に示す半導体装置１００では、製品出荷前に実施される消費電流テスト用の回路として放電回路１３を設ける。そして、当該消費電流テストでは、先ず、電源電圧Ｖ１を電源供給ラインＧＬを介して内部回路２０に供給する通常モードで消費電流を測定する。そして、引き続き、電源電圧Ｖ１よりも低い電源電圧Ｖ２を電源供給ラインＧＬを介して内部回路２０に供給する小電力モードでの消費電流を測定する。ここで、通常モードでの消費電流の測定が終了し、小電力モードでの消費電流の測定に移行する際に、放電回路１３を電源供給ラインＧＬと電気的に接続することにより、電源供給ラインＧＬに接続されているバイパスコンデンサＣＰを放電回路１３を介して強制的に放電させる。

これにより、電源ノイズ防止用のバイパスコンデンサＣＰが電源供給ラインＧＬに接続されていても、電源供給ラインＧＬの電圧を通常モードで用いる電源電圧Ｖ１の状態から、小電力モードで用いる電源電圧Ｖ２にまで迅速に低下させることが可能となる。よって、放電回路１３により、バイパスコンデンサＣＰの放電に費やされる時間を短くすることができるので、テスト時間の短縮を図ることが可能となる。

尚、図１に示す構成では、発振器ＯＳＣ及びカウンタＣＮＴによって、放電回路１３が実行する放電期間を設定しているが、これら発振器ＯＳＣ及びカウンタＣＮＴに代えて、抵抗及びコンデンサからなる時定数回路によって放電期間を設定しても良い。

また、電源供給ラインＧＬの電圧と所定の基準電圧との大小比較結果により、放電回路１３が実行する放電期間を設定するようにしても良い。

図５は、かかる点に鑑みて為された半導体装置１００の変形例を示すブロック図である。尚、図５に示す構成では、図１に示す発振器ＯＳＣ及びカウンタＣＮＴに代えてダイオードＤＤ及びコンパレータＣＭＰを採用した点を除く他の構成は図１に示すものと同一である。よって、以下に、ダイオードＤＤ及びコンパレータＣＭＰを中心にして、図５に示す構成について説明する。

図５に示されるダイオードＤＤのアノード端には接地電位ＧＮＤが印加されており、そのカソード端がコンパレータＣＭＰの第１の入力端に接続されている。このような接続により、ダイオードＤＤは、電源ＧＥ２が生成する電源電圧Ｖ２と等しい電圧値を有する基準電圧ＶＲを生成し、これをコンパレータＣＭＰの第１の入力端に供給する。

コンパレータＣＭＰの第２の入力端は、スイッチ素子ＳＷ３のソース端に接続されている。コンパレータＣＭＰは、スイッチ素子ＳＷ３のソース端の電圧と、基準電圧ＶＲとを比較する。この際、コンパレータＣＭＰは、スイッチ素子ＳＷ３のソース端の電圧が基準電圧ＶＲよりも高い場合には放電実行を促す論理レベル１を有し、スイッチ素子ＳＷ３のソース端の電圧が基準電圧ＶＲ以下となる場合には放電実行の停止を促す論理レベル０を有する比較結果信号ＣＭをアンドゲートＡＮ２に供給する。

アンドゲートＡＮ２は、比較結果信号ＣＭと、アンドゲートＡＮ１から供給された放電制御信号ＤＣとが共に論理レベル１を表す場合に、放電実行を促す論理レベル１の放電実行信号ＤＯＮを生成する。また、アンドゲートＡＮ２は、比較結果信号ＣＭ及び放電制御信号ＤＣの双方、又はいずれか一方が論理レベル０を表す場合には、放電実行の停止を促す論理レベル０の放電実行信号ＤＯＮを生成する。アンドゲートＡＮ２は、当該放電実行信号ＤＯＮをスイッチ素子ＳＷ４のゲート端と共にテスト制御部ＴＣに供給する。

以下に、図５に示す構成からなる半導体装置１００に対して消費電流テストを実施する際のテストシーケンスについて、図６に示すタイムチャートに沿って説明する。尚、図６において、最初の消費電流測定ステップＣＹ１では通常モード時に消費される電流の測定を行い、引き続き消費電流測定ステップＣＹ２において小電力モード時に消費される電流の測定を行う点については、図４に示すタイムチャートと同一である。

先ず、テスタ２００は、図６に示すように消費電流測定ステップＣＹ１において、通常モードで内部回路２０を動作させる為のテストデータを半導体装置１００に供給する。これにより、レギュレータ制御部１１は、電源ＧＥ１を選択させる論理レベル１の電源選択信号ＳＥＬ１及び論理レベル０の電源選択信号ＳＥＬ２をレギュレータ１２に供給する。すると、レギュレータ１２は、電源ＧＥ１で生成された電源電圧Ｖ１を電源供給ラインＧＬに供給する。これにより、図６に示すように電源供給ラインＧＬの電圧が増加して電源電圧Ｖ１に到り、それ以降、内部回路２０は、当該電源電圧Ｖ１の供給を受けて動作する。そこで、テスタ２００は、電源供給ラインＧＬの電圧が電源電圧Ｖ１に維持されている間に、半導体装置１００に流れた電流を通常モード時の消費電流として測定する。尚、この間、スイッチ素子ＳＷのソース端の電圧は基準電圧ＶＲ（ＶＲ＝Ｖ２）よりも高いので、コンパレータＣＭＰは、論理レベル１の比較結果信号ＣＭをアンドゲートＡＮ２に供給する。

更に、当該消費電流測定ステップＣＹ１では、テスタ２００は、図６に示すように、論理レベル１のテスト信号ＴＥＳを半導体装置１００に供給する。かかる論理レベル１のテスト信号ＴＥＳに応じて、半導体装置１００の放電回路１３に含まれるテスト制御部ＴＣは、論理レベル１の放電有効化信号ＤＥＮをスイッチ素子ＳＷ３及びアンドゲートＡＮ１に供給する。これにより、スイッチ素子ＳＷ３がオン状態になるが、消費電流測定ステップＣＹ１では電源選択信号ＳＥＬ２が論理レベル０となっているので、放電制御信号ＤＣ及び放電実行信号ＤＯＮが共に論理レベル０となり、スイッチ素子ＳＷ４はオフ状態を維持する。従って、消費電流測定ステップＣＹ１では、放電回路１３は、バイパスコンデンサＣＰに対して放電を実行させない。

消費電流測定ステップＣＹ１において通常モード時の消費電流の測定が終了すると、テスタ２００は、引き続き消費電流測定ステップＣＹ２にて、小電力モードで内部回路２０を動作させる為のテストデータを半導体装置１００に供給する。すると、レギュレータ制御部１１は、電源ＧＥ２を選択させる論理レベル０の電源選択信号ＳＥＬ１及び論理レベル１の電源選択信号ＳＥＬ２を、レギュレータ１２に供給する。これにより、レギュレータ１２は、電源供給ラインＧＬに供給する電圧を、電源電圧Ｖ１から当該電源電圧Ｖ１よりも低い電源電圧Ｖ２に切り替える。よって、電源供給ラインＧＬの電圧が徐々に低下し、それに追従してスイッチ素子ＳＷ３のソース端の電圧も低下する。この際、消費電流測定ステップＣＹ１からＣＹ２への切り替え直後の段階では、スイッチ素子ＳＷのソース端の電圧は基準電圧ＶＲ（ＶＲ＝Ｖ２）よりも高いので、コンパレータＣＭＰは、論理レベル１の比較結果信号ＣＭをアンドゲートＡＮ２に供給する。

従って、消費電流測定ステップＣＹ１からＣＹ２に切り替わると、図６に示すように、電源選択信号ＳＥＬ２が論理レベル０から論理レベル１に遷移するので、これに応じて放電制御信号ＤＣが論理レベル１となり、アンドゲートＡＮ２は放電実行を促す論理レベル１の放電実行信号ＤＯＮをスイッチ素子ＳＷ４のゲート端に供給する。これにより、スイッチ素子ＳＷ４がオン状態となり、バイパスコンデンサＣＰに充電された電荷に伴う放電電流が電源供給ラインＧＬを介して放電回路１３に流れ込む。つまり、当該放電電流が、電源供給ラインＧＬ、スイッチ素子ＳＷ３、ＳＷ４及び抵抗ＲＧを介して接地ラインＡＬに流れ込んで消費される。よって、放電回路１３で放電を実行しない場合に比べて急峻に当該電源供給ラインＧＬの電圧が低下し、図６に示すように、電源ＧＥ１から電源ＧＥ２への切り替えた時点から期間Ｔ１を経た時点で、電源供給ラインＧＬの電圧が電源電圧Ｖ２に到達する。この際、図６に示す期間Ｔ１は、図３に示す期間Ｔ０に比べて短時間である。

ここで、電源供給ラインＧＬの電圧が電源電圧Ｖ２に到達すると、スイッチ素子ＳＷ３の電圧は、基準電圧ＶＲ（ＶＲ＝Ｖ２）以下となるので、コンパレータＣＭＰはアンドゲートＡＮ２に供給する比較結果信号ＣＭを論理レベル１の状態から論理レベル０に切り替える。これにより、放電実行信号ＤＯＮは、論理レベル１の状態から放電実行の停止を促す論理レベル０に遷移し、その結果、スイッチ素子ＳＷ４がオフ状態となる。よって、放電回路１３によるバイパスコンデンサＣＰの放電動作が終了する（放電停止ステップＳ１）。

ここで、テスト制御部ＴＣは、放電実行信号ＤＯＮが論理レベル１から論理レベル０へ遷移したことを検出したら、バイパスコンデンサＣＰの放電が終了したと判断し、図６に示すように、放電有効化信号ＤＥＮを、放電の有効化を表す論理レベル１の状態から放電の無効化を表す論理レベル０の状態に切り替える。これに応じて、スイッチ素子ＳＷ３がオン状態からオフ状態に遷移すると共に、放電制御信号ＤＣが論理レベル１の状態から論理レベル０の状態に遷移する。よって、これら一連の動作により、放電回路１３を電源供給ラインＧＬから分離する（分離ステップＳ２）。

尚、放電有効化信号ＤＥＮ及び放電制御信号ＤＣが共に論理レベル１の状態から論理レベル０に遷移した時点Ｐ１以降は、放電回路１３内での電流消費が最低となる。そこで、当該時点Ｐ１以降、テスタ２００は、半導体装置１００に流れた電流を小電力モード時の消費電流として測定する。この際、図６に示すように、電源ＧＥ１から電源ＧＥ２への切り替えた時点から時点Ｐ１までの期間Ｔ２は、図３に示す期間Ｔ０よりも短い。

以上のように、図６に示す構成においても図１に示す構成と同様に、製品出荷前に実施される消費電流テストでは、先ず、電源電圧Ｖ１を電源供給ラインＧＬを介して内部回路２０に供給する通常モードでの消費電流を測定する。そして、引き続き、電源電圧Ｖ１よりも低い電源電圧Ｖ２を電源供給ラインＧＬを介して内部回路２０に供給する小電力モードでの消費電流を測定する。ここで、通常モードでの消費電流測定から、小電力モードでの消費電流測定に移行するにあたり、放電回路１３を電源供給ラインＧＬと電気的に接続し、電源供給ラインＧＬの電圧が所定の基準電圧（ＶＲ＝Ｖ２）以下となるまでの間に亘り、電源供給ラインＧＬに接続されているバイパスコンデンサＣＰを、放電回路１３を介して強制的に放電させる。

要するに、半導体装置１００としては、以下の電源回路及び放電回路を含むものであれば良い。電源回路（１１、１２）は、第１の電源電圧（Ｖ１）及び第１の電源電圧よりも低い第２の電源電圧（Ｖ２）を生成し、第１モード（通常モード）時には第１の電源電圧を選択して電源供給ライン（ＧＬ）に供給し、第２モード（小電力モード）時には第２の電源電圧を選択して電源供給ラインに供給する。放電回路（１３）は、テスト信号（ＴＥＳ）を受け且つ電源回路が第１の電源電圧を選択している状態から第２の電源電圧を選択する状態に遷移した場合（ＣＹ２）に、電源供給ラインを接地ライン（ＡＬ）に接続して放電を実行する。

１１レギュレータ制御部
１２レギュレータ
１３放電回路
１００半導体装置
２００テスタ
ＡＮ１、ＡＮ２アンドゲート
ＣＭＰコンパレータ
ＣＮＴカウンタ
ＣＰバイパスコンデンサ
ＤＤダイオード
ＧＬ電源供給ライン
ＳＷ１〜ＳＷ４スイッチ素子
ＴＣテスト制御部

Claims

電源供給ラインを介して供給された電圧を受けて動作する内部回路を含む半導体装置であって、
第１の電源電圧及び前記第１の電源電圧よりも低い第２の電源電圧を生成し、第１モード時には前記第１の電源電圧を選択して前記電源供給ラインに供給し、第２モード時には前記第２の電源電圧を選択して前記電源供給ラインに供給する電源回路と、
テスト信号を受け、且つ前記電源回路が前記第１の電源電圧を選択している状態から前記第２の電源電圧を選択する状態に遷移した場合に、前記電源供給ラインを接地ラインに接続して放電実行する放電回路と、を有することを特徴とする半導体装置。
前記放電回路は、
前記テスト信号を受け且つ前記電源回路が前記第１の電源電圧を選択している状態から前記第２の電源電圧を選択する状態に遷移した時点から、所定期間経過するまでの間は前記放電実行を促す一方、前記所定期間経過後は前記放電実行の停止を促す放電実行信号を生成する放電制御部と、
前記放電実行信号が前記放電実行を促す場合にはオン状態となって前記電源供給ラインを前記抵抗を介して前記接地ラインと接続する一方、前記放電実行信号が前記放電実行の停止を促す場合にはオフ状態となって前記電源供給ライン及び前記接地ライン間の接続を遮断するスイッチ素子と、を含むことを特徴とする請求項１に記載の半導体装置。
前記放電回路は、
前記テスト信号を受け且つ前記電源供給ラインの電圧が所定の基準電圧よりも高い場合には前記放電実行を促す一方、前記電源供給ラインの電圧が前記基準電圧以下である場合には前記放電実行の停止を促す放電実行信号を生成する放電制御部と、
前記放電実行信号が前記放電実行を促す場合にはオン状態となって前記電源供給ラインを前記抵抗を介して前記接地ラインと接続する一方、前記放電実行信号が前記放電実行の停止を促す場合にはオフ状態となって前記電源供給ライン及び前記接地ライン間の接続を遮断するスイッチ素子と、を含むことを特徴とする請求項１２に記載の半導体装置。
前記基準電圧は前記第２の電源電圧と等しい電圧値を有することを特徴とする請求項３に記載の半導体装置。
前記電源供給ラインに接続された外部端子を有することを特徴とする請求項１〜４のいずれか１に記載の半導体装置。
第１の電源電圧及び前記第１の電源電圧よりも低い第２の電源電圧を生成し、第１モード時には前記第１の電源電圧を選択して前記電源供給ラインに供給し、第２モード時には前記第２の電源電圧を選択して前記電源供給ラインに供給する電源回路と、前記電源供給ラインを介して供給された電圧を受けて動作する内部回路と、前記電源供給ライン及び接地ライン間を抵抗を介して接続して放電実行するスイッチ素子を含む放電回路と、前記電源供給ラインに接続されている外部端子とを有し、前記外部端子にバイパスコンデンサが接続されている半導体装置の消費電流テスト方法であって、
前記電源回路が選択する電源電圧を前記第１の電源電圧に設定すると共に前記スイッチ素子をオフ状態に設定し、前記第１の電源電圧が前記電源供給ラインに供給されている状態で前記半導体装置の消費電流を測定する第１の消費電流測定ステップと、
前記電源回路が選択する電源電圧を前記第１の電源電圧から前記第２の電源電圧に切り替えると共に前記スイッチ素子をオン状態に切り替えた後、前記スイッチ素子をオフ状態に戻した状態で前記半導体装置の消費電流を測定する第２の消費電流測定ステップと、
を有することを特徴とする半導体装置の消費電流テスト方法。
前記第２の消費電流測定ステップでは、前記電源回路が選択する電源電圧が前記第１の電源電圧から前記第２の電源電圧に切り替わった時点から所定期間の間だけ前記スイッチ素子をオン状態に設定することを特徴とする請求項６に記載の半導体装置の消費電流テスト方法。
前記第２の消費電流測定ステップでは、前記電源回路が選択する電源電圧が前記第１の電源電圧から前記第２の電源電圧に切り替わった後に、前記電源供給ラインの電圧が所定の基準電圧よりも高い場合には前記スイッチ素子をオン状態に設定する一方、前記電源供給ラインの電圧が前記基準電圧以下である場合には前記スイッチ素子をオフ状態に設定することを特徴とする請求項６に記載の半導体装置の消費電流テスト方法。