JP2004280805A - 基準電圧発生回路 - Google Patents
基準電圧発生回路 Download PDFInfo
- Publication number
- JP2004280805A JP2004280805A JP2004050011A JP2004050011A JP2004280805A JP 2004280805 A JP2004280805 A JP 2004280805A JP 2004050011 A JP2004050011 A JP 2004050011A JP 2004050011 A JP2004050011 A JP 2004050011A JP 2004280805 A JP2004280805 A JP 2004280805A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage
- transistor
- conductivity type
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】 本発明の基準電圧発生回路は、スタンバイ状態から通常動作状態に遷移する際、基準電圧安定化容量を急速に充電し、安定電圧点となった場合に自動的に充電動作を停止する機能を備える。また、スタンバイ状態から通常動作状態に遷移する際、容量の分圧効果により、基準電圧発生回路の出力端子を安定電圧近傍の電圧にプリチャージする機能を備える。これにより、アナログ回路を含む基準電圧発生回路をオフ状態からオン状態に遷移させるとき、基準電圧が安定な電圧になるまでの時間が大きくなるのを防ぐ。
【選択図】 図5
Description
岡村迪夫,「定本 OPアンプ回路の設計」,初版,CQ出版株式会社,平成2年9月10日初版、p.234−p.235
図1は、本発明の実施の形態1による基準電圧発生回路の構成を示す図である。
図1において、基準電圧発生回路は、基準電圧を発生する基準電圧発生回路本体1と、基準電圧を安定化させる基準電圧安定化容量3と、P型トランジスタP1、P2及びバイアス電流源Ibiasからなり、基準電圧を急速に安定させる急速充放電用電流源としての基準電圧急速安定器4と、から構成されている。
電流源Ibiasによりバイアス電流が基準電位(GND)に引かれることにより、トランジスタP1が導通となり、電流Ibiasが流れる。また、カレントミラー構成により、トランジスタP2も導通となり、トランジスタP2に電流Ibiasが流れる。この電流Ibiasにより、基準電圧安定化容量3に充電電流Ibiasが流れる。これにより、基準電圧発生回路本体1の出力端子の電圧、即ち、本基準電圧発生回路の出力電圧Vrが直線的に上昇する。
また、トランジスタP2と基準電圧安定化容量3との間に、ダイオード接続したトランジスタを挿入することにより、電圧Vrを変化させることもできる(図示せず)。
図3は、本発明の実施の形態2による基準電圧発生回路の構成を示す図である。
図3において、基準電圧発生回路は、基準電圧を発生する基準電圧発生回路本体1と、基準電圧を安定化させる基準電圧安定化容量3と、N型トランジスタN1、N2及びバイアス電流源Ibiasからなり、基準電圧を急速に安定させる急速充放電用電流源としての基準電圧急速安定器5と、から構成されている。
基準電圧安定化容量3は、基準電位VDDによって高電位まで充電される。そして、電流源Ibiasによりバイアス電流が基準電位(VDD)より流し込まれることにより、トランジスタN1に電流Ibias、また、カレントミラー構成により、トランジスタN2にも電流Ibiasが流れる。この電流Ibiasにより、基準電圧安定化容量3に充電電流Ibiasが流れる。それと同時に、トランジスタN2が導通したことにつれ、基準電圧発生回路本体1の出力端子での電圧Vrが直線的に下降し、同時に基準電圧安定化容量3は放電する。
また、トランジスタN2と基準電圧安定化容量3との間に、ダイオード接続したトランジスタを挿入することにより、電圧Vrを変化させることもできる(図示せず)。
図5は、本発明の実施の形態3による基準電圧発生回路の構成を示したものである。
図5において、前記基準電圧発生回路は、基準電圧を発生する基準電圧発生回路本体1と、基準電圧を安定化させる基準電圧安定化容量3と、基準電圧を急速に安定化させる基準電圧急速安定器(P型トランジスタ)4と、サブ基準電圧Vrsubを発生するサブ基準電圧発生回路6と、前記基準電圧とサブ基準電圧とを検知比較してその比較結果を出力する電圧検知用比較器7と、前記比較結果に応じて基準電圧急速安定器4の容量3への充電動作を停止させる停止回路8とによって構成されている。
図6は、本実施の形態3による基準電圧発生回路の電圧波形、サブ基準電圧発生回路6の電圧波形、および従来の基準電圧発生回路の電圧波形を示したものである。
図8は、本発明の実施の形態4に係る基準電圧発生回路の構成を示したものである。
図8において、前記基準電圧発生回路は、出力端子9から基準電圧V0を発生する基準電圧発生回路本体10と、一端を第1の定電圧としての電源電圧V1に接続され、他端をスイッチSW1を介して前記電源電圧V1に接続された第1の容量素子C1と、一端を第2の定電圧としての接地電圧V2に接続され、他端をスイッチSW2を介して前記接地電圧V2に接続された第2の容量素子C2と、前記スイッチSW1と前記第1の容量素子C1との接続点、及び前記スイッチSW2と前記第2の容量素子C2との接続点に両端を接続されたスイッチSW3と、前記スイッチSW3の一端と前記出力端子9とに両端を接続されたスイッチSW4と、から構成され、前記出力端子9を基準電圧発生回路の基準電圧出力端子とする。
図9は、本発明の実施の形態4による基準電圧発生回路本体10の動作状態と、スイッチSW1〜4のON/OFF状態遷移のタイミング、および基準電圧発生回路の各地点の電圧変化を示す図である。
図10は、本発明の実施の形態5に係る基準電圧発生回路の構成を示したものである。
図10において、基準電圧発生回路は、基準電圧発生回路本体10と、第1導電型の第8のトランジスタとしてのPMOSトランジスタP8と、第1導電型の第5〜第7のトランジスタP5〜P7、第2導電型の第3のトランジスタN3、第1導電型の第9のトランジスタP9と、によって構成されている。これらトランジスタP5〜P7、N3、N9はスイッチとして機能する。
図11は、本実施の形態5による基準電圧発生回路本体10の動作状態と、トランジスタP5〜P7、N3、P9のON/OFF状態遷移のタイミングと、基準電圧発生回路の電圧変化とを示す図である。
図12は、本発明の実施の形態6による基準電圧発生回路の構成を示したものである。
図12において、前記基準電圧発生回路は、基準電圧を発生する基準電圧発生回路本体1と、前記基準電圧を安定化させる基準電圧安定化容量3と、前記基準電圧発生回路本体1の出力端子と基準電圧安定化容量3とを接続する、前記基準電圧を使用しない第1の期間にオフとなり、前記基準電圧を使用する第2の期間にオンとなるスイッチSWと、2つの参照電圧Vref1、Vref2を発生する参照基準電圧発生回路11と、前記基準電圧安定化容量3の一端の電圧と前記参照電圧を検知比較し、その結果を出力する電圧検知回路12と、前記電圧検知回路12の検知結果に応じて、前記容量3の放充電を制御する制御回路13と、から構成されている。
なお、ここでは、基準電圧安定化容量3の一端の電圧Vrが参照電圧Vref2以下になった時の動作のみを説明する。
スタンバイ時、スイッチSWはOFFとなっている。電圧Vrが参照電圧Vref1以下かつ参照電圧Vref2以上の時は、トランジスタP10とトランジスタN4は共にOFFする。電圧Vrが時間の経過やノイズの影響などによって参照電圧Vref2以下になると、トランジスタP10のみがONする。したがって、基準電位(VDD)からトランジスタP10を介して基準電圧安定化容量3に電流が流れ込み、電圧Vrは上昇する。電圧Vrが参照電圧Vref2以上になると、トランジスタP10は再びOFFし基準電圧安定化容量3に流れ込む電流が止まり、電圧Vrは値を保持しようとする。
また、図15は、電圧検知回路12にヒステリシスコンパレータh-Compを用いた基準電圧発生回路の構成を示したものである。
図16は、本発明の実施の形態7による基準電圧発生回路の構成を示したものである。
図16において、前記基準電圧発生回路は、基準電圧を発生する基準電圧発生回路本体1と、前記基準電圧を安定化させる基準電圧安定化容量3と、前記基準電圧より高電位と低電位の2つの参照電圧Vref1、Vref2を発生する参照基準電圧発生回路11と、前記基準電圧安定化容量3を前記基準電圧発生回路本体1の出力端子に接続するスイッチSWと、前記スイッチSWと前記基準電圧安定化容量3との接続点の電圧と、前記参照電圧とを比較し、さらに前記基準電圧安定化容量3の放充電を制御する電圧検知制御回路14と、によって構成されている。なお、前記電圧検知制御回路14は、第2導電型のトランジスタとしてのN型トランジスタN5と第1導電型のトランジスタとしてのP型トランジスタP11とから構成されている。
なお、ここでは、基準電圧安定化容量3の一端の電圧Vrが安定な基準電圧Vr0以下になった時の動作のみを説明する。
図18は、本発明の実施の形態8による基準電圧発生回路における、参照基準電圧発生回路の構成を示したものである。
本発明の実施の形態8による基準電圧発生回路の構成は、前述した実施の形態7と同様である。
バイアス回路はトランジスタに微小電流が流れるようにサイジングしておく。カレントミラー構造より、トランジスタP13、トランジスタN7およびトランジスタP12、トランジスタN6の各トランジスタにも微小電流が流れ、トランジスタN6およびトランジスタP12のゲート・ソース電圧Vgsにほぼしきい値となる電圧が発生する。トランジスタN6およびトランジスタP12のソース端子電圧は、サブ基準電圧発生回路6により発生したサブ基準電圧Vrefに固定されているので、参照電圧Vref1およびVref2には、それぞれVref1=Vref+Vthn、Vref2=Vref−|Vthp|となる電圧を発生させることができる。
2 アナログ回路
3 基準電圧安定化容量
4 基準電圧急速安定器
4a カレントミラー回路
5 基準電圧急速安定器
5a カレントミラー回路
6 サブ基準電圧発生回路
7 電圧検知用比較器
8 停止回路
9 出力端子
11 参照基準電圧発生回路
12 電圧検知回路
13 制御回路
14 電圧検知制御回路
15 バイアス回路
Claims (15)
- 基準電圧を発生する基準電圧発生回路本体と、
前記基準電圧を安定化させる基準電圧安定用容量と、
前記基準電圧を急速に安定化させる基準電圧急速安定器と、を備えた、
ことを特徴とする基準電圧発生回路。 - 請求項1記載の基準電圧発生回路において、
前記基準電圧急速安定器は、前記基準電圧安定用容量に対して、急速に充電を行う、あるいは急速に放電を行う急速充放電用電流源からなる、
ことを特徴とする基準電圧発生回路。 - 請求項2記載の基準電圧発生回路において、
前記急速充放電用電流源は、
所定の電流を出力するバイアス電流源と、
ソースが第1の電圧に接続され、ドレインが前記バイアス電流源に接続され、ゲートとドレイン間を短絡した第1導電型の第1のトランジスタと、ソースが第1の電圧に接続され、ドレインが前記基準電圧安定用容量に接続され、ゲートが前記第1導電型の第1のトランジスタのゲートに接続されている第1導電型の第2のトランジスタとを有するカレントミラー回路と、を備えた、
ことを特徴とする基準電圧発生回路。 - 請求項2記載の基準電圧発生回路において、
前記急速充放電用電流源は、
所定の電流を出力するバイアス電流源と、
ソースが第2の電圧に接続され、ドレインが前記バイアス電流源に接続され、ゲートとドレイン間を短絡した第2導電型の第1のトランジスタと、ソースが第2の電圧に接続され、ドレインが前記基準電圧安定用容量に接続され、ゲートが前記第2導電型の第1のトランジスタのゲートに接続されている第2導電型の第2のトランジスタとを有するカレントミラー回路と、を備えた、
ことを特徴とする基準電圧発生回路。 - 請求項1記載の基準電圧発生回路において、
サブ基準電圧を発生するサブ基準電圧発生回路と、
前記基準電圧発生回路本体により発生した基準電圧と、前記サブ基準電圧発生回路により発生したサブ基準電圧とを比較し、その比較結果を出力する電圧検知用比較器と、
前記電圧検知用比較器の比較結果に応じて、前記基準電圧急速安定器の、前記基準電圧安定用容量に対する充電、あるいは放電を行う動作を停止させる停止回路と、を備えた、
ことを特徴とする基準電圧発生回路。 - 請求項5記載の基準電圧発生回路において、
前記サブ基準電圧発生回路は、前記サブ基準電圧を安定化させる容量を備えていない、
ことを特徴とする基準電圧発生回路。 - 請求項5記載の基準電圧発生回路において、
前記サブ基準電圧発生回路は、抵抗分圧回路からなる、
ことを特徴とする基準電圧発生回路。 - 基準電圧を発生して、第1の端子より前記基準電圧を出力する基準電圧発生回路本体と、
スタンバイ期間に、両端が第1の定電圧に接続し充電され、通常動作期間に、一端が前記第1の定電圧に接続され、他端が前記基準電圧より高い第3の電圧に接続され充電される第1の容量素子と、
スタンバイ期間に、両端が第2の定電圧に接続し充電され、通常動作期間に、一端が前記第2の定電圧に接続され、他端が前記基準電圧より低い第4の電圧に接続され充電される第2の容量素子と、を備え、
前記第1の容量素子と前記第2の容量素子との容量比は、前記第3の電圧に充電された該第1の容量素子の一端と、前記第4の電圧に充電された該第2の容量素子の一端とを共通接続点としたときの、該共通接続点の電位が前記基準電圧近傍に収束するような値であり、
前記スタンバイ期間から通常動作期間に遷移する際に、該基準電圧を出力する前記第1の端子と、前記共通接続点とを、非導通状態から導通状態にする、
ことを特徴とする基準電圧発生回路。 - 基準電圧を発生して、第1の端子より前記基準電圧を出力する基準電圧発生回路本体と、
ソースを前記基準電圧より少なくともトランジスタのしきい値電圧だけ異なる第1の定電圧に接続され、スタンバイ期間には、ゲートとドレインを電気的に共通接続され、且つ前記ゲートと前記ソースとの電位差が前記しきい値電圧より大きい所定の電圧になるようにバイアスされ、通常動作期間には、前記ソースと前記ドレインを電気的に共通接続される第1導電型の第8のトランジスタと、
ソースを前記第1導電型の第8のトランジスタのソースに接続され、ドレインを該第1導電型の第8のトランジスタのドレインに接続され、該第1導電型の第8のトランジスタのソースとドレインを、スタンバイ期間には電気的に切断し、通常動作期間には電気的に共通接続させる第1導電型の第7のトランジスタと、
ソースを前記第1導電型の第8のトランジスタのドレインに接続され、ドレインを該第1導電型の第8のトランジスタのゲートに接続され、該第1導電型の第8のトランジスタのゲートとドレインを、スタンバイ期間には電気的に共通接続させ、通常動作期間には電気的に切断する第1導電型の第6のトランジスタと、
ソースを第2の定電圧に接続され、ドレインを前記第1導電型の第8のトランジスタのゲートに接続され、スタンバイ期間には、該第1導電型の第8のトランジスタのゲートとソースとの電位差が該第1導電型の第8のトランジスタのしきい値電圧より大きい所定の電圧になるようにバイアスし、通常動作期間にはオフする第2導電型の第3のトランジスタと、
ソースを前記第1の定電圧に接続され、ドレインを前記第1の端子に接続され、スタンバイ期間にはオンし、通常動作期間にはオフする第1導電型の第9のトランジスタと、
ソースを前記第1の端子に接続され、ドレインを前記第1導電型の第8のトランジスタのゲートに接続され、前記スタンバイ期間から通常動作期間への遷移時には、少なくとも前記第1導電型の第8のトランジスタのゲートと前記第1の端子との電位差が所定値となるまでの期間中に、導通する第1導電型の第5のトランジスタと、を備えた、
ことを特徴とする基準電圧発生回路。 - 請求項9記載の基準電圧発生回路において、
前記基準電圧発生回路本体は、
所定の電流を出力する定電流源と、
ソースが前記第1の定電圧に接続され、ドレインが前記定電流源に接続され、ゲートとドレイン間を短絡した第1導電型のトランジスタと、を備え、
前記第1導電型のトランジスタのゲートより、前記基準電圧を出力する、
ことを特徴とする基準電圧発生回路。 - 基準電圧を発生して、第1の端子より前記基準電圧を出力する基準電圧発生回路本体と、
前記基準電圧を含む、所定の範囲内の参照電圧を発生する参照基準電圧発生回路と、
スタンバイ期間にオフとなり、通常動作期間にオンとなるスイッチと、
一端を前記スイッチを介して前記第1の端子に接続され、他端を第5の固定電圧に接続された容量素子と、
前記参照電圧と、前記容量素子の一端の電圧とを比較し、比較結果を出力する電圧検知回路と、
前記容量素子の一端の電圧が前記基準電圧に近づくように、前記電圧検知回路の検知結果に応じて前記容量素子の放充電を制御する制御回路と、を備えた、
ことを特徴とする基準電圧発生回路。 - 請求項11記載の基準電圧発生回路において、
前記参照基準電圧発生回路は、前記基準電圧より高い参照電圧と、前記基準電圧より低い参照電圧との2つの参照電圧を発生し、
前記制御回路は、
前記容量素子の一端にドレインを接続され、ソースを電源電位に接続され、ゲート端子を前記電圧検知回路の出力に接続された第1導電型のトランジスタと、
前記容量素子の一端にドレインを接続され、ソースを接地電位に接続され、ゲートを前記電圧検知回路の出力に接続された第2導電型のトランジスタと、から構成され、
前記電圧検知回路は、
前記容量素子の一端の電圧が、前記基準電圧より高い前記参照電圧以上になった時は、前記第2導電型のトランジスタをオンに、前記第1導電型のトランジスタをオフにし、
前記容量素子の一端の電圧が、前記基準電圧より低い前記参照電圧以下になった時は、前記第1導電型のトランジスタをオンに、前記第2導電型のトランジスタを共にオフとするように、検知結果を出力する2つのコンパレータから構成される、
ことを特徴とする基準電圧発生回路。 - 請求項11記載の基準電圧発生回路において、
前記参照基準電圧発生回路は、前記基準電圧近傍の参照電圧を発生し、
前記制御回路は、
前記容量素子の一端にドレインを接続され、ソースを電源電位に接続され、ゲートを前記電圧検知回路の出力に接続された第1導電型のトランジスタと、
前記容量素子の一端にドレインを接続され、ソースを接地電位に接続され、ゲートを前記電圧検知回路の出力に接続された第2導電型のトランジスタとから構成されており、
前記電圧検知回路は、
前記容量素子の一端の電圧と、前記参照電圧とを比較し、該容量素子の一端の電圧が前記参照電圧以上になった時は、Highを出力し、前記参照電圧以下になった時は、Lowを出力するように、検知結果を出力するヒステリシスコンパレータから構成される、
ことを特徴とする基準電圧発生回路 - 基準電圧を発生して、第1の端子より前記基準電圧を出力する基準電圧発生回路本体と、
前記基準電圧より高い参照電圧と、前記基準電圧より低い参照電圧との2つの参照電圧を発生する参照基準電圧発生回路と、
スタンバイ期間にオフとなり、通常動作期間にオンとなるスイッチと、
一端を前記スイッチを介して前記第1の端子に接続され、他端を第5の固定電圧に接続された容量素子と、
ソースを前記容量素子の一端に接続され、ゲートを前記基準電圧より低電位の前記参照電圧に接続され、ドレインを接地電位に接続された第1導電型のトランジスタと、ソースを前記容量素子の一端に接続され、ゲートを前記基準電圧より高電位の前記参照電圧に接続され、ドレインを電源電位に接続された第2導電型のトランジスタとから構成される、電圧検知制御回路と、を備えた、
ことを特徴とする基準電圧発生回路。 - 請求項14記載の基準電圧発生回路において、
前記参照基準電圧発生回路は、
前記基準電圧近傍の参照電圧を第1の出力端子より出力するサブ基準電圧発生回路と、
ソースを電源電圧に接続され、ゲートとドレイン間を短絡した第1導電型の第14のトランジスタと、ソースを接地電圧に接続され、ドレインを前記第1導電型の第14のトランジスタのドレインに接続され、且つゲートとドレイン間を短絡した第2導電型の第8のトランジスタとからなるバイアス回路と、
ソースを電源電圧に接続され、ゲートを前記バイアス回路の第1導電型の第14のトランジスタのゲートに接続されている第1導電型の第13のトランジスタと、
ソースを接地電圧に接続され、ゲートを前記バイアス回路の第2導電型の第8のトランジスタのゲートに接続されている第2導電型の第7のトランジスタと、
ドレインを前記第1導電型の第13のトランジスタのドレインに接続され、ソースを前記第1の出力端子に接続され前記基準電圧近傍にバイアスされ、且つゲートとドレイン間を短絡した第2導電型の第6のトランジスタと、
ドレインを前記第2導電型の第7のトランジスタのドレインに接続され、ソースを前記第1の出力端子に接続され前記基準電圧近傍にバイアスされ、且つゲートとドレイン間を短絡した第1導電型の第12のトランジスタと、を備え、
前記第2導電型の第6のトランジスタと、前記第1導電型の第12のトランジスタとに所定の電流を流すことにより、該第2導電型の第6のトランジスタのゲートに前記基準電圧より高い参照電圧と、該第1導電型の第12のトランジスタのゲートに前記基準電圧より低い参照電圧とを発生させる、
ことを特徴とする基準電圧発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004050011A JP3813154B2 (ja) | 2003-02-25 | 2004-02-25 | 基準電圧発生回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003046651 | 2003-02-25 | ||
JP2004050011A JP3813154B2 (ja) | 2003-02-25 | 2004-02-25 | 基準電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004280805A true JP2004280805A (ja) | 2004-10-07 |
JP3813154B2 JP3813154B2 (ja) | 2006-08-23 |
Family
ID=33301698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004050011A Expired - Fee Related JP3813154B2 (ja) | 2003-02-25 | 2004-02-25 | 基準電圧発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3813154B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237685A (ja) * | 2005-02-22 | 2006-09-07 | Olympus Corp | レファレンス電圧回路、及びこのレファレンス電圧回路を用いた固体撮像装置 |
JP2007140005A (ja) * | 2005-11-17 | 2007-06-07 | Matsushita Electric Ind Co Ltd | バイアス電圧発生回路 |
WO2008152785A1 (ja) * | 2007-06-08 | 2008-12-18 | Panasonic Corporation | 高速復帰回路 |
JP2011034658A (ja) * | 2009-08-06 | 2011-02-17 | Fujitsu Semiconductor Ltd | 半導体記憶装置、ワード線の昇圧方法、及びシステム |
JP2011514119A (ja) * | 2008-03-10 | 2011-04-28 | クゥアルコム・インコーポレイテッド | 先の動作からの残留電圧を用いてその後の動作のバイアス電圧を確立するシステム及び方法 |
JP2011118602A (ja) * | 2009-12-02 | 2011-06-16 | Renesas Electronics Corp | 半導体装置 |
JP2018073935A (ja) * | 2016-10-27 | 2018-05-10 | ラピスセミコンダクタ株式会社 | 半導体装置及び消費電流テスト方法 |
KR20190111747A (ko) | 2018-03-23 | 2019-10-02 | 에이블릭 가부시키가이샤 | 기준 전압 발생 회로 |
-
2004
- 2004-02-25 JP JP2004050011A patent/JP3813154B2/ja not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237685A (ja) * | 2005-02-22 | 2006-09-07 | Olympus Corp | レファレンス電圧回路、及びこのレファレンス電圧回路を用いた固体撮像装置 |
JP2007140005A (ja) * | 2005-11-17 | 2007-06-07 | Matsushita Electric Ind Co Ltd | バイアス電圧発生回路 |
JP5081238B2 (ja) * | 2007-06-08 | 2012-11-28 | パナソニック株式会社 | 高速復帰回路 |
JPWO2008152785A1 (ja) * | 2007-06-08 | 2010-08-26 | パナソニック株式会社 | 高速復帰回路 |
US7924188B2 (en) | 2007-06-08 | 2011-04-12 | Panasonic Corporation | Rapid recovery circuit |
CN101578561B (zh) * | 2007-06-08 | 2012-06-27 | 松下电器产业株式会社 | 快速恢复电路 |
WO2008152785A1 (ja) * | 2007-06-08 | 2008-12-18 | Panasonic Corporation | 高速復帰回路 |
JP2011514119A (ja) * | 2008-03-10 | 2011-04-28 | クゥアルコム・インコーポレイテッド | 先の動作からの残留電圧を用いてその後の動作のバイアス電圧を確立するシステム及び方法 |
JP2011034658A (ja) * | 2009-08-06 | 2011-02-17 | Fujitsu Semiconductor Ltd | 半導体記憶装置、ワード線の昇圧方法、及びシステム |
US8503247B2 (en) | 2009-08-06 | 2013-08-06 | Fujitsu Semiconductor Limited | Semiconductor storage apparatus, and method and system for boosting word lines |
JP2011118602A (ja) * | 2009-12-02 | 2011-06-16 | Renesas Electronics Corp | 半導体装置 |
JP2018073935A (ja) * | 2016-10-27 | 2018-05-10 | ラピスセミコンダクタ株式会社 | 半導体装置及び消費電流テスト方法 |
KR20190111747A (ko) | 2018-03-23 | 2019-10-02 | 에이블릭 가부시키가이샤 | 기준 전압 발생 회로 |
US10503195B2 (en) | 2018-03-23 | 2019-12-10 | Ablic Inc. | Reference voltage generation circuit |
Also Published As
Publication number | Publication date |
---|---|
JP3813154B2 (ja) | 2006-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060132225A1 (en) | Standard voltage generation circuit | |
US7176740B2 (en) | Level conversion circuit | |
KR100487536B1 (ko) | 파워-온 리셋 회로 | |
US7436226B2 (en) | Power-up detection circuit that operates stably regardless of variations in process, voltage, and temperature, and semiconductor device thereof | |
US9136827B2 (en) | Power-on reset circuit | |
CN110858086B (zh) | 双回路低压差调节器系统 | |
JP4939895B2 (ja) | レベルシフタ回路 | |
US8461812B2 (en) | Shunt regulator having over-voltage protection circuit and semiconductor device including the same | |
JP6048289B2 (ja) | バイアス回路 | |
US7321256B1 (en) | Highly reliable and zero static current start-up circuits | |
JP4824599B2 (ja) | 三角波生成回路 | |
CN112148053A (zh) | 生成参考电压的电路和方法以及参考电压发生器 | |
CN111693759A (zh) | 电压检测器 | |
JP3813154B2 (ja) | 基準電圧発生回路 | |
US6686783B1 (en) | Power-on reset system | |
JP3673715B2 (ja) | ピークホールド回路 | |
US7545128B2 (en) | Regulator circuit | |
US5252909A (en) | Constant-voltage generating circuit | |
JP2005027178A (ja) | 遅延回路 | |
KR20190142227A (ko) | 콤퍼레이터 및 발진 회로 | |
JP2011188361A (ja) | パワーオンリセット回路 | |
US9236857B2 (en) | Voltage detection circuit | |
US11271551B2 (en) | Level shifter | |
JP3510228B2 (ja) | 電圧比較回路 | |
JP4192793B2 (ja) | 半導体集積回路及びパワーオンリセット回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060530 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |