JP2006237685A - レファレンス電圧回路、及びこのレファレンス電圧回路を用いた固体撮像装置 - Google Patents

Abstract

【課題】 スタンバイ状態時におけるリーク電流を低減することが可能なレファレンス電圧回路及びこれを用いた固体撮像装置を提供する。
【解決手段】 上側及び下側入力端202a，202bに上側及び下側基準電圧源200a，200bが接続され、該基準電圧源から供給される電圧に基づいてレファレンス電圧を生成する上側及び下側レファレンス電圧生成回路201a，201bと、該レファレンス電圧生成回路の各出力端が接続された一端、及び外付け容量Ｃ１，Ｃ２及びレファレンス電圧を外部回路に供給するための上側及び下側出力端203a，203bに接続された他端の接続をＯＮ／ＯＦＦする第１のスイッチング素子ＳＷ１，ＳＷ１′と、該スイッチング素子のＯＮ／ＯＦＦを制御するスイッチング素子制御回路204 とでレファレンス電圧回路を構成する。
【選択図】 図 １

Description

この発明は、レファレンス電圧回路、及びこれを用いた固体撮像装置に関し、特に、ＡＤコンバータ用のレファレンス電圧の生成に用いて好適なレファレンス電圧回路、及びこれを用いた固体撮像装置に関する。

近年、固体撮像装置においては、撮像素子部以外にＴＧ（Timing Generator）、ＡＦＥ（Analog Front End）、ＡＤＣ（Analog-Digital Convertor）を同一チップ上に集積化することが一般的となっている。例えば、図４は、ＡＤＣにレファレンス電圧を供給する、一般的なレファレンス電圧回路の構成例を示したブロック図である。図４から明らかなように、このレファレンス電圧回路の構成例は、ＡＤＣに供給するレファレンス電圧〔ＶＲＴ（上側）、ＶＲＢ（下側）〕を生成するレファレンス電圧生成回路部201 ，レファレンス電圧生成回路部201 に基準電圧〔ＶＲＴＩＮ（上側）、ＶＲＢＩＮ（下側）〕を与える入力部202 ，ＡＤＣに接続される出力部203 ，及び出力部203 に接続されている外付け容量Ｃ１，Ｃ２とで構成されている。ちなみに、この外付け容量Ｃ１，Ｃ２は、出力電圧の安定化に必要な容量である。ＶＲＴ，ＶＲＢは、ＡＤＣの入力範囲を決めるための上側、下側電位である。

一般的に、電源ＶＤＤ，グランドＶＳＳ，上側及び下側レファレンス電圧ＶＲＴ，ＶＲＢの間には、次式（１）の関係が成立する。
ＶＳＳ＜ＶＲＢ＜ＶＤＤ／２＜ＶＲＴ＜ＶＤＤ ・・・・・・・・・・・・（１）
また、上側及び下側基準電圧ＶＲＴＩＮ，ＶＲＢＩＮは、ＶＲＴＩＮ≒ＶＲＴ，ＶＲＢＩＮ≒ＶＲＢである。

しかしながら、上述のような構成のレファレンス電圧回路を内蔵した固体撮像装置では、スタンバイ状態（＝電源はＯＮであるが機能はしていない状態）に移行した場合、外付け容量Ｃ１，Ｃ２はリーク電流等に起因する充放電により撮像状態の電圧値（＝スタンバイ状態へ移行する直前の電圧値：ＶＲＴ，ＶＲＢ）を保持することができなくなってしまう。

つまり、上述のようなレファレンス電圧回路を有する固体撮像装置では、スタンバイ状態から撮像状態に復帰（前記外付け容量Ｃ１，Ｃ２を充放電）するための余分な時間（＝遷移時間）が必要となり、これに伴い撮像可能な状態への移行遅延が生じる。また、この遷移時間が長期化することにより、無駄な消費電力が発生する。

本発明は、従来のレファレンス電圧回路における上記課題を解決するためになされたものであり、スタンバイ状態時におけるリーク電流を低減することが可能なレファレンス電圧回路及びこれを用いた固体撮像装置を提供することを目的とする。

上記課題を解決するため、請求項１に係る発明は、入力端に第１の電圧源が接続され、前記第１の電圧源から供給される電圧に基づいてレファレンス電圧を生成するレファレンス電圧生成回路と、前記レファレンス電圧生成回路の出力端が接続された一端、及び、容量及び前記レファレンス電圧を外部回路に供給するための出力部に接続された他端の接続をＯＮ／ＯＦＦするスイッチング素子と、前記スイッチング素子のＯＮ／ＯＦＦを制御するスイッチング素子制御回路とでレファレンス電圧回路を構成するものである。

このように構成されたレファレンス電圧回路においては、スイッチ素子制御回路によりスイッチング素子のＯＮ／ＯＦＦを制御することで、レファレンス電圧生成回路と容量との接続がＯＮ／ＯＦＦされる。これにより、レファレンス電圧生成回路と容量との結合による、例えば、待機期間中における、容量のリーク電流を低減することが可能となる。

請求項２に係る発明は、請求項１に係るレファレンス電圧回路において、前記第１の電圧源と所定電位異なる電圧を供給する第２の電圧源に接続された一端と、前記容量及び前記出力部に接続された他端との接続をＯＮ／ＯＦＦする第２のスイッチング素子を更に有し、前記スイッチング制御回路は、前記第２のスイッチング素子のＯＮ／ＯＦＦを制御することを特徴とするものである。

このように構成されたレファレンス電圧回路においては、スイッチング制御回路により第２のスイッチング素子のＯＮ／ＯＦＦが制御され、容量による電位が、第２の電圧源から供給される電位に保持される。これにより、第１のスイッチング素子の、ＯＦＦからＯＮへの切り替わりに伴う、出力部側の、レファレンス電圧への遷移期間を短縮することが可能となる。

請求項３に係る発明は、請求項２に係るレファレンス電圧回路において、前記スイッチング素子制御回路は、前記第１のスイッチング素子のＯＦＦ期間の長さに応じて、前記第２のスイッチング素子のＯＮ／ＯＦＦを制御することを特徴とするものである。

このように構成されたレファレンス電圧回路においては、第２のスイッチング素子のＯＮ／ＯＦＦが、スイッチング素子制御回路により、第１のスイッチング素子のＯＦＦ期間の長さに応じて制御される。これにより、第２の電圧源と容量との接続が適時行われるので、消費電力を抑えることが可能になる。

請求項４に係る発明は、請求項１〜３のいずれか１項に係るレファレンス電圧回路において、前記第１又は第２のスイッチング素子の少なくとも一方は、トランジスタからなることを特徴とするものである。

このように構成されたレファレンス電圧回路においては、スイッチング素子の構成が容易となる。

請求項５に係る発明は、光電変換を行う画素が、複数、マトリクス状に配列された撮像素子と、レファレンス電圧を出力する請求項１〜４のいずれか１項に係るレファレンス電圧回路と、前記撮像素子からの出力信号を、前記レファレンス電圧に基づいて信号処理する信号処理回路とを有し、前記撮像素子、前記レファレンス電圧回路、及び前記信号処理回路を同一チップ上に形成して固体撮像装置を構成するものである。

このように構成された固体撮像装置においては、レファレンス電圧回路におけるスイッチ素子制御回路によりスイッチング素子のＯＮ／ＯＦＦを制御することで、レファレンス電圧生成回路と容量との接続がＯＮ／ＯＦＦされる。これにより、レファレンス電圧回路におけるレファレンス電圧生成回路と容量との結合による、例えば、待機期間中における、容量のリーク電流を低減することが可能となると共に、チップ面積あるいは実装面積の低減が可能な固体撮像装置を実現することができる。

本発明によれば、スタンバイ状態から通常動作状態（＝撮像状態）への復帰が速く、且つ、低消費電力のレファレンス電圧回路及びそれを用いた固体撮像装置を提供することができる。

次に、発明を実施するための最良の形態について説明する。

（実施例１）
まず、本発明に係るレファレンス電圧回路の実施例を実施例１として説明する。図１は、実施例１に係る外部回路、例えば、アナログ−デジタル変換器に、上側と下側のレファレンス電圧を供給するレファレンス電圧回路の構成を示すブロック図、図２は、その動作を説明するためのタイミングチャートである。

まず、上側のレファレンス電圧ＶＲＴを生成、出力する系の構成について説明する。200aは、上側の基準電圧ＶＲＴＩＮを供給する上側の第１の電圧源たる基準電圧源である。上側基準電圧源200aは、上側入力端202aを介して、上側レファレンス電圧生成回路（ＶＲＴＤＲＶ）201aに接続されている。上側レファレンス電圧生成回路201aは、上側基準電圧ＶＲＴＩＮをもとに、外部回路に供給する上側のレファレンス電圧ＶＲＴを生成し、出力するものであり、その出力端は、第１のスイッチング素子ＳＷ１の一端に接続されている。第１のスイッチング素子ＳＷ１の他端には、外部回路に上側レファレンス電圧ＶＲＴを供給するための上側出力端203a，上側レファレンス電圧ＶＲＴの出力を安定化するための他端をグランド接続した外付け容量Ｃ１，及び第２のスイッチング素子ＳＷ２の一端が接続されている。第２のスイッチング素子ＳＷ２の他端には、上側の第２の電圧源たる電源ＶＤＤが接続されている。

一方、下側のレファレンス電圧ＶＲＢを生成、出力する系も、上側の系と略同様な構成である。すなわち、200bは、下側の基準電圧ＶＲＢＩＮを供給する下側の第１の電圧源たる基準電圧源である。下側基準電圧源200bは、下側入力端202bを介して、下側レファレンス電圧生成回路（ＶＲＢＤＲＶ）201bに接続されている。下側レファレンス電圧生成回路201bは、下側基準電圧ＶＲＢＩＮをもとに、外部回路、例えば、アナログ−デジタル変換器に供給する下側のレファレンス電圧ＶＲＢを生成し、出力するものであり、その出力端は、第１のスイッチング素子ＳＷ１′の一端に接続されている。第１のスイッチング素子ＳＷ１′の他端には、外部回路に下側レファレンス電圧ＶＲＢを供給するための下側出力端203b，下側レファレンス電圧ＶＲＢの出力を安定化するための他端をグランド接続した外付け容量Ｃ２，及び第２のスイッチング素子ＳＷ２′の一端が接続されている。第２のスイッチング素子ＳＷ２′の他端には、下側の第２の電圧源たるグランドＶＳＳが接続されている。

ここで、上側及び下側の第１及び第２のスイッチング素子ＳＷ１及びＳＷ１′，ＳＷ２及びＳＷ２′のＯＮ／ＯＦＦは、状態信号に応じて、スイッチング素子制御回路204 からの制御信号φ１，φ２により制御される。この状態信号は、図示しないＣＰＵ等から供給されるようになっている。また、これらのスイッチング素子は例えばトランジスタで構成されている。

なお、上側及び下側電圧源200a及び200bで第１の電圧源が、上側及び下側の入力端202a及び202bで入力部202 が、上側及び下側のレファレンス電圧回路201a及び201bでレファレンス電圧生成回路部201 が、上側及び下側出力端203a及び203bで出力部203 が、電源ＶＤＤ及びグランドＶＳＳで第２の電圧源が、夫々構成されている。また、第１の電圧源たる上側及び下側電圧源200a，200bは、第２の電圧源たる電源ＶＤＤ，グランドＶＳＳと、それぞれ所定電位だけ異なる電圧に設定されている。例えば、電源ＶＤＤ＝ 2.8Ｖに対して上側電圧源200aは 2.0Ｖ，グランドＶＳＳ＝０Ｖに対して下側電圧源200bは 1.0Ｖに設定する。

次に、上記のように構成されたレファレンス電圧回路の動作について説明する。まず、通常動作状態では、第１のスイッチング素子ＳＷ１（及びＳＷ１′）、及び第２のスイッチング素子ＳＷ２（及びＳＷ２′）は、第１のスイッチング素子ＳＷ１（及びＳＷ１′）をＯＮ状態、第２のスイッチング素子ＳＷ２（及びＳＷ２′）をＯＦＦ状態、となるようにスイッチング素子制御回路204 からの制御信号φ１，φ２により制御される。これにより、図４において説明した従来例のレファレンス電圧回路と同様な構成になり、所望の上側及び下側のレファレンス電圧ＶＲＴ／ＶＲＢが出力部203 から出力される。

次に、通常動作状態から、短期間のスタンバイ状態への移行では、第１のスイッチング素子ＳＷ１（及びＳＷ１′）をＯＦＦ状態、第２のスイッチング素子ＳＷ２（及びＳＷ２′）はＯＦＦ状態のまま、とするようにスイッチング素子制御回路204 からの制御信号φ１，φ２により制御される。つまり、外付け容量Ｃ１，Ｃ２をレファレンス電圧生成回路部201 （及び電源／グランド）から切り離すことができ、外付け容量Ｃ１，Ｃ２の電圧低下の原因となるリーク電流を最小限にすることが可能となる。

これにより、短期間のスタンバイ状態から通常動作状態へ移行する場合には、該外付け容量Ｃ１，Ｃ２の充放電に必要な時間を低減することができ、その遷移時間を短くすることが可能となる。

一方、通常動作状態から、長期間のスタンバイ状態への移行では、第１のスイッチング素子ＳＷ１（及びＳＷ１′）をＯＦＦ状態、第２のスイッチング素子ＳＷ２（及びＳＷ２′）はＯＮ状態、とするようにスイッチング素子制御回路204 からの制御信号φ１，φ２により制御し、外付け容量Ｃ１，Ｃ２を電源ＶＤＤ及びグランドＶＳＳへ接続した状態にする。これにより、長期間のスタンバイ状態から通常動作状態へ移行する場合に、各外付け容量Ｃ１，Ｃ２は（概略）（２），（２）′式のような電位変化を経る。
Ｃ１の電位（ＶＲＴ側）ＶＤＤ→ＶＲＴ ・・・・・・・・・・・（２）
Ｃ２の電位（ＶＲＢ側）ＶＳＳ→ＶＲＢ ・・・・・・・・・・・（２）′
これに対して、第２のスイッチング素子ＳＷ２（及びＳＷ２′）がない場合には、外付け容量Ｃ１は長期間のスタンバイ状態により、リーク電流でその端子電圧はほぼグランド電位（ＶＳＳ）になっているので、（概略）（３），（３）′式のような電位変化を経る。 Ｃ１の電位（ＶＲＴ側）ＶＳＳ→ＶＲＴ ・・・・・・・・・・・（３）
Ｃ２の電位（ＶＲＢ側）ＶＳＳ→ＶＲＢ ・・・・・・・・・・・（３）′
上記（２），（３）式からわかるように、第２のスイッチング素子を設けて上記動作を行わせることにより、長期間のスタンバイ状態から通常動作状態へ移行する場合には、該外付け容量Ｃ１の電位変化幅が低減することになり、その充放電に必要な時間を低減することができ、その遷移時間を短くすることが可能となる。

以上説明したように、第１のスイッチング素子ＳＷ１とＳＷ１′，及び第２のスイッチング素子ＳＷ２とＳＷ２′を配置し、そのタイミングをスイッチング素子制御回路204 により制御するようにすることで、スタンバイ状態から通常動作状態への遷移時間を短くすることが可能なレファレンス電圧回路を構成することができる。また、本実施例によれば、遷移時間の短縮により消費電力も低減することが可能となる。

なお、上記実施例では、短期間のスタンバイ状態と長期間のスタンバイ状態に対応させるため第１及び第２のスイッチング素子を設けたものを示したが、第１のスイッチング素子のみを設けて短期間のスタンバイ状態に対応させることもできる。

（実施例２）
次に、本発明に係るレファレンス電圧回路を用いた固体撮像装置の実施例を実施例２として説明する。図３は本実施例に係る固体撮像装置の構成を示すブロック図である。以下、本実施例に係る固体撮像装置の構成について説明する。なお、レファレンス電圧回路20は、実施例１で説明したものと同様であるので説明は省略する。撮像素子10は、マトリクス状に配列された複数の画素からなり、その受光面に結像された被写体像を電気信号に変換するものであり、ＣＣＤ型撮像素子あるいはＣＭＯＳ型撮像素子どちらでも構わない。ＴＧ（Timing Generator）30は、撮像素子10を駆動するために必要なクロックを供給するものであり、また、ＡＤＣ（Analog Digital Convertor）40は、撮像素子10からのアナログ信号をデジタル信号に変換するものである。ここで、レファレンス電圧回路20は、ＡＤＣ40に対して変換の基準となるレファレンス電圧（上側と下側）ＶＲＴ，ＶＲＢを供給する。そして、上記撮像素子10，外付け容量を除くレファレンス電圧回路20，ＴＧ30及びＡＤＣ40は同一チップ上に形成されていて固体撮像装置を構成している。

次に、上記構成の固体撮像装置の動作について説明する。まず、動作状態は、撮像動作状態、スタンバイ状態、電源ＯＦＦ状態と大きく３つに分けられる。撮像動作状態とは撮像している動作状態のことであり、固体撮像装置を構成する各回路ブロック（撮像素子10，レファレンス電圧回路20，ＴＧ30，ＡＤＣ40）が通常動作をしている動作状態のことである。また、スタンバイ状態とは、固体撮像装置を構成する回路ブロック（撮像素子10，レファレンス電圧回路20，ＴＧ30，ＡＤＣ40）がスタンバイ状態にある状態のことである。更に、電源ＯＦＦ状態とは、電源がＯＦＦされている状態のことである。

撮像動作状態では、スイッチング素子制御回路204 の制御信号φ１，φ２により、レファレンス電圧回路20内の第１のスイッチング素子ＳＷ１（及びＳＷ１′）はＯＮ状態、第２のスイッチング素子ＳＷ２（及びＳＷ２′）はＯＦＦ状態とされ、レファレンス電圧回路20以外の回路ブロックも通常動作をすることにより撮像動作を行う。

次に、本固体撮像装置が、撮像動作状態から短期間のスタンバイ状態へ移行する場合には、スイッチング素子制御回路204 により、レファレンス電圧回路20内の第１のスイッチング素子ＳＷ１（及びＳＷ１′）はＯＦＦ状態、第２のスイッチング素子ＳＷ２（及びＳＷ２′）はＯＦＦ状態のまま、とされる。当然、レファレンス電圧回路20以外の回路ブロックもスタンバイ状態としてもかまわない。短期間のスタンバイ状態から撮像動作状態へ移行する場合には、外付け容量Ｃ１，Ｃ２の充放電に必要な時間を低減することができ、その遷移時間を短くすることが可能となり、これにより撮像動作状態への遷移時間が短くなる。

また、本固体撮像装置が、撮像動作状態から長期間のスタンバイ状態へ移行する場合には、スイッチング素子制御回路204 により、レファレンス電圧回路20内の第１のスイッチング素子ＳＷ１（及びＳＷ１′）はＯＦＦ状態、第２のスイッチング素子ＳＷ２（及びＳＷ２′）はＯＮ状態、とされる。当然、レファレンス電圧回路20以外の回路ブロックもスタンバイ状態としてかまわない。長期間のスタンバイ状態から撮像動作状態へ移行する場合には、実施例１の動作説明で述べたように、外付け容量Ｃ１の充放電に必要な時間を低減することができ、その遷移時間を短くすることが可能となり、これにより撮像動作状態への遷移時間が短くなる。

以上説明したように、第１のスイッチング素子ＳＷ１とＳＷ１′，及び第２のスイッチング素子ＳＷ２とＳＷ２′が配置され、そのタイミングがスイッチング素子制御回路204 により制御されるレファレンス電圧回路20を用いた上記構成の固体撮像装置では、スタンバイ状態から通常動作状態への遷移時間を短くすることが可能な固体撮像装置を実現することができる。また、本実施例によれば、遷移時間の短縮により消費電力も低減することが可能となる。

本発明に係るレファレンス電圧回路の実施例の構成を示すブロック図である。 図１に示したレファレンス電圧回路の動作を説明するためのタイミングチャートである。 本発明に係る固体撮像装置の実施例の構成を示すブロック図である。 従来のレファレンス電圧回路の構成例を示すブロック図である。

符号の説明

10 撮像素子
20 レファレンス電圧回路
30 ＴＧ（タイミング発生回路）
40 ＡＤＣ（アナログ／デジタル変換器）
200a 上側基準電圧源
200b 下側基準電圧源
201 レファレンス電圧生成回路部
201a 上側レファレンス電圧生成回路
201b 下側レファレンス電圧生成回路
202 入力部
202a 上側入力端
202b 下側入力端
203 出力部
203a 上側出力端
203b 下側出力端
204 スイッチング素子制御回路
ＶＲＴＩＮ 上側基準電圧
ＶＲＢＩＮ 下側基準電圧
ＶＴＲ 上側レファレンス電圧
ＶＲＢ 下側レファレンス電圧
ＳＷ１，ＳＷ１′ 第１のスイッチング素子
ＳＷ２，ＳＷ２′ 第２のスイッチング素子
Ｃ１，Ｃ２ 外付け容量

Claims (5)

1. 入力端に第１の電圧源が接続され、前記第１の電圧源から供給される電圧に基づいてレファレンス電圧を生成するレファレンス電圧生成回路と、前記レファレンス電圧生成回路の出力端が接続された一端、及び、容量及び前記レファレンス電圧を外部回路に供給するための出力部に接続された他端の接続をＯＮ／ＯＦＦする第１のスイッチング素子と、前記スイッチング素子のＯＮ／ＯＦＦを制御するスイッチング素子制御回路とを有するレファレンス電圧回路。
2. 前記第１の電圧源と所定電位異なる電圧を供給する第２の電圧源に接続された一端と、前記容量及び前記出力部に接続された他端との接続をＯＮ／ＯＦＦする第２のスイッチング素子を更に有し、前記スイッチング制御回路は、前記第２のスイッチング素子のＯＮ／ＯＦＦを制御することを特徴とする請求項１に係るレファレンス電圧回路。
3. 前記スイッチング素子制御回路は、前記第１のスイッチング素子のＯＦＦ期間の長さに応じて、前記第２のスイッチング素子のＯＮ／ＯＦＦを制御することを特徴とする請求項２に係るレファレンス電圧回路。
4. 前記第１のスイッチング素子又は第２のスイッチング素子の少なくとも一方は、トランジスタからなることを特徴とする請求項１〜３のいずれか１項に係るレファレンス電圧回路。
5. 光電変換を行う画素が、複数、マトリクス状に配列された撮像素子と、レファレンス電圧を出力する請求項１〜４のいずれか１項に係るレファレンス電圧回路と、前記撮像素子からの出力信号を、前記レファレンス電圧に基づいて信号処理する信号処理回路とを有し、前記撮像素子、前記レファレンス電圧回路、及び前記信号処理回路が同一チップ上に形成されていることを特徴とする固体撮像装置。

Images