JP2017055370A - 固体撮像装置 - Google Patents

Abstract

【課題】光電変換領域の信号電荷に含まれる暗電流成分を低減できる固体撮像装置を提供する。
【解決手段】固体撮像装置は、転送トランジスタＴｄとリセットトランジスタＴｃと電位生成部９３３と第１電圧出力回路９３１とを有する。転送トランジスタＴｄは、光電変換領域ＰＤ及び浮遊拡散領域ＦＤを含み、リセットトランジスタＴｃは、浮遊拡散領域ＦＤ及び不純物領域を含む。不純物領域は、電源線に電気的に接続されている。電位生成部９３３は、第１電圧と接地電圧との間の電圧である第２電圧を生成する。第１電圧出力回路９３１は、電源電圧に基づく電圧である第１電圧、又は前記第２電圧をリセットトランジスタＴｃのゲートに出力する。
【選択図】図３

Description

実施形態は、固体撮像装置に関する。

固体撮像装置の各画素では、転送トランジスタがオンすることで光電変換領域の電荷（信号電荷）が浮遊拡散領域に転送され、浮遊拡散領域の電圧に応じた信号が増幅トランジスタにより信号線に出力される。このとき、光電変換領域の信号電荷に含まれる暗電流成分（光電変換以外の原因で発生するノイズ成分）を低減することが望まれる。

特開２００２−５１２６３号公報 特開２００４−３４３５２９号公報 特開２０１０−５６９６５号公報

一つの実施形態は、光電変換領域の信号電荷に含まれる暗電流成分を低減することに適した固体撮像装置を提供することを目的とする。

一つの実施形態によれば、転送トランジスタとリセットトランジスタと生成部と第１電圧出力回路とを有する固体撮像装置が提供される。転送トランジスタは、光電変換領域及び浮遊拡散領域を含む。リセットトランジスタは、浮遊拡散領域及び不純物領域を含む。不純物領域は、電源線に電気的に接続されている。生成部は、第２電圧を生成する。第２電圧は、第１電圧と接地電圧との間の電圧である。第１電圧は、電源電圧に基づく電圧である。第１電圧出力回路は、第１電圧又は第２電圧をリセットトランジスタのゲートに出力する。

第１の実施形態にかかる固体撮像装置を適用した撮像システムの構成を示すブロック図。 第１の実施形態にかかる固体撮像装置の構成を示す回路図。 第１の実施形態におけるドライバ及び画素の構成を示す回路図。 第１の実施形態におけるドライバの構成を示す回路図。 第１の実施形態におけるバイアス回路の構成を示す回路図。 第１の実施形態における画素の動作を示すポテンシャル図。 第１の実施形態における画素の動作を示す波形図。 第１の実施形態の変形例におけるドライバの構成を示す回路図。 第１の実施形態の他の変形例におけるドライバの構成を示す回路図。 第１の実施形態の他の変形例における画素の動作を示すポテンシャル図。 第１の実施形態の他の変形例における画素の動作を示す波形図。 第２の実施形態におけるドライバの構成を示す回路図。 第２の実施形態における画素の動作を示す波形図。

以下に添付図面を参照して、実施形態にかかる固体撮像装置を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。

（第１の実施形態）
第１の実施形態にかかる固体撮像装置について説明する。固体撮像装置は、例えば、図１に示す撮像システムに適用される。図１は、撮像システムの概略構成を示す図である。

撮像システム８１は、例えば、デジタルカメラ、デジタルビデオカメラなどであってもよいし、カメラモジュールが電子機器に適用されたもの（例えばカメラ付き携帯端末等）でもよい。撮像システム８１は、撮像部８２及び後段処理部８３を有する。撮像部８２は、例えば、カメラモジュールである。撮像部８２は、撮像光学系８４及び固体撮像装置１００を有する。後段処理部８３は、ＩＳＰ（Ｉｍａｇｅ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）８６、記憶部８７、及び表示部８８を有する。

固体撮像装置１００は、図２に示すように、イメージセンサ９０、及び信号処理回路９１を有する。図２は、固体撮像装置１００の回路構成を示す図である。イメージセンサ９０は、画素配列ＰＡ、ローデコーダ９４、タイミング制御部９５、ＣＤＳ＋ＡＤＣ９７及びラインメモリ９８を有する。

画素配列ＰＡでは、複数の画素Ｐ（１，１）〜Ｐ（ｍ，ｎ）が例えば行方向及び列方向に配列されている。図２では、画素配列ＰＡにおいてｎ行×ｍ列の画素Ｐが配列される場合が例示されている。ローデコーダ９４は、タイミング制御部９５からの制御信号に応じて、ドライバ９３を介して、画素配列ＰＡを例えば行単位で制御する。例えば、ドライバ９３は、ローデコーダ９４からの制御信号を行単位で画素へ転送する。

図３は、第１実施形態に係るドライバ及び画素Ｐの構成を示す図である。
各画素Ｐは、図３に示すように、例えば、転送トランジスタＴｄ、リセットトランジスタＴｃ、及び増幅トランジスタＴｂを有する。

転送トランジスタＴｄは、光電変換領域ＰＤ及び浮遊拡散領域ＦＤを含む。転送トランジスタＴｄは、光電変換領域ＰＤをソース又はドレインの一方として含み、浮遊拡散領域ＦＤをソース及びドレインの他方として含む。光電変換領域ＰＤは、光電変換を行い、受けた光に応じた電荷を発生させて蓄積する。光電変換領域ＰＤは、例えば、フォトダイオードである。

転送トランジスタTdのゲートにアクティブレベルの制御信号φＲＥＡＤが入力された場合に、転送トランジスタTdはオンとなり、光電変換領域ＰＤの電荷が浮遊拡散領域ＦＤへ転送される。転送トランジスタTdのゲートにノンアクティブレベルの制御信号φＲＥＡＤが入力された場合に、転送トランジスタTdがオフとなり、光電変換領域ＰＤの電荷が浮遊拡散領域ＦＤへ転送されない。

浮遊拡散領域ＦＤは、例えば、フローティングディフュージョンであり、基板のウェル領域（図示せず）との間に寄生容量Ｃｆｄを有する。浮遊拡散領域ＦＤは、その寄生容量Ｃｆｄを用いて、転送された電荷を電圧に変換する。

光電変換領域ＰＤは、転送トランジスタＴｄによる電荷の転送が完了してから電荷の蓄積を開始し、転送トランジスタＴｄにより電荷が次に浮遊拡散領域ＦＤへ転送されるまで電荷の蓄積を行う。すなわち、光電変換領域ＰＤは、転送トランジスタＴｄによる転送動作の完了タイミングから転送トランジスタＴｄによる次の転送動作の開始タイミングまでの電荷蓄積期間において、電荷蓄積動作を行う。

リセットトランジスタTcは、浮遊拡散領域FD及び不純物領域を含む。リセットトランジスタＴｃは、浮遊拡散領域ＦＤをソース又はドレインの一方として含み、電源ライン（電源線）ＰＬに電気的に接続されたソース又はドレイン（不純物領域）を他方として含む。またリセットトランジスタTcは、制御ラインＣＬに接続されたゲートを有する。リセットトランジスタTcのゲートにアクティブレベルの制御信号φＲＳＴが入力された場合にオンとなり、浮遊拡散領域ＦＤの電位が所定の電位に設定される。

増幅トランジスタＴｂは、浮遊拡散領域ＦＤに電気的に接続されたゲートを有し、電源電圧ＶＤＤに電気的に接続されたドレインと、信号線ＳＬに電気的に接続されたソースとを含む。
増幅トランジスタＴｂは、画素Ｐが選択状態になった際に、信号線ＳＬを介して接続された負荷電流源ＣＳとともにソースフォロワ動作を行うことにより、浮遊拡散領域ＦＤの電圧に応じた信号を信号線ＳＬへ出力する。

第１実施形態に係る画素Ｐは、画素Ｐを選択状態／非選択状態にするための選択トランジスタが省略された構成になっている。そのため、浮遊拡散領域ＦＤの電位の設定によって、画素Ｐの選択状態／非選択状態が制御される。リセットトランジスタＴｃは、画素Ｐを選択状態／非選択状態にするために、浮遊拡散領域ＦＤの電位を設定する動作を行う。

図２に戻って、各画素Ｐで生成された画像信号は、タイミング制御部９５及びローデコーダ９４によりＣＤＳ＋ＡＤＣ９７側へ読み出され、ＣＤＳ＋ＡＤＣ９７を経て画像データへ変換され、ラインメモリ９８経由で信号処理回路９１に出力される。信号処理回路９１では、信号処理が行われる。これらの信号処理された画像データは、ＩＳＰ８６に出力される。

図３に示すように、ドライバ９３は、例えば、第１レベルシフタ（第１電圧出力回路）９３１、第２レベルシフタ（第２電圧出力回路）９３２及び、及び電位生成部９３３を有する。

第１レベルシフタ９３１の入力端子は、ローデコーダ９４に電気的に接続され、制御信号φＲＳＴ’を受ける。第１レベルシフタ９３１の出力端子は、制御ラインＣＬ経由で画素ＰのリセットトランジスタＴｃのゲートに電気的に接続されている。第１レベルシフタ９３１の電源側端子は、電源電圧ＶＤＤｒｓｔに接続されている。第１レベルシフタ９３１の接地側端子は、電位生成部９３３に接続され、中間電圧Ｖ_Ｍを受ける。中間電圧Ｖ_Ｍは、グランド電圧ＧＮＤと電源電圧ＶＤＤｒｓｔとの中間の電位である。第１レベルシフタ９３１は、ＨレベルとＬレベルとの間で遷移する制御信号φＲＳＴ’をローデコーダ９４から受ける。第１レベルシフタ９３１は、制御信号φＲＳＴ’のＨレベルを電源電圧ＶＤＤｒｓｔに応じたＨレベルとし、制御信号φＲＳＴ’のＬレベルを中間電圧Ｖ_Ｍに応じたＭＬレベルとすることで制御信号φＲＳＴのレベルを調整する。すなわち、第１レベルシフタ９３１は、制御信号φＲＳＴのレベルをＨレベル（第１電圧）と、ＭＬレベル（第２電圧）との間で遷移させてリセットトランジスタＴｃのゲートに供給する。Ｈレベルは、アナログ回路用の電源電圧ＡＶＤＤに応じたレベルである。例えば、Ｈレベルは、アナログ回路用の電源電圧ＡＶＤＤを用いて電源回路９９で画素Ｐのリセット動作用に調整された電源電圧ＶＤＤｒｓｔである。電源回路９９は、イメージセンサ９０内に配され得る。

第２レベルシフタ９３２の入力端子は、ローデコーダ９４に電気的に接続され、リセット電源電圧Ｖ_ＤＲＮ’を受ける。第２レベルシフタ９３２の出力端子は、電源ラインＰＬ経由で画素ＰのリセットトランジスタＴｃのドレインに電気的に接続されている。第２レベルシフタ９３２の電源側端子は、電源電圧ＶＤＤｒｓｔに接続されている。第２レベルシフタ９３２の接地側端子は、グランド電圧ＧＮＤに接続されている。第２レベルシフタ９３２は、ＨレベルとＬレベルとの間で遷移するリセット電源電圧Ｖ_ＤＲＮ’をローデコーダ９４から受ける。第２レベルシフタ９３２は、リセット電源電圧Ｖ_ＤＲＮ’のＨレベルを電源電圧ＶＤＤｒｓｔに応じたＨレベルとし、リセット電源電圧Ｖ_ＤＲＮ’のＬレベルをグランド電圧ＧＮＤに応じたＬレベルとすることでリセット電源電圧Ｖ_ＤＲＮのレベルを調整する。すなわち、第２レベルシフタ９３２は、リセット電源電圧Ｖ_ＤＲＮのレベルをＨレベルとＬレベルとの間で遷移させる。Ｈレベルは、アナログ回路用の電源電圧ＡＶＤＤに応じたレベルであり、例えば、アナログ回路用の電源電圧ＡＶＤＤを用いて電源回路９９で画素Ｐのリセット動作用に調整された電源電圧ＶＤＤｒｓｔであり、浮遊拡散領域ＦＤに設定された場合に増幅トランジスタＴｂがオンする電位である。リセット電源電圧Ｖ_ＤＲＮのＨレベル（第３電圧）は、制御信号φＲＳＴのＨレベル（第１電圧）と均等なレベルであってもよいし異なったレベルであってもよい。Ｌレベルは、例えば、浮遊拡散領域ＦＤに設定された場合に増幅トランジスタＴｂがオフするレベルである。

なお、アナログ回路用の電源電圧ＡＶＤＤ及びリセット動作用の電源電圧ＶＤＤｒｓｔは、同じ電位を有していてもよいし異なった電位を有していてもよい。また、第１レベルシフタ９３１の電源側端子に供給される電源電圧ＶＤＤｒｓｔと第２レベルシフタ９３２の電源側端子の電源側端子に供給される電源電圧ＶＤＤｒｓｔとは、同じ電位を有していてもよいし異なった電位を有していてもよい。

例えば、電位生成部９３３は、図４に示すようにバイアス回路９３４を含む。図４は、ドライバ９３における電位生成部９３３の構成を示す回路図である。バイアス回路９３４は、アナログ回路用の電源電圧ＡＶＤＤ及びグランド電圧ＧＮＤをそれぞれ受ける。バイアス回路９３４は、電源電圧ＡＶＤＤ及びグランド電圧ＧＮＤに基づいて、中間電圧Ｖ_Ｍを生成して第１レベルシフタ９３１へ供給する。バイアス回路９３４は、電源電圧ＡＶＤＤを抵抗分圧することで中間電圧Ｖ_Ｍを生成することができる。中間電圧ＶＭは、例えば、グランド電圧ＧＮＤと電源電圧ＶＤＤｒｓｔとの中点の電位（ＧＮＤ＋ＶＤＤｒｓｔ）／２よりグランド電圧ＧＮＤに近い電位を有する。中間電圧ＶＭは、例えば、０．６Ｖ〜１．２Ｖである。

中間電圧Ｖ_Ｍは、例えば、タイミング制御部９５が画素Ｐにおける電荷蓄積時間の長さに応じてバイアス回路９３４を制御することにより変更可能であってもよい。

例えば、バイアス回路９３４は、図５に示す構成を有する。図５は、第１実施形態に係るバイアス回路９３４の構成を示す回路図である。バイアス回路９３４は、電流源ＣＳ１、抵抗素子Ｒ１〜Ｒ４、スイッチＳＷ１１〜ＳＷ１３、及びアンプＡＭＰを有する。抵抗素子Ｒ１〜Ｒ４は、電源ノードＮａｖｄｄ及びグランドノードＮｇｎｄの間に直列に接続されている。電源ノードＮａｖｄｄには、電源電圧（アナログ用の電源電圧）ＡＶＤＤが供給される。グランドノードＮｇｎｄには、グランド電圧ＧＮＤが供給される。電流源ＣＳ１は、電源ノードＮａｖｄｄ及び抵抗素子Ｒ４の間に電気的に接続されている。抵抗素子Ｒ１〜Ｒ４の抵抗値は、例えば、互いに均等であってもよい。

スイッチＳＷ１１は、一端が抵抗素子Ｒ１，Ｒ２間のノードＮ１２に接続され、他端がアンプＡＭＰの非反転入力端子に接続されている。スイッチＳＷ１２は、一端が抵抗素子Ｒ２，Ｒ３間のノードＮ２３に接続され、他端がアンプＡＭＰの非反転入力端子に接続されている。スイッチＳＷ１３は、一端が抵抗素子Ｒ３，Ｒ４間のノードＮ３４に接続され、他端がアンプＡＭＰの非反転入力端子に接続されている。

アンプＡＭＰは、出力端子が反転入力端子に接続され、ボルテージフォロワとして動作する。ボルテージフォロワとは、入力電圧に追従して（入力電圧に等しくなるように）出力電圧が変化する回路のことである。ボルテージフォロワは入力インピーダンスに比べて出力インピーダンスが低いため、アンプＡＭＰをボルテージフォロワとして動作させることで、バイアス回路９３４から低インピーダンスで（すなわち、高速に）中間電圧Ｖ_Ｍとなるべき電圧を出力できる。アンプＡＭＰは、スイッチＳＷ１１〜ＳＷ１３のオン・オフ状態によって非反転入力端子に伝達された電圧を中間電圧Ｖ_Ｍとして第１レベルシフタ９３１へ供給する。

中間電圧Ｖ_Ｍのレベルは、リセットトランジスタＴｃがハーフオン状態（図６（ｃ’）に示す状態）にある場合に、浮遊拡散領域ＦＤ（リセットトランジスタＴｃのソース側）と電源ラインＰＬ（リセットトランジスタＴｃのドレイン側）との間の電位障壁に対応する。画素Ｐにおける電荷蓄積時間が長い場合は、画素Ｐにおける電荷蓄積時間が短い場合に比べて、浮遊拡散領域ＦＤに発生する暗電流成分の電荷がより多くなると考えられる。そのため、画素Ｐにおける電荷蓄積時間が短い場合の電位障壁を第１の電位障壁とし、画素Ｐにおける電荷蓄積時間が長い場合の電位障壁を電荷に対して第１の電位障壁より低い第２の電位障壁とすることが有効である。例えば、電荷蓄積時間に、電位障壁を第１の電位障壁から第２の電位障壁へ切り替える為の閾値を設けて、タイミング制御部９５で判定させる。閾値は、電荷蓄積時間と暗電流成分の発生量との関係を実験的に取得し、暗電流成分が急激に増加する臨界的な電荷蓄積時間より若干短い時間に設定することができる。

例えば、タイミング制御部９５は、画素Ｐにおける電荷蓄積時間の長さが閾値以下であれば、スイッチＳＷ１１を選択的にオンさせる制御信号を生成してバイアス回路９３４へ供給する。これにより、電源ノードＮａｖｄｄ及びグランドノードＮｇｎｄ間に流れる電流をＩｃｓ１とすると、Ｉｃｓ１×Ｒ１が中間電圧Ｖ_Ｍとして第１レベルシフタ９３１へ供給される。

タイミング制御部９５は、画素Ｐにおける電荷蓄積時間の長さが閾値をこえていれば、スイッチＳＷ１２を選択的にオンさせる制御信号を生成してバイアス回路９３４へ供給する。これにより、電源ノードＮａｖｄｄ及びグランドノードＮｇｎｄ間に流れる電流をＩｃｓ１とすると、Ｉｃｓ１×（Ｒ１＋Ｒ２）が中間電圧Ｖ_Ｍとして第１レベルシフタ９３１へ供給される。すなわち、電荷蓄積時間が閾値をこえたことに応じて、中間電圧Ｖ_ＭのレベルがＩｃｓ１×Ｒ１からＩｃｓ１×（Ｒ１＋Ｒ２）へ上昇され得る。

次に第１実施形態に係る固体撮像装置の動作について図６を用いて説明する。図６（ａ）〜図６（ｈ）は、転送トランジスタＴｄ及びリセットトランジスタＴｃを含む断面の構成を模式的に示した図である。図６（ａ’）〜図６（ｈ’）は、図６（ａ）〜図６（ｈ）の断面におけるポテンシャル構造を示す図である。図６（ａ’）〜図６（ｈ’）は、横軸が位置を示し、縦軸が電位のレベルを示す。図６（ａ’）〜図６（ｈ’）では、下側に電位が高くなるように示されている。電荷が電子である場合、電位が高くなる方向が電荷に対して安定な方向となる。

電源ラインＰＬの電位であるリセット電源電圧Ｖ_ＤＲＮの電位がＨレベルに設定された状態で、リセットトランジスタＴｃは、浮遊拡散領域ＦＤの電位をＨレベル（増幅トランジスタＴｂがオンするような電位）に設定することにより画素Ｐを選択状態にすることができる。リセット電源電圧Ｖ_ＤＲＮの電位がＬレベルに設定された状態で、リセットトランジスタＴｃは、浮遊拡散領域ＦＤの電位をＬレベル（増幅トランジスタＴｂがオフするような電位）に設定することにより画素Ｐを非選択状態にすることができる。

例えば、図６（ａ）及び図６（ａ’）に示すように、リセット電源電圧Ｖ_ＤＲＮの電位がＨレベル（ＶＤＤｒｓｔ）に設定された状態で転送トランジスタＴｄ及びリセットトランジスタＴｃがともにオンされると、光電変換領域ＰＤの残留電荷がリセット電源電圧Ｖ_ＤＲＮへ排出される。図６（ａ’）では、光電変換領域ＰＤの残留電荷がリセット電源電圧Ｖ_ＤＲＮへ排出される様子を実線の矢印で示している。そして、転送トランジスタＴｄがオフされると、光電変換領域ＰＤで電荷蓄積動作が開始される。光電変換領域ＰＤは、信号電荷を蓄積し始める。

図６（ｂ）及び図６（ｂ’）に示すように、リセット電源電圧Ｖ_ＤＲＮの電位がＬレベルに設定された状態で転送トランジスタＴｄをオフに維持しながらリセットトランジスタＴｃがオンされると、浮遊拡散領域ＦＤがＬレベル（増幅トランジスタＴｂがオフするような電位）にリセットされる。すなわち、画素Ｐが非選択状態に設定される。

例えば、図６（ｈ）及び図６（ｈ’）に示すように、リセット動作の完了に応じてリセットトランジスタＴｃがオフされると、浮遊拡散領域ＦＤに暗電流成分の電荷が発生することがある。このとき、光電変換領域ＰＤによる電荷蓄積動作が継続されているが、浮遊拡散領域ＦＤにおける暗電流成分の電荷は、リセットトランジスタＴｃのチャネル領域における電位障壁に阻まれているので、矢印で示すように光電変換領域ＰＤへ侵入し得る。これにより、光電変換領域ＰＤで蓄積している信号電荷に暗電流成分の電荷が混入し得るので、画素Ｐから出力される信号に暗電流ノイズが含まれ得るため、固体撮像装置１００の画像信号に応じた画像の画質が劣化する可能性がある。

そこで、本実施形態では、各画素Ｐにおいて、リセットトランジスタＴｃをオフさせる代わりに、リセットトランジスタTcのゲートに中間電圧V_Mに応じたＭＬレベルを出力することでリセットトランジスタTcをハーフオンさせる。リセットトランジスタTcをハーフオンさせることで、電荷（電子）に対してリセットトランジスタＴｃのチャネル領域における電位障壁を低くし（電位的に高くし）暗電流成分の電荷がリセット電源電圧Ｖ_ＤＲＮ側へ排出され得るようにする。

具体的には、図６（ｃ）及び図６（ｃ’）に示すように、リセット動作の完了に応じてリセットトランジスタTcのゲートに中間電圧V_Mに応じたＭＬレベル（図７に示すタイミングｔ７〜ｔ９における制御信号φＲＳＴのＭＬレベル）を出力することでリセットトランジスタＴｃをハーフオンさせ、電荷（電子）に対してリセットトランジスタＴｃのチャネル領域における電位障壁を図６（ｈ’）に比べて低くする。固体撮像装置１００は、各画素ＰのリセットトランジスタＴｃをオン状態とハーフオン状態との間で制御できるように構成されている。

画素Ｐにおいて、リセットトランジスタＴｃは、ＭＬレベルの制御信号φＲＳＴがゲートに供給された際にハーフオンする。例えば、リセット電源電圧Ｖ_ＤＲＮがＨレベルに設定されている場合、リセットトランジスタＴｃがハーフオンしても、リセットトランジスタＴｃのチャネル領域の電位障壁は下がるがチャネル領域にチャネルがほとんど形成されない。これにより、浮遊拡散領域ＦＤの電位はＨレベルまで上がらずに、増幅トランジスタＴｂがオフする電位に維持される。

図６（ｃ）及び図６（ｃ’）に戻って、リセット動作の完了に応じてリセットトランジスタＴｃがハーフオンされると、転送トランジスタＴｄのチャネル領域における電位障壁に比べて、リセットトランジスタＴｃのチャネル領域における電位障壁が低くなっている。これにより、図６（ｃ’）に実線の矢印で示すように、浮遊拡散領域ＦＤで発生した暗電流成分の電荷は、容易に、リセット電源電圧Ｖ_ＤＲＮ側へ排出される。

図６（ｄ）及び図６（ｄ’）に示すように、リセット電源電圧Ｖ_ＤＲＮの電位がＨレベル（ＶＤＤｒｓｔ）に設定された状態で転送トランジスタＴｄをオフに維持しながらリセットトランジスタＴｃがオンされると、浮遊拡散領域ＦＤがＨレベル（増幅トランジスタＴｂがオンするような電位）にリセットされる。すなわち、画素Ｐが選択状態に設定される。

図６（ｅ）及び図６（ｅ’）に示すように、浮遊拡散領域ＦＤのリセット動作の完了に応じてリセットトランジスタＴｃがオン状態からハーフオン状態に戻される。リセットトランジスタＴｃがハーフオンされた状態で転送トランジスタＴｄがオンされると、光電変換領域ＰＤの電荷が浮遊拡散領域ＦＤへ転送される。浮遊拡散領域ＦＤの電圧は、信号電荷に応じたレベルになる。そして、増幅トランジスタＴｂは、浮遊拡散領域ＦＤの電圧に応じた信号を信号線ＳＬへ出力する。

図６（ｆ）及び図６（ｆ’）に示すように、転送動作の完了に応じて転送トランジスタＴｄがオフされる。リセット電源電圧Ｖ_ＤＲＮの電位がＬレベルに設定された状態で転送トランジスタＴｄをオフに維持しながらリセットトランジスタＴｃがオンされると、浮遊拡散領域ＦＤがＬレベル（増幅トランジスタＴｂがオフするような電位）にリセットされる。すなわち、画素Ｐが再び非選択状態に設定される。

図６（ｇ）及び図６（ｇ’）に示すように、リセット動作の完了に応じてリセットトランジスタＴｃがハーフオンされると、転送トランジスタＴｄのチャネル領域における電位障壁に比べて、リセットトランジスタＴｃのチャネル領域における電位障壁が低くなっている。これにより、図６（ｇ）においても、浮遊拡散領域ＦＤで発生した暗電流成分の電荷は、容易に、リセット電源電圧Ｖ_ＤＲＮ側へ排出される。

次に、画素Ｐの動作について図７を用いてさらに詳細に説明する。図７は、画素Ｐの動作を示す波形図である。

タイミングｔ１において、リセット電源電圧Ｖ_ＤＲＮの電位がＨレベル（ＶＤＤｒｓｔ）に設定された状態で、制御信号φＲＳＴと制御信号φＲＥＡＤとがいずれもＨレベルになる。これにより、転送トランジスタＴｄ及びリセットトランジスタＴｃがともにオンされ、光電変換領域ＰＤの残留電荷がリセット電源電圧Ｖ_ＤＲＮへ排出される。浮遊拡散領域ＦＤの電位は、ＬレベルからＨレベルへ引き上げられる。

タイミングｔ２において、制御信号φＲＥＡＤがＬレベルになる。これにより、転送トランジスタＴｄがオフする。

タイミングｔ３において、制御信号φＲＳＴがＭＬレベルになる。これにより、リセットトランジスタＴｃは、オン状態からハーフオン状態へ遷移する。

タイミングｔ４において、制御信号φＲＥＡＤがＨレベルになる。これにより、転送トランジスタＴｄがオンされ、光電変換領域ＰＤの残留電荷が浮遊拡散領域ＦＤへ排出される。

タイミングｔ５において、制御信号φＲＥＡＤがＬレベルになる。これにより、転送トランジスタＴｄがオフする。

タイミングｔ６において、リセット電源電圧Ｖ_ＤＲＮの電位がＬレベルに設定されるとともに、制御信号φＲＳＴがＨレベルになる。これにより、リセットトランジスタＴｃがオンされ、浮遊拡散領域ＦＤがＬレベル（増幅トランジスタＴｂがオフするような電位）に設定される。すなわち、画素Ｐが非選択状態に設定される。

タイミングｔ７において、制御信号φＲＳＴがＭＬレベルになる。これにより、リセットトランジスタＴｃは、オン状態からハーフオン状態へ遷移する。

タイミングｔ８において、リセット電源電圧Ｖ_ＤＲＮの電位がＬレベルからＨレベル（ＶＤＤｒｓｔ）に戻る。

タイミングｔ９において、制御信号φＲＳＴがＨレベルになる。これにより、リセットトランジスタＴｃがオンされ、浮遊拡散領域ＦＤがＨレベル（増幅トランジスタＴｂがオンするような電位）にリセットされる。すなわち、画素Ｐが選択状態に設定される。

タイミングｔ１０において、制御信号φＲＳＴがＭＬレベルになる。これにより、リセットトランジスタＴｃは、オン状態からハーフオン状態へ遷移する。

タイミングｔ１１において、制御信号φＲＥＡＤがＨレベルになる。これにより、転送トランジスタＴｄがオンされ、光電変換領域ＰＤ（フォトダイオード）の電荷が浮遊拡散領域ＦＤへ転送される。浮遊拡散領域ＦＤの電圧は、信号電荷に応じてＨレベルから低下したレベルになる。そして、増幅トランジスタＴｂは、浮遊拡散領域ＦＤの電圧に応じた信号を信号線ＳＬへ出力する。

タイミングｔ１２において、制御信号φＲＥＡＤがＬレベルになる。これにより、転送トランジスタＴｄがオフされ、光電変換領域ＰＤから浮遊拡散領域ＦＤへの電荷の転送動作が完了する。

タイミングｔ１３において、リセット電源電圧Ｖ_ＤＲＮの電位がＬレベルに設定されるとともに、制御信号φＲＳＴがＨレベルになる。これにより、リセットトランジスタＴｃがオンされ、浮遊拡散領域ＦＤがＬレベル（増幅トランジスタＴｂがオフするような電位）に設定される。すなわち、画素Ｐが再び非選択状態に設定される。

タイミングｔ１４において、制御信号φＲＳＴがＭＬレベルになる。これにより、リセットトランジスタＴｃは、オン状態からハーフオン状態へ遷移する。

タイミングｔ１５において、リセット電源電圧Ｖ_ＤＲＮの電位がＬレベルからＨレベル（ＶＤＤｒｓｔ）に戻る。

以上のように、第１の実施形態では、固体撮像装置１００において、電位生成部９３３がグランド電圧ＧＮＤと電源電圧ＶＤＤｒｓｔとの中間電圧Ｖ_Ｍを生成して第１レベルシフタ９３１の接地側端子へ供給する。第１レベルシフタ９３１は、ローデコーダ９４から受けた制御信号φＲＳＴ’のＨレベルを電源電圧ＶＤＤｒｓｔに応じたＨレベルに調整し、制御信号φＲＳＴ’のＬレベルを中間電圧Ｖ_Ｍに応じたＭＬレベルに調整して制御信号φＲＳＴを生成する。これにより、リセットトランジスタＴｃをオフさせる代わりにハーフオンさせるので、リセットトランジスタＴｃをオフさせる場合に比べてリセットトランジスタＴｃのチャネル領域における電位障壁を低くでき、暗電流成分の電荷がリセット電源電圧Ｖ_ＤＲＮ側へ排出されやすくなる。この結果、光電変換領域ＰＤで蓄積している信号電荷への暗電流成分の電荷の混入を抑制できるので、画素Ｐから出力される信号における暗電流ノイズを低減できる。したがって、固体撮像装置１００の画像信号に応じた画像の画質を向上できる。

あるいは、図８に示すように、ドライバ９３ｉにおいて、電位生成部９３３ｉは、バイアス回路９３４（図７参照）を含む代わりに、デジタル回路用の電源電圧ＤＶＤＤが供給される電源ノードＮｄｖｄｄを含んでもよい。図８は、ドライバ９３ｉの構成を示す回路図である。例えば、デジタル回路で複数種類の電源電圧が存在する場合、グランド電圧ＧＮＤと電源電圧ＶＤＤｒｓｔとの中点の電位（ＧＮＤ＋ＶＤＤｒｓｔ）／２よりグランド電圧ＧＮＤに近い電位を有する電源電圧ＤＶＤＤを用いることができる。すなわち、電位生成部９３３ｉは、電源電圧ＤＶＤＤをそのまま中間電圧Ｖ_Ｍとすることができる。この場合、中間電圧Ｖ_Ｍは、浮遊拡散領域ＦＤに設定された際に増幅トランジスタＴｂがオフするレベルである。中間電圧Ｖ_Ｍは、例えば、１．２Ｖ程度である。

あるいは、図９に示すように、ドライバ９３ｊは、各画素ＰのリセットトランジスタＴｃのゲートに加えてドレインにもＭＬレベルを供給可能なように構成されていてもよい。図９は、ドライバ９３ｊの構成を示す回路図である。例えば、第２レベルシフタ９３２ｊの接地側端子は、グランド電圧ＧＮＤ（図３参照）に接続される代わりに、電位生成部９３３に接続され、中間電圧ＶＭを受ける。第２レベルシフタ９３２ｊは、リセット電源電圧Ｖ_ＤＲＮ’のＨレベルを電源電圧ＶＤＤｒｓｔに応じたＨレベル（第３電圧）とし、リセット電源電圧Ｖ_ＤＲＮ’のＬレベルを中間電圧Ｖ_Ｍに応じたＭＬレベル（第４電圧）とすることでリセット電源電圧Ｖ_ＤＲＮのレベルを調整する。すなわち、第２レベルシフタ９３２は、リセット電源電圧Ｖ_ＤＲＮのレベルをＨレベルとＭＬレベルとの間で遷移させる。Ｈレベルは、アナログ回路用の電源電圧ＡＶＤＤに応じたレベルであり、例えば、アナログ回路用の電源電圧ＡＶＤＤを用いて画素Ｐのリセット動作用に調整された電源電圧ＶＤＤｒｓｔであり、浮遊拡散領域ＦＤに設定された場合に増幅トランジスタＴｂがオンする電位である。リセット電源電圧Ｖ_ＤＲＮのＨレベルは、制御信号φＲＳＴのＨレベルと均等なレベルとすることができる。ＭＬレベルは、例えば、中間電圧Ｖ_Ｍに対応したレベルあり、浮遊拡散領域ＦＤに設定された場合に増幅トランジスタＴｂがオフするレベルである。リセット電源電圧Ｖ_ＤＲＮのＭＬレベル（第４電圧）は、制御信号φＲＳＴのＭＬレベル（第２電圧）と均等なレベルであってもよいし異なるレベルであってもよい。

このとき、図１０及び図１１に示すように、リセット電源電圧Ｖ_ＤＲＮの電位がＬレベルに代えてＭＬレベルに設定され、それに応じて、画素ＰのリセットトランジスタＴｃは、浮遊拡散領域ＦＤの電位をＬレベルに代えてＭＬレベルに設定する。

例えば、図１０（ｂ）及び図１０（ｂ’）に示すように、第２レベルシフタ９３２ｊによりリセット電源電圧Ｖ_ＤＲＮの電位がＭＬレベル（図１１に示すタイミングｔ６’〜ｔ８’におけるリセット電源電圧Ｖ_ＤＲＮのＭＬレベル）に設定されリセットトランジスタＴｃのドレインに制御ラインＣＬ経由でＭＬレベルが供給された状態で、転送トランジスタＴｄをオフに維持しながらリセットトランジスタＴｃがオンされる。これにより、浮遊拡散領域ＦＤがＭＬレベル（増幅トランジスタＴｂがオフするような電位）に設定される。すなわち、画素Ｐが非選択状態に設定される。このとき、浮遊拡散領域ＦＤへ供給された電荷量が図６（ｂ’）に比べて少なく（電位的に高く）なっているので、浮遊拡散領域ＦＤから光電変換領域ＰＤへの電荷の逆流の抑制が容易である。また、リセットトランジスタＴｃのドレイン側の電位レベル（電源ラインＰＬからリセットトランジスタＴｃのドレインに供給されるリセット電源電圧Ｖ_ＤＲＮの電位の電位レベル）を見ると、図６（ｂ’）に示すＬレベル状態から図６（ｃ’）に示すＨレベル状態へ移行する場合に比べて、図１０（ｂ’）に示すＭＬレベル状態から図１０（ｃ’）に示すＨレベル状態へ移行する場合に、遷移するためのレベル差が少ない（すなわち、｜Ｈレベル−ＭＬレベル｜＜｜Ｈレベル−Ｌレベル｜である）ため、リセット電源電圧Ｖ_ＤＲＮの電位の遷移時間を短縮できる。これにより、暗電流成分の電荷の浮遊拡散領域ＦＤからリセット電源電圧Ｖ_ＤＲＮ側への排出を、早いタイミングから実現可能である。

また、図１１に示すタイミングｔ６’において、リセット電源電圧Ｖ_ＤＲＮの電位がＭＬレベルに設定されるとともに、制御信号φＲＳＴがＨレベルになる。これにより、リセットトランジスタＴｃがオンされ、浮遊拡散領域ＦＤがＭＬレベル（増幅トランジスタＴｂがオフするような電位）に設定される。すなわち、画素Ｐが非選択状態に設定される。タイミングｔ８’において、リセット電源電圧Ｖ_ＤＲＮの電位がＭＬレベルからＨレベル（ＶＤＤｒｓｔ）に戻る。タイミングｔ１３’において、リセット電源電圧Ｖ_ＤＲＮの電位がＭＬレベルに設定されるとともに、制御信号φＲＳＴがＨレベルになる。これにより、リセットトランジスタＴｃがオンされ、浮遊拡散領域ＦＤがＭＬレベル（増幅トランジスタＴｂがオフするような電位）にリセットされる。すなわち、画素Ｐが再び非選択状態に設定される。タイミングｔ１５’において、リセット電源電圧Ｖ_ＤＲＮの電位がＭＬレベルからＨレベル（ＶＤＤｒｓｔ）に戻る。

このように、浮遊拡散領域ＦＤがＬレベルに代えてＭＬレベルに設定されると、浮遊拡散領域ＦＤの電位を増幅トランジスタＴｂがオフするような電位に設定する際（例えば、図１１に示すタイミングｔ６’〜ｔ８’，ｔ１３’〜ｔ１５’の期間）における浮遊拡散領域ＦＤから光電変換領域ＰＤへの電荷の逆流を抑制できる。また、浮遊拡散領域ＦＤの電位設定後におけるリセット電源電圧Ｖ_ＤＲＮの電位の遷移時間を短縮できる。これにより、暗電流成分の電荷の浮遊拡散領域ＦＤからリセット電源電圧Ｖ_ＤＲＮ側への排出を、早いタイミングから実現可能である。

なお、図９では、電位生成部９３３が第１レベルシフタ９３１及び第２レベルシフタ９３２ｊで共通化されている場合について例示されているが、電位生成部９３３は第１レベルシフタ９３１及び第２レベルシフタ９３２ｊに対して個別に設けられていてもよい。

（第２の実施形態）
次に、第２の実施形態にかかる固体撮像装置１００について説明する。以下では、第１の実施形態と異なる部分を中心に説明する。

第１の実施形態では、第１レベルシフタ９３１が制御信号φＲＳＴのレベルをＨレベルとＭＬレベルとの間で遷移させ、各画素ＰのリセットトランジスタＴｃは、オン状態とハーフオン状態との間で遷移している。この場合、図６（ｅ）及び図６（ｅ’）に示されるように、信号読み出し時に光電変換領域ＰＤから浮遊拡散領域ＦＤへ転送可能な電荷量がＭＬレベルにより制限され得る。

それに対して、第２の実施形態では、第１レベルシフタ９３１が制御信号φＲＳＴのレベルをＨレベルとＭＬレベルとＬレベルとの間で遷移させ、各画素ＰのリセットトランジスタＴｃは、オン状態とハーフオン状態とオフ状態との間で遷移させる。これにより、信号読み出し時にリセットトランジスタＴｃをオフ状態にして、光電変換領域ＰＤから浮遊拡散領域ＦＤへ転送可能な電荷量の確保を図る。

具体的には、図１２に示すように、ドライバ９３ｋにおいて、電位生成部９３３ｋは、スイッチＳＷ１，ＳＷ２及びグランドノードＮｇｎｄ２を有する。図１２は、ドライバ９３ｋの構成を示す図である。スイッチＳＷ１は、一端が第１レベルシフタ９３１に電気的に接続され、他端がバイアス回路９３４に電気的に接続されている。スイッチＳＷ２は、一端が第１レベルシフタ９３１に電気的に接続され、他端がグランドノードＮｇｎｄ２に電気的に接続されている。グランドノードＮｇｎｄ２は、グランド電圧ＧＮＤが供給される。

また、画素Ｐの動作が、図１３に示すように、以下の点で第１の実施形態と異なる。図１３は、画素Ｐの動作を示す波形図である。

タイミングｔ２９の直前において、制御信号φＳＷ１がＨレベルに維持され、制御信号φＳＷ２がＬレベルに維持されている。これにより、スイッチＳＷ１がオン状態に維持されているとともにスイッチＳＷ２がオフ状態に維持されており、バイアス回路９３４が第１レベルシフタ９３１に電気的に接続されており、制御信号φＲＳＴがＭＬレベルになっている。

タイミングｔ２９において、制御信号φＳＷ１がＬレベルになり、制御信号φＳＷ２がＨレベルになる。これにより、スイッチＳＷ１がオフするとともにスイッチＳＷ２がオンし、グランドノードＮｇｎｄ２が第１レベルシフタ９３１に電気的に接続される。また、制御信号φＲＳＴがＨレベルになる。これにより、リセットトランジスタＴｃがオンされ、浮遊拡散領域ＦＤがＨレベル（増幅トランジスタＴｂがオンするような電位）にリセットされる。すなわち、画素Ｐが選択状態に設定される。

タイミングｔ３０において、制御信号φＲＳＴがＬレベル（ＧＮＤレベル）になる。これにより、リセットトランジスタＴｃは、オン状態からオフ状態へ遷移する。

タイミングｔ３１において、制御信号φＲＥＡＤがＨレベルになる。これにより、転送トランジスタＴｄがオンされ、光電変換領域ＰＤの電荷が浮遊拡散領域ＦＤへ転送される。このとき、リセットトランジスタＴｃがオフ状態になっているので、光電変換領域ＰＤから浮遊拡散領域ＦＤへ転送可能な電荷量が確保されている。浮遊拡散領域ＦＤの電圧は、信号電荷に応じてＨレベルから低下したレベルになる。そして、増幅トランジスタＴｂは、浮遊拡散領域ＦＤの電圧に応じた信号を信号線ＳＬへ出力する。

タイミングｔ３２において、制御信号φＲＥＡＤがＬレベルになる。これにより、転送トランジスタＴｄがオフされ、光電変換領域ＰＤから浮遊拡散領域ＦＤへの電荷の転送動作が完了する。

タイミングｔ３３において、制御信号φＳＷ１がＨレベルになり、制御信号φＳＷ２がＬレベルになる。これにより、スイッチＳＷ１がオンするとともにスイッチＳＷ２がオフし、バイアス回路９３４が第１レベルシフタ９３１に電気的に接続される。リセット電源ＤＲＮの電位がＭＬレベルに設定されるとともに、制御信号φＲＳＴがＨレベルになる。これにより、リセットトランジスタＴｃがオンされ、浮遊拡散領域ＦＤがＭＬレベル（増幅トランジスタＴｂがオフするような電位）に設定される。すなわち、画素Ｐが再び非選択状態に設定される。

タイミングｔ３４において、制御信号φＲＳＴがＭＬレベルになる。これにより、リセットトランジスタＴｃは、オン状態からハーフオン状態へ遷移する。

タイミングｔ３５において、リセット電源ＤＲＮの電位がＬレベルからＨレベル（ＶＤＤｒｓｔ）に戻る。

以上のように、第２の実施形態では、固体撮像装置１００において、電位生成部９３３が信号読み出し時に中間電圧Ｖ_Ｍに代えて接地電圧を第１レベルシフタ９３１の接地側端子へ供給する。第１レベルシフタ９３１は、信号読み出し時に、ローデコーダ９４から受けた制御信号φＲＳＴ’のＨレベルを電源電圧ＶＤＤｒｓｔに応じたＨレベルに調整し、制御信号φＲＳＴ’のＬレベルを接地電圧に応じたＬレベルに調整して制御信号φＲＳＴを生成する。これにより、信号読み出し時にリセットトランジスタＴｃをハーフオンさせずにオフさせるので、光電変換領域ＰＤから浮遊拡散領域ＦＤへ転送可能な電荷量の確保を図ることができ、信号のダイナミックレンジを拡大できる。すなわち、電荷蓄積時にリセットトランジスタＴｃをオフさせる代わりにハーフオンさせ、信号読み出し時にリセットトランジスタＴｃをハーフオンさせずにオフさせるので、電荷蓄積時における暗電流成分の蓄積電荷への混入を抑制しながら信号読み出し時における信号のダイナミックレンジ拡大を実現できる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

９３，９３ｉ，９３ｊ，９３ｋ ドライバ、９４ ローデコーダ、９５ タイミング制御部、１００ 固体撮像装置、９３１ 第１レベルシフタ、９３２，９３２ｊ 第２レベルシフタ、９３３，９３３ｉ，９３３ｋ 電位生成部、Ｐ 画素、ＰＤ 光電変換領域、ＦＤ 浮遊拡散領域、Ｔｂ 増幅トランジスタ、Ｔｃ リセットトランジスタ、Ｔｄ 転送トランジスタ。

Claims (5)

1. 光電変換領域及び浮遊拡散領域を含む転送トランジスタと、
   前記浮遊拡散領域及び電源線に電気的に接続された不純物領域を含むリセットトランジスタと、
   電源電圧に基づく第１電圧と接地電圧との間の第２電圧を生成する生成部と、
   前記第１電圧又は前記第２電圧を前記リセットトランジスタのゲートに出力する第１電圧出力回路と、
   を備えた固体撮像装置。
2. 電源電圧に基づく第３電圧又は、前記生成部により生成された第４電圧であり前記第３電圧と接地電圧との間の前記第４電圧を、前記電源線を介して前記不純物領域に出力する第２電圧出力回路をさらに備えた
   請求項１に記載の固体撮像装置。
3. 前記生成部は、前記電源電圧を抵抗分圧して前記第２電圧を生成する
   請求項１又は２に記載の固体撮像装置。
4. 前記生成部は、
   前記電源電圧と接地電位との間に接続された第１の抵抗素子と、
   前記電源電圧と前記第１の抵抗素子との間に接続された第２の抵抗素子と、
   出力端子が反転入力端子及び前記第１電圧出力回路に接続されたアンプと、
   前記第１の抵抗素子及び前記第２の抵抗素子の間のノードを前記アンプの非反転入力端子に接続する第１のスイッチと、
   を有する
   請求項３に記載の固体撮像装置。
5. 前記生成部は、
   前記電源電圧と前記第２の抵抗素子との間に接続された第３の抵抗素子と、
   前記第２の抵抗素子及び前記第３の抵抗素子の間のノードを前記アンプの非反転入力端子に接続する第２のスイッチと、
   をさらに有する
   請求項４に記載の固体撮像装置。

Images