JP2016100819A - 撮像装置、その制御方法及び撮像システム - Google Patents
撮像装置、その制御方法及び撮像システム Download PDFInfo
- Publication number
- JP2016100819A JP2016100819A JP2014237748A JP2014237748A JP2016100819A JP 2016100819 A JP2016100819 A JP 2016100819A JP 2014237748 A JP2014237748 A JP 2014237748A JP 2014237748 A JP2014237748 A JP 2014237748A JP 2016100819 A JP2016100819 A JP 2016100819A
- Authority
- JP
- Japan
- Prior art keywords
- period
- voltage
- transfer transistor
- floating diffusion
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】残像及び光シェーディングが低減された撮像装置を提供する。【解決手段】入射された光量に応じた電荷を生成する光電変換部と、浮遊拡散領域と、光電変換部と浮遊拡散領域との間の電気的接続を制御する転送トランジスタと、浮遊拡散領域と基準電圧を供給する電源との間の電気的接続を制御するリセットトランジスタとを有し、第1の期間の開始から終了にわたって、転送トランジスタをオンに制御し、第1の期間の終了の後の第2の期間の開始から終了にわたって、転送トランジスタをオフに制御し、第2の期間の終了の後の第3の期間の開始から終了にわたって転送トランジスタをオンに制御し、第1の期間の開始から第3の期間の終了までの期間にわたって、リセットトランジスタをオンに制御する。【選択図】図2
Description
本発明は、撮像装置、その制御方法及び撮像システムに関する。
特許文献1には、画素の光電変換部2のリセット時に、光電変換部2から読み出し部5への転送を2回行うことにより、光電変換部2への電荷の残留による残像を低減した撮像装置が開示されている。この撮像装置の読み出し方法では、1回目の転送の走査が終了する前に2回目の転送の走査を開始することで、リセット動作の間隔が短縮され、残像が低減する旨が特許文献1に記載されている。
電荷の残留により生じ得る残像は被写体が高輝度の場合により顕著である。このような場合、残像の低減が不十分となる場合がある。そのため、残像をさらに低減することが望まれる。また、同様の原因により生じうる光シェーディングの低減も望まれる。
そこで本発明は、フォトダイオードから浮遊拡散領域への電荷の転送効率を向上させることにより、残像及び光シェーディングをさらに低減することを目的とする。
本発明の一側面によれば、入射された光量に応じた電荷を生成する光電変換部と、浮遊拡散領域と、光電変換部と浮遊拡散領域との間の電気的接続を制御する転送トランジスタと、浮遊拡散領域と基準電圧を供給する電源との間の電気的接続を制御するリセットトランジスタと、転送トランジスタ及びリセットトランジスタをオン又はオフに制御する制御部とを有し、制御部は、第1の期間の開始から終了にわたって、転送トランジスタをオンとする第1の電圧を、転送トランジスタの制御電極に出力し、第1の期間の終了の後の第2の期間の開始から終了にわたって、転送トランジスタをオフとする第2の電圧を転送トランジスタの制御電極に出力し、第2の期間の終了の後の第3の期間の開始から終了にわたって、第1の電圧を転送トランジスタの制御電極に出力し、第1の期間の開始から第3の期間の終了までの期間にわたって、リセットトランジスタをオンとする第3の電圧を、リセットトランジスタの制御電極に出力することを特徴とする撮像装置が提供される。
フォトダイオードから浮遊拡散領域への電荷の転送効率を向上させることにより、残像及び光シェーディングが低減された撮像装置を提供する。
以下に本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る撮像装置の回路図である。本実施形態の撮像装置は、画素部1、垂直走査回路2及び周辺回路部5を有するCMOS(Complementary Metal Oxide Semiconductor)エリアセンサである。画素部1、垂直走査回路2及び周辺回路部5は典型的にはシリコンなどの半導体基板上に形成される。画素部1は、行列状に配置された単位画素3を有する。各列の単位画素3から出力される信号は列信号線6を介して周辺回路部5に列ごとに入力される。周辺回路部5は、リセット電位用水平信号線7、輝度電位用水平信号線8、列読み出し回路9、輝度電位出力回路BV、リセット電位出力回路BRを有する。
図1は、本発明の第1の実施形態に係る撮像装置の回路図である。本実施形態の撮像装置は、画素部1、垂直走査回路2及び周辺回路部5を有するCMOS(Complementary Metal Oxide Semiconductor)エリアセンサである。画素部1、垂直走査回路2及び周辺回路部5は典型的にはシリコンなどの半導体基板上に形成される。画素部1は、行列状に配置された単位画素3を有する。各列の単位画素3から出力される信号は列信号線6を介して周辺回路部5に列ごとに入力される。周辺回路部5は、リセット電位用水平信号線7、輝度電位用水平信号線8、列読み出し回路9、輝度電位出力回路BV、リセット電位出力回路BRを有する。
垂直走査回路2は、画素部1の行ごとに設けられた信号線を介して各単位画素3に制御信号を送信する制御部である。単位画素3は、複数のフォトダイオードD1、D2、複数の転送トランジスタM11、M12、リセットトランジスタM21、増幅トランジスタM31、選択トランジスタM41及び増幅トランジスタM31のゲートと接続された浮遊拡散領域FDを有する。なお、以下の説明では各トランジスタはn型のMOSトランジスタであるものとするが、これに限定されない。例えばMOSトランジスタはp型であってもよい。
フォトダイオードD1、D2は、光電変換により、入射された光量に応じた電荷を生成して蓄積する光電変換部である。単位画素3に含まれる2行分のフォトダイオードD1、D2は、リセットトランジスタM21、増幅トランジスタM31及び選択トランジスタM41を共有している。換言すると、単位画素3は2つの画素を共有している(以下、この構成を2画素共有と呼ぶ)。第1行のフォトダイオードD1は、転送トランジスタM11のソースと接続され、第2行のフォトダイオードD2は、転送トランジスタM12のソースと接続される。
なお、図1には、画素部1として2行2列分の画素のみ(すなわち、2つの単位画素3のみ)が示されている。しかしながら、これは多数の画素のうちの一部を例示したものであり、画素部1は、例えば数千行×数千列の画素を含みうる。ここで、画素部1の行数をM、列数をNとすれば、2画素共有された単位画素3の行及び列の数はM/2、Nとなる。
浮遊拡散領域FDには、転送トランジスタM11、M12のドレイン、リセットトランジスタM21のソースがさらに接続されている。リセットトランジスタM21のドレイン及び増幅トランジスタM31のドレインには、基準電圧となる電源電圧VDDが電源から供給される。すなわち、リセットトランジスタM21は、電源電圧VDDを供給する電源と浮遊拡散領域FDとの電気的接続を制御するトランジスタである。増幅トランジスタM31のソースは選択トランジスタM41のドレインに接続され、選択トランジスタM41のソースは列信号線6に接続される。
転送トランジスタM11、M12のゲートにはそれぞれ制御信号φTX1、φTX2が入力される。リセットトランジスタM21、選択トランジスタM41のゲートにはそれぞれ制御信号φRES1、φSEL1が入力される。垂直走査回路2は、これらの制御信号を画素部1の行ごとに設けられた信号線を介して各トランジスタに入力させる。なお、これらの制御信号は、ハイレベル又はローレベルの電圧を有する電圧信号である。
列読み出し回路9は、画素からの出力信号を読み出すための回路であり、増幅、信号保持等の機能を有する。列読み出し回路9は画素部1の列ごとに設けられている。以下の列読み出し回路9の説明では特記した場合を除き、1列目(図中の左側)の列読み出し回路9に着目するものとする。
列読み出し回路9は、列電流源Ib、ゲインアンプGA、入力容量素子Ci、フィードバック容量素子Cf及びスイッチSGを有する。列電流源Ibは列信号線6に画素部1からの信号読み出しのための電流を供給する。列信号線6は入力容量素子Ciを介してゲインアンプGAの反転入力端子に接続される。ゲインアンプGAの反転入力端子と出力端子の間にはフィードバック容量素子Cf及びスイッチSGが接続される。フィードバック容量素子CfとスイッチSGは並列接続の関係となっている。ゲインアンプGAの非反転入力端子には基準電位Vrefが入力される。スイッチSGは制御信号φSGによりオン又はオフに制御される。
なお、列読み出し回路9に含まれるスイッチは、例えばMOSトランジスタにより構成され得る。以下の説明では制御信号の電圧がハイレベルのときにスイッチはオン(接続)になり、制御信号の電圧がローレベルのときにスイッチはオフ(非接続)になるものとする。
列読み出し回路9は、さらに、リセット電位入力容量素子CN1、リセット電位保持容量素子CN2、リセット電位アンプAN及びスイッチSN1、SBN、SSN、SN2、SN31を有する。ゲインアンプGAの出力端子はスイッチSN1の一端に接続される。スイッチSN1の他端はリセット電位入力容量素子CN1の一端及びスイッチSBNの一端に接続される。リセット電位入力容量素子CN1の他端はスイッチSSNの一端及びリセット電位アンプANの反転入力端子に接続される。スイッチSBN、SSNの他端はいずれもリセット電位アンプANの出力端子に接続される。リセット電位アンプANの非反転入力端子にはクランプ電位VCAMPが入力される。
スイッチSN2の一端はリセット電位アンプANに接続され、他端はリセット電位保持容量素子CN2の一端及びスイッチSN31の一端と接続される。リセット電位保持容量素子CN2の他端は接地される。スイッチS31の他端はリセット電位用水平信号線7を介してリセット電位出力回路BRの入力端子に接続される。リセット電位出力回路BRの出力端子はリセット信号の出力端子OUTNを構成する。スイッチSN1、SBN、SSN、SN2、SN31は、それぞれ制御信号φSN1、φSBN、φSSN、φSN2、φSN31によりオン又はオフに制御される。
列読み出し回路9は、さらに、輝度電位入力容量素子CP1、輝度電位保持容量素子CP2、輝度電位アンプAP及びスイッチSP1、SBP、SSP、SP2、SP31を有する。これらの素子は上述の回路と同様の接続関係となっており、出力端子は輝度電位用水平信号線8を介して輝度電位出力回路BVの入力端子に接続されている。輝度電位出力回路BVの出力端子は輝度信号の出力端子OUTPを構成する。スイッチSP1、SBP、SSP、SP2、SP31は、それぞれ制御信号φSP1、φSBP、φSSP、φSP2、φSP31によりオン又はオフに制御される。回路構成の詳細な説明は省略する。
列読み出し回路9のスイッチSN31、SP31は、列ごとに異なる制御信号により制御される。これにより、各列からの出力信号は、順次リセット電位用水平信号線7及び輝度電位用水平信号線8に出力される。スイッチSN31、SP31の2番目の引数「1」は列番号を示している。例えば、2列目においては、スイッチSN32、SP32と表記するものとする。スイッチSN32、SP32の制御信号はφSN32、φSP32である。
図2(a)は、単位画素3内の1行目のフォトダイオードD1と転送トランジスタM11の構造を模式的に表した断面図である。図2(a)には、半導体基板11及び半導体基板11上に不図示のゲート絶縁膜を介して形成された、転送トランジスタM11のゲート電極14が図示されている。半導体基板11のp型領域内には、n+型領域である浮遊拡散領域FDと、n型領域であるカソード領域13とが形成される。カソード領域13は半導体基板11のp型領域内に埋め込まれて形成されており、周囲のp型領域をアノードとするフォトダイオードD1を構成する。
転送トランジスタM11の制御電極となるゲート電極14は、カソード領域13と浮遊拡散領域FDとの間のチャンネル領域15の上部に形成される。カソード領域13は転送トランジスタM11のソースであり、浮遊拡散領域FDは転送トランジスタM11のドレインである。浮遊拡散領域FDは、リセットトランジスタM21のソース及び増幅トランジスタM31のゲートに接続される。
図2(b)、図2(c)及び図2(d)は、図2(a)のA−A’線上の静電ポテンシャルφの分布を表す静電ポテンシャル分布図である。静電ポテンシャルφは下方向に向かって大きくなるものとする。図2(b)、図2(c)及び図2(d)は、それぞれ、後述のタイミングチャートの時刻t1、時刻t3の直前、時刻t5の直前の静電ポテンシャルφの分布を表している。カソード領域13とチャンネル領域15の境界近傍には、局所的に静電ポテンシャルφが高い領域である、ポテンシャルポケット16が生じる。図中の符号「−」が付された丸印はフォトダイオードD1で生成された電荷(電子)を示している。
図3は第1の実施形態に係る撮像装置のタイミングチャートである。以下、図3のタイミングチャートを参照して第1の実施形態の撮像装置の駆動方法を説明する。なお、第1の実施形態において、光蓄積期間は20μs(マイクロ秒)、1フレーム期間が10000μsとする。なお、撮像装置には、1000lx(ルクス)以上の高照度の光が照射されているものとする。
本実施形態の撮像装置は、電子シャッタ機能を有する。一般的に、撮像装置が搭載されるデジタルカメラには電子シャッタ機能に加えてメカニカルシャッタが設けられることもある。しかしながら、本タイミングチャートの駆動方法では、カメラにメカニカルシャッタが設けられていないか、又はメカニカルシャッタが設けられていても動作させないものとする。フォトダイオードの蓄積電荷のリセット(電子先幕シャッタ)が終了する時刻t5が光蓄積の開始時刻であり、蓄積電荷の浮遊拡散領域FDへの転送(電子後幕シャッタ)が開始する時刻t15が光蓄積の終了時刻である。すなわち、時刻t5〜t15までの期間が光蓄積期間(20μs)である。
時刻t1は、光蓄積期間に入る直前の時刻である。図2(b)の時刻t1の静電ポテンシャル分布図は、カソード領域13が光電変換により生じた電荷で満たされた状態を表している。前述のように、1フレーム期間が10000μsであり、光蓄積期間が20μsである。また、上述のように、メカニカルシャッタは用いられていない。したがって、フォトダイオードD1には9980(=10000−20)μsの時間、光が照射される。この時間はカソード領域13が電荷で満たされるのに十分な長さである。
また、時刻t1において、制御信号φRES1はハイレベルであり、リセットトランジスタM21はオン状態である。そのため、電源電圧VDDを供給する電源からリセットトランジスタM21を介して浮遊拡散領域FDにサブスレッショルド電流が流れる。リセットトランジスタM21のオン状態は9900μs以上の長い時間継続するので、時刻t1において、浮遊拡散領域FDはVDD近傍の高い電位になっている。ここで、電源電圧VDDは5Vであり、制御信号φRES1、φRES2のハイレベルの電圧は5V、ローレベルの電圧は0Vである。
時刻t2〜t3の期間において、フォトダイオードD1の1回目のリセットが行われる。時刻t2において、制御信号φTX1がハイレベルになり、転送トランジスタM11がオンになる。これにより、画素部1の1行目のフォトダイオードD1に蓄積された電荷が浮遊拡散領域FDに転送される。ここで、制御信号φTX1、φTX2のハイレベルの電圧は5Vであり、ローレベルの電圧は−1Vである。
時刻t3の直前における静電ポテンシャル分布が図2(c)に表されている。ゲート電極14にハイレベルの電圧が入力されているため、チャンネル領域15の電位は高くなっている。この場合でもまた、カソード領域13から浮遊拡散領域FDに転送された電荷により、浮遊拡散領域FDの電位は低くなっている。このとき、カソード領域13とチャンネル領域15の境界近傍にポテンシャルポケット16が存在する。ポテンシャルポケット16は、局所的に電位が高くなっている領域である。そのため、電荷の転送時に、転送される電荷の一部がポテンシャルポケット16に捕獲される場合がある。
時刻t3において、制御信号φTX1がローレベルになり、転送トランジスタM11がオフになる。これにより、フォトダイオードD1の1回目のリセットが終了する。
その後、時刻t4〜t5の期間において、フォトダイオードD1の2回目のリセットが行われる。時刻t4において、制御信号φTX1が再びハイレベルになり、転送トランジスタM11がオンになる。
時刻t5の直前における静電ポテンシャル分布が図2(d)に示されている。転送トランジスタM11をオフからオンにする際の電位の変動により、浮遊拡散領域FDの電位は図2(c)に示された時刻t3直前より高くなる。フォトダイオードD1の1回目のリセットにより、カソード領域13に蓄積された電荷の大部分が既に浮遊拡散領域FDに転送済みであり、2回目のリセットで転送される電荷は少ないためである。浮遊拡散領域FDの電位が高くなることにより、ポテンシャルポケット16の浮遊拡散領域FD側(図中の右側)の障壁が下がり、捕獲された電荷は浮遊拡散領域FDに移動する。したがって、2回のリセットによりカソード領域13の電荷を浮遊拡散領域FDに高い効率で転送することができる。
時刻t5において、制御信号φTX1がローレベルになり、転送トランジスタM11がオフになる。これにより、フォトダイオードD1の2回目のリセットが終了する。これらの2回のフォトダイオードD1のリセット動作により電子先幕シャッタの機能が実現される。
上述のように2回目のフォトダイオードD1のリセット時に転送される電荷は十分に少なくすることが好ましい。フォトダイオードD1の1回目のリセットとフォトダイオードD1の2回目のリセットの間に蓄積される電荷を少なくするため、時刻t2〜t3の期間、時刻t3〜t4の期間及び時刻t5〜t6の期間はいずれも1μs以下とすることが好ましい。これにより、転送効率が向上する。また、これらの期間は0.5μs以下とすることがより好ましい。これにより、転送効率がさらに向上する。
また、フォトダイオードD1の1回目のリセットとフォトダイオードD1の2回目のリセットの間の、転送トランジスタのゲート電位がローレベルとなる時刻t3〜t4の期間は、0.01μs以上とすることが好ましい。その理由は以下のとおりである。時刻t3において、転送トランジスタM11のゲート電極に入力される制御信号TX1がハイレベルからローレベルに変化する。そのため、時刻t3の直後は、制御信号TX1の電位変化の影響により浮遊拡散領域FDの電位が一時的に低下する。浮遊拡散領域FDの電位が時刻t3直前の電位に戻るまでの待機時間を確保するため、時刻t3〜t4の期間は、0.01μs以上とすることが好ましい。以上により、時刻t3〜t4の期間は、0.01μs以上、1μs以下とすることが好ましく、0.01μs以上、0.5μs以下とすることがさらに好ましい。
次に、時刻t6〜t9の期間において、フォトダイオードD2のリセットが行われる。フォトダイオードD1の場合と同様に、2回のリセットが行われる。フォトダイオードD2及び転送トランジスタM12の構造は図2(a)と同様であり、静電ポテンシャルの分布は、図2(b)、図2(c)及び図2(d)と同様である。よって、これらについては詳細な説明を省略する。
時刻t6において、制御信号φTX2がハイレベルになり、転送トランジスタM12がオンになる。これにより、画素部1の2行目のフォトダイオードD2に蓄積された電荷が浮遊拡散領域FDに転送される。時刻t7において、制御信号φTX2がローレベルになり、転送トランジスタM12がオフになる。これにより、1回目のリセットが終了する。
時刻t8において、制御信号φTX2が再びハイレベルになり、転送トランジスタM12がオンになる。時刻t9において、制御信号φTX2がローレベルになり、転送トランジスタM12がオフになる。これにより、2回目のリセットが終了する。
時刻t10において、制御信号φSEL1がハイレベルになり、選択トランジスタM41がオンになる。これにより、画素部1の1行目と2行目が選択され、浮遊拡散領域FDに転送された電荷に応じた電圧信号が列信号線6に出力される状態となる。また、同時刻において、制御信号φSGがハイレベルになり、スイッチSGがオンになる。ゲインアンプGAの反転入力端子と出力端子が接続され、ゲインアンプGAは、基準電位Vrefに対するボルテージフォロア状態になる。
さらに、時刻t10において、制御信号φSSN、φSSPはハイレベルになり、スイッチSSN、SSPはオンとなる。また、同時刻において制御信号φSBN、φSBPはローレベルであるため、スイッチSBN、SBPはオフである。したがって、時刻t10において、リセット電位入力容量素子CN1と輝度電位入力容量素子CP1に信号を書き込むことができる状態(サンプリングモード)になる。
時刻t10において、制御信号φSN1、φSP1がハイレベルになり、スイッチSN1、SP1はオンになる。これにより、基準電位VrefがゲインアンプGAを介して、リセット電位入力容量素子CN1と輝度電位入力容量素子CP1に書き込まれる。
なお、制御信号φSG、φSN1、φSP1、φSBN、φSBP、φSSN、φSSP、φSN2、φSP2、φSN31、φSP31、φSN32、φSP32のハイレベルの電圧は5Vであり、ローレベルの電圧は0Vである。
時刻t11において、制御信号φRES1がローレベルになり、リセットトランジスタM21がオフになる。これにより、浮遊拡散領域FDは電気的に浮遊状態となる。また、制御信号φSN1、φSP1がローレベルになり、スイッチSN1、SP1がオフになる。これにより、リセット電位入力容量素子CN1と輝度電位入力容量素子CP1への基準電位Vrefの書き込みが終了する。
時刻t12において、制御信号φSGがローレベルになり、スイッチSGがオフになる。これにより、ゲインアンプGAの反転入力端子と出力端子の間にフィードバック容量素子Cfが接続された状態となるため、ゲインアンプGAのゲインは(Ci/Cf)となる。
時刻t13において、制御信号φSN1がハイレベルになり、スイッチSN1がオンになる。これにより、浮遊拡散領域FDのリセット電位が、リセット電位入力容量素子CN1に書き込まれ始める。なお、このリセット電位とは、フォトダイオードD1、D2の電荷が浮遊拡散領域FDに転送される前の電位である。時刻t14において、制御信号φSN1がローレベルになり、スイッチSN1がオフになる。これにより、リセット電位入力容量素子CN1への浮遊拡散領域FDのリセット電位の書き込みが終了する。
時刻t15において、制御信号φTX1がハイレベルになり、転送トランジスタM11がオンになる。これにより、時刻t15までの期間にフォトダイオードD1への光照射によって蓄積された電荷が浮遊拡散領域FDに転送される。すなわち、この転送は電子後幕シャッタに相当する。浮遊拡散領域FDの電位は、フォトダイオードD1から転送された電荷量に応じて低下する。また、同時刻において、制御信号φSP1がハイレベルになり、スイッチSP1がオンになる。浮遊拡散領域FDに転送された電荷に応じて低下した電位が、増幅トランジスタM31を介して、輝度電位入力容量素子CP1に書き込まれ始める。
ここで、フォトダイオードD1から浮遊拡散領域FDに転送される電荷は、時刻t5〜t15までの期間に光電効果により生成された電荷である。したがって、時刻t5〜t15の時間がフォトダイオードD1の光蓄積期間(20μs)である。
時刻t16において、制御信号φTX1がローレベルとなり、転送トランジスタM11がオフになる。これにより、フォトダイオードD1への光照射で蓄積された電荷の浮遊拡散領域FDへの転送が終了する。すなわち、時刻t15〜t16が、フォトダイオードD1への光照射によって蓄積された電荷がフォトダイオードD1から浮遊拡散領域FDへ転送される期間である。
時刻t17において、制御信号φSP1がローレベルとなり、スイッチSP1がオフになる。これにより、輝度電位入力容量素子CP1への輝度電位の書き込みが終了する。時刻t18において、制御信号φSBN、φSBPがハイレベルとなり、スイッチSBN、SBPがオンになる。また、制御信号φSSN、φSSPはローレベルとなり、スイッチSSN、SSPはオフになる。これらのスイッチの切り替えにより、リセット電位アンプAN及び輝度電位アンプAPは信号読み出しモードになる。すなわち、リセット電位入力容量素子CN1及び輝度電位入力容量素子CP1に書き込まれた電位が、リセット電位アンプAN及び輝度電位アンプAPからそれぞれ出力される。
時刻t19において、制御信号φSN2がハイレベルとなり、スイッチSN2がオンになる。これにより、リセット電位入力容量素子CN1に書き込まれたリセット電位が、リセット電位アンプANによりリセット電位保持容量素子CN2に書き込まれ始める。同様に、制御信号φSP2がハイレベルとなり、スイッチSP2がオンになる。これにより、輝度電位入力容量素子CP1に書き込まれたフォトダイオードD1の輝度電位が輝度電位アンプAPにより輝度電位保持容量素子CP2に書き込まれ始める。
時刻t20において、制御信号φSN2、φSP2がローレベルになり、リセット電位保持容量素子CN2と輝度電位保持容量素子CP2へのリセット電位と輝度電位の書き込みが終了する。
時刻t21以降、単位画素3では2行目のフォトダイオードD2からの信号読み出しのため、再び浮遊拡散領域FDのリセットが行われる。2行目のフォトダイオードD2からの信号読み出しと1行目の信号出力は並行して行われる。
時刻t21において、制御信号φRES1がハイレベルとなり、リセットトランジスタM21がオンになる。すると、浮遊拡散領域FDは、(VDD−リセットトランジスタM21の閾値電位)の電位にリセットされる。また、制御信号φSBPがローレベルとなり、スイッチSBPがオフになる。これとともに、制御信号φSSPがハイレベルとなり、スイッチSSPがオンになる。これにより、輝度電位アンプAPがサンプリングモードとなり、輝度電位入力容量素子CP1に信号を書き込むことができる状態になる。
これと並行して、時刻t21において、制御信号φSN31、φSP31がハイレベルとなり、スイッチSN31、SP31がオンになる。リセット電位保持容量素子CN2と輝度電位保持容量素子CP2に蓄積された1行1列目のリセット電位と輝度電位が、それぞれリセット電位用水平信号線7と輝度電位用水平信号線8に読み出される。この読み出しの際の電圧ゲインは、輝度電位保持容量素子CP2の容量値をC1、リセット電位用水平信号線7と輝度電位用水平信号線8の有する容量値をC2とした場合に、(C1/(C1+C2))で表される。
リセット電位出力回路BR及び輝度電位出力回路BVは、リセット電位用水平信号線7と輝度電位用水平信号線8を介して入力された1行1列目のリセット電位と輝度電位を、撮像装置の出力端子OUTN、OUTPからそれぞれ出力する。リセット電位と輝度電位は、不図示の出力信号処理部に入力される。出力信号処理部では、輝度電位とリセット電位の差分を取得してリセットノイズ等を除去する相関2重サンプリングが行われる。
以上により、時刻t10〜t21の期間に、1行分の輝度電位とリセット電位の読み出しが行われる。すなわち、この期間が1水平走査期間であり、同様の読み出しが画素の行数分繰り返される。
時刻t22において、制御信号φSN32、φSP32がハイレベルになり、1行2列目のスイッチSN32、SP32がオンになる。これにより、リセット電位保持容量素子CN2と輝度電位保持容量素子CP2に蓄積された1行2列目のリセット電位と輝度電位が、それぞれリセット電位用水平信号線7と輝度電位用水平信号線8に読み出される。1行1列目と同様に、1行2列目のリセット電位と輝度電位が、撮像装置の出力端子OUTN、OUTPから出力される。
時刻t23において、輝度電位とリセット電位の出力が1行目の最終列まで終了する。すなわち、時刻t21〜t23までの期間が、画素部1の1行目の輝度電位とリセット電位の出力期間となる。以下、同様の処理が画素部1内の画素の行数分繰り返される。
上述のようにフォトダイオードD1、D2から浮遊拡散領域FDへの電荷の転送効率が不十分な場合、光蓄積期間以外の期間にフォトダイオードD1、D2に蓄積された電荷がフォトダイオードのリセットにおいて完全に排出されないことがある。このような場合、光蓄積期間に蓄積される電荷に対し光蓄積期間以外の期間に蓄積された電荷が混入するため、残像及び光シェーディングの原因になり得る。図2(a)〜図2(d)を参照して説明した理由により、フォトダイオードD1、D2のリセット時に、浮遊拡散領域FDの電位(VFD: Voltage of Floating Diffusion)を高くするほど転送効率が向上する。したがって、VFDを高くすることにより、残像及び光シェーディングが低減され得る。
時刻t1〜t5の期間において、制御信号φTX1、φRES1の動作タイミングを4通りに変化させた場合のVFDの時間変化が図4(a)〜図4(d)に示されている。図4(a)〜図4(d)における時刻t1〜t5は図2及び図3の時刻t1〜t5に対応するものである。すなわち、時刻t1において、フォトダイオードD1のカソード領域13は電荷で満たされており、時刻t1〜t5の期間にこの電荷を浮遊拡散領域FDに転送するリセットが行われる。なお、これらのVFDの時間変化は、回路シミュレーションにより算出することができる。
図4(a)は、図3の一部を抜き出したタイミングチャートと浮遊拡散領域FDの電位のグラフである。すなわち、制御信号φTX1は時刻t2〜t3の期間及び時刻t4〜t5の期間においてハイレベルであり、その他の期間はローレベルである。また、制御信号φRES1は時刻t1〜t5の間は常にハイレベルである。
時刻t1において、電源電圧VDDを供給する電源からリセットトランジスタM21を介して浮遊拡散領域FDにサブスレッショルド電流が流れている。したがって、時刻t2以前の期間においては、時間の経過とともに少しずつVFDが上昇する。
時刻t2において、制御信号φTX1がハイレベルになり、転送トランジスタM11がオフからオンになる。この際の電位の変動によって一時的にVFDが高くなる。しかしながら、転送トランジスタM11がオンになるとフォトダイオードD1のカソード領域13から電荷が浮遊拡散領域FDに転送されるため、時刻t2の直後にVFDは低下する。リセットトランジスタM21はオンであるため、浮遊拡散領域FDに転送された電荷の多くはリセットトランジスタM21を介してVDDに流れ、排出される。これにより、VFD、すなわちリセットトランジスタM21のソース電位が再び上昇する。VFDが高くなり、リセットトランジスタM21のゲート・ソース間電圧(Vgs)が閾値電圧よりも低くなると、リセットトランジスタM21を流れる電流は非常に少なくなる。つまり、リセットトランジスタM21は実質的にオフしている。そのときの電位をVa(=VDD−リセットトランジスタM21の閾値電位)とする。
時刻t3において、制御信号φTX1がローレベルになり、転送トランジスタM11がオンからオフになる。この際の電位の変動によって一時的にVFDが低下する。しかしながら、VFDが低くなるとVgsが高くなり、再びリセットトランジスタM21に多くの電流が流れるようになるため、VFDは再びVa付近まで上昇する。
時刻t4において、制御信号φTX1がハイレベルになり、転送トランジスタM11がオフからオンになる。2回目のリセットで転送される電荷は少なくいリセットトランジスタM21が実質的にオフしているため、転送トランジスタM11が再びオンになる際の電位変動によりVFDは大きく上昇する。これにより、1回目のリセットでポテンシャルポケット16に捕獲された電荷が浮遊拡散領域FDに転送されるため、転送効率が向上する。
図4(b)及び図4(c)は、本実施形態の比較例に係るタイミングチャート及び浮遊拡散領域FDの電位のグラフである。図4(b)及び図4(c)に示される2つの比較例は本実施形態と動作タイミングの一部が異なる。
図4(b)のタイミングチャートは、時刻t3〜t4の期間の制御信号φTX1がハイレベルである点が図4(a)のタイミングチャートと異なる。これは、フォトダイオードのリセットが1回しか行われないのと同じであるため、時刻t4〜t5の期間にVFDが高くなることはない。したがって、残像及び光シェーディングの低減効果は十分に得られない。
図4(c)のタイミングチャートは、時刻t3〜t4の期間の制御信号φRES1がローレベルである点が図4(a)のタイミングチャートと異なる。この場合、リセットトランジスタM21が時刻t3〜t4の期間オフになるため、VFDは大幅に低下する。その後、時刻t4において、転送トランジスタM11がオンになる。これにより、VFDは上昇するが、時刻t3〜t4の期間にVFDが低下した影響により、VFDの上昇量は不十分となり、残像及び光シェーディングの低減効果は十分に得られない。
図4(d)は、本実施形態の変形例に係るタイミングチャート及び浮遊拡散領域FDの電位のグラフである。図4(d)に示す変形例は本実施形態と動作タイミングの一部が異なる。
図4(d)のタイミングチャートは、時刻t2以前及び時刻t5以降の期間の制御信号φRES1がローレベルである点が図4(a)のタイミングチャートと異なる。この場合、時刻t1でのVFDが、図4(a)の実施形態よりも低い。そのため、フォトダイオードの1回目(時刻t2〜t3の時間)のリセットにおいて、カソード領域13から浮遊拡散領域FDに転送される電荷の数が、図4(a)より少なくなる。しかしながら、時刻t3〜t4の期間のVFDは図4(b)及び図4(c)に示された比較例よりも大幅に向上する。したがって、図4(d)の変形例においても転送効率向上の効果は十分に得られる。
以上により、図4(a)又は図4(d)に示した本実施形態の構成によれば、図4(b)及び図4(c)に示した比較例と比べ、フォトダイオードで生成された電荷の浮遊拡散領域への転送効率が大幅に向上する。これにより、残像及び光シェーディングを改善した固体撮像装置を提供することができる。また、図4(a)に示した構成の方が、図4(d)の構成と比べて2回目の転送期間におけるVFDが高いため、より残像及び光シェーディングを改善することができる。
本実施形態の撮像装置は、メカニカルシャッタを用いない場合により好適に用いることができる。メカニカルシャッタを用いない場合、光蓄積期間以外の期間にはフォトダイオードに電荷が蓄積され続けるため、フォトダイオードのリセット時に転送すべき電荷の量が多くなる。したがって、ポテンシャルポケット16への電荷の捕獲が生じやすく、効果がより顕著に現れるためである。
なお、本実施形態の説明において、画素部1に含まれるトランジスタはn型のMOSトランジスタであり、カソード領域13及び浮遊拡散領域FDもn型領域であるため、生成及び転送される電荷は電子であるとしたが、これに限定されない。上述の説明における導電型を逆にすることで、生成及び転送される電荷を正孔に変えた場合であっても、本発明の効果が得られる。
(第2の実施形態)
図5は、第2の実施形態に係る撮像装置のタイミングチャートである。第1の実施形態の図3のタイミングチャートとの違いは、時刻t3とt5において、制御信号φTX1がローレベルとなるときのパルスの立ち下りが緩やかになっている点である。同様に、時刻t7とt9において、制御信号φTX2がローレベルになるときのパルスの立ち下りも緩やかになっている。すなわち、制御信号φTX1、φTX2がハイレベルからローレベルに変化する時間がローレベルからハイレベルに変化する時間よりも長い。換言すると、転送トランジスタM11、M12のオンからオフへの移行が緩やかになっている。これにより、ポテンシャルポケット16に捕獲された電子が、カソード領域13に戻りにくく、かつ浮遊拡散領域FDに流れ込みやすくなる。したがって、残像及び光シェーディングの低減効果がより向上する。
図5は、第2の実施形態に係る撮像装置のタイミングチャートである。第1の実施形態の図3のタイミングチャートとの違いは、時刻t3とt5において、制御信号φTX1がローレベルとなるときのパルスの立ち下りが緩やかになっている点である。同様に、時刻t7とt9において、制御信号φTX2がローレベルになるときのパルスの立ち下りも緩やかになっている。すなわち、制御信号φTX1、φTX2がハイレベルからローレベルに変化する時間がローレベルからハイレベルに変化する時間よりも長い。換言すると、転送トランジスタM11、M12のオンからオフへの移行が緩やかになっている。これにより、ポテンシャルポケット16に捕獲された電子が、カソード領域13に戻りにくく、かつ浮遊拡散領域FDに流れ込みやすくなる。したがって、残像及び光シェーディングの低減効果がより向上する。
なお、図5では、1回目のリセットと2回目のリセットの両方において制御信号φTX1、TX2がローレベルとなるときのパルスの立ち下りが緩やかになっている。両方のパルスの立下りを緩やかにすることは必須ではなく、いずれか一方であっても効果が得られる。しかしながら、両方のパルスの立ち下りを緩やかにすることがより好ましい。
(第3の実施形態)
図6は、第3の実施形態に係る撮像装置のタイミングチャートである。第2の実施形態の図5のタイミングチャートとの違いは、時刻t16において、制御信号φTX1がローレベルとなるときのパルスの立ち下りも緩やかになっている点である。すなわち、時刻t16においても制御信号φTX1がハイレベルからローレベルに変化する時間がローレベルからハイレベルに変化する時間よりも長くなっている。これにより、光蓄積期間にカソード領域13に蓄積された電荷の浮遊拡散領域12への転送効率が向上する。したがって、低輝度リニアリティ及びダークシェーディング特性が向上する。
図6は、第3の実施形態に係る撮像装置のタイミングチャートである。第2の実施形態の図5のタイミングチャートとの違いは、時刻t16において、制御信号φTX1がローレベルとなるときのパルスの立ち下りも緩やかになっている点である。すなわち、時刻t16においても制御信号φTX1がハイレベルからローレベルに変化する時間がローレベルからハイレベルに変化する時間よりも長くなっている。これにより、光蓄積期間にカソード領域13に蓄積された電荷の浮遊拡散領域12への転送効率が向上する。したがって、低輝度リニアリティ及びダークシェーディング特性が向上する。
(第4の実施形態)
図7は、第4の実施形態に係る撮像装置のタイミングチャートである。第2の実施形態の図5のタイミングチャートとの違いは、時刻t15a〜t16bの期間において、制御信号φTX1が2回ハイレベルになる点である。より具体的には、制御信号φTX1は、時刻t15aにハイレベルになり、時刻t16aにローレベルになる。これに続いて、制御信号φTX1は、時刻t15bにハイレベルになり、時刻t16bにローレベルになる。これにより、フォトダイオードのリセット時及び光蓄積期間後の読み出し時のいずれも制御信号φTX1が2回ハイレベルになる。換言すると、フォトダイオードのリセット時にφTX1がハイレベルになる回数と光蓄積期間後の読み出し時にφTX1がハイレベルになる回数が同一である。このようにすることで、制御信号φTX1の動作が統一化され、パルス設計が容易になる。よって、タイミングジェネレータの設計が容易になり、コストが削減される。
図7は、第4の実施形態に係る撮像装置のタイミングチャートである。第2の実施形態の図5のタイミングチャートとの違いは、時刻t15a〜t16bの期間において、制御信号φTX1が2回ハイレベルになる点である。より具体的には、制御信号φTX1は、時刻t15aにハイレベルになり、時刻t16aにローレベルになる。これに続いて、制御信号φTX1は、時刻t15bにハイレベルになり、時刻t16bにローレベルになる。これにより、フォトダイオードのリセット時及び光蓄積期間後の読み出し時のいずれも制御信号φTX1が2回ハイレベルになる。換言すると、フォトダイオードのリセット時にφTX1がハイレベルになる回数と光蓄積期間後の読み出し時にφTX1がハイレベルになる回数が同一である。このようにすることで、制御信号φTX1の動作が統一化され、パルス設計が容易になる。よって、タイミングジェネレータの設計が容易になり、コストが削減される。
(第5の実施形態)
図8は、第5の実施形態に係る撮像装置のタイミングチャートである。第1の実施形態の図3のタイミングチャートとの違いは、時刻t2〜t5の1行目のフォトダイオードD1のリセットのときに、並行して2行目のフォトダイオードD2のリセットも行われる点である。また、画素部1内の他の行のフォトダイオードのリセットを行ってもよく、画素部1に含まれるすべての行のフォトダイオードのリセットを行ってもよい。このように、光蓄積期間以外の期間にも、フォトダイオードのリセットを行うことにより、光蓄積期間以外の期間にフォトダイオードに蓄積されていく電荷を定期的に減少させることができる。これにより、残像及び光シェーディングの低減効果がより向上する。
図8は、第5の実施形態に係る撮像装置のタイミングチャートである。第1の実施形態の図3のタイミングチャートとの違いは、時刻t2〜t5の1行目のフォトダイオードD1のリセットのときに、並行して2行目のフォトダイオードD2のリセットも行われる点である。また、画素部1内の他の行のフォトダイオードのリセットを行ってもよく、画素部1に含まれるすべての行のフォトダイオードのリセットを行ってもよい。このように、光蓄積期間以外の期間にも、フォトダイオードのリセットを行うことにより、光蓄積期間以外の期間にフォトダイオードに蓄積されていく電荷を定期的に減少させることができる。これにより、残像及び光シェーディングの低減効果がより向上する。
(第6の実施形態)
上述の第1の実施形態〜第5の実施形態として述べた撮像装置は種々の撮像システムに適用可能である。撮像システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどがあげられる。図9に、撮像システムの一例としてデジタルスチルカメラに本発明の第1の実施形態〜第5の実施形態のいずれかの撮像装置を適用した撮像システムの模式図を示す。
上述の第1の実施形態〜第5の実施形態として述べた撮像装置は種々の撮像システムに適用可能である。撮像システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどがあげられる。図9に、撮像システムの一例としてデジタルスチルカメラに本発明の第1の実施形態〜第5の実施形態のいずれかの撮像装置を適用した撮像システムの模式図を示す。
図9に例示した撮像システムは、撮像装置154、レンズの保護のためのバリア151、被写体の光学像を撮像装置154に結像させるレンズ152及びレンズ152を通過する光量を可変にするための絞り153を有する。レンズ152及び絞り153は撮像装置154に光を集光する光学系である。また、図9に例示した撮像システムは撮像装置154より出力される出力信号の処理を行う出力信号処理部155を有する。
出力信号処理部155は、撮像装置154が出力するアナログ信号をデジタル信号に変換するAD変換、輝度電位とリセット電位の差分を取得する相関2重サンプリングなどを行う。また、出力信号処理部155はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。図7に例示した撮像システムはさらに、画像データを一時的に記憶するためのバッファメモリ部156、外部コンピュータ等と通信するための外部インターフェース部(外部I/F部)157を有する。さらに撮像システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体159、記録媒体159に記録又は読み出しを行うための記録媒体制御インターフェース部(記録媒体制御I/F部)158を有する。なお、記録媒体159は撮像システムに内蔵されていてもよく、着脱可能であってもよい。
さらに撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部1510、撮像装置154と出力信号処理部155に各種タイミング信号を出力するタイミング発生部1511を有する。ここで、タイミング信号などは撮像システムの外部から入力されてもよい。すなわち、撮像システムは少なくとも撮像装置154と、撮像装置154から出力された出力信号を処理する出力信号処理部155とを有すればよい。以上のように、本実施形態の撮像システムは、撮像装置154を適用して撮像動作を行うことが可能である。
2 垂直走査回路(制御部)
D1 フォトダイオード(光電変換部)
FD 浮遊拡散領域
M11 転送トランジスタ
M21 リセットトランジスタ
D1 フォトダイオード(光電変換部)
FD 浮遊拡散領域
M11 転送トランジスタ
M21 リセットトランジスタ
Claims (12)
- 入射された光量に応じた電荷を生成する光電変換部と、
浮遊拡散領域と、
前記光電変換部と前記浮遊拡散領域との間の電気的接続を制御する転送トランジスタと、
前記浮遊拡散領域と基準電圧を供給する電源との間の電気的接続を制御するリセットトランジスタと、
前記転送トランジスタ及び前記リセットトランジスタをオン又はオフに制御する制御部と
を有し、
前記制御部は、
第1の期間の開始から終了にわたって、前記転送トランジスタをオンとする第1の電圧を、前記転送トランジスタの制御電極に出力し、
前記第1の期間の終了の後の第2の期間の開始から終了にわたって、前記転送トランジスタをオフとする第2の電圧を前記転送トランジスタの制御電極に出力し、
前記第2の期間の終了の後の第3の期間の開始から終了にわたって、前記第1の電圧を前記転送トランジスタの制御電極に出力し、
前記第1の期間の開始から前記第3の期間の終了までの期間にわたって、前記リセットトランジスタをオンとする第3の電圧を、前記リセットトランジスタの制御電極に出力する
ことを特徴とする撮像装置。 - 前記制御部は、前記第1の期間の直前の第4の期間において、前記リセットトランジスタの制御電極に前記第3の電圧を出力することを特徴とする請求項1に記載の撮像装置。
- 前記第3の期間における前記浮遊拡散領域の電位は、前記第1の期間における前記浮遊拡散領域の電位よりも高いことを特徴とする請求項1又は2に記載の撮像装置。
- 前記第1の期間の開始から前記第3の期間の終了までの期間は、前記光電変換部に蓄積された電荷をリセットするための期間であり、
前記制御部は、
前記第3の期間の後の第5の期間において、前記転送トランジスタの制御電極に、前記第2の電圧を出力することにより、前記光電変換部に電荷の蓄積を行わせ、
前記第5の期間の後の第6の期間において、前記転送トランジスタの制御電極に、前記第1の電圧を出力することにより、前記光電変換部に蓄積された電荷を前記浮遊拡散領域に転送させる、
ことを特徴とする、請求項1乃至3のいずれか1項に記載の撮像装置。 - 前記第1の期間から前記第2の期間に移行する際に前記第1の電圧が前記第2の電圧に変化する時間は、前記第2の電圧が前記第1の電圧に変化する時間よりも長いことを特徴とする請求項4に記載の撮像装置。
- 前記第3の期間から前記第5の期間に移行する際に前記第1の電圧が前記第2の電圧に変化する時間は、前記第2の電圧が前記第1の電圧に変化する時間よりも長いことを特徴とする請求項4に記載の撮像装置。
- 前記制御部は、前記第6の期間の後の第7の期間において、前記転送トランジスタの制御電極に、前記第2の電圧を出力し、
前記第6の期間から前記第7の期間に移行する際に前記第1の電圧が前記第2の電圧に変化する時間は、前記第2の電圧が前記第1の電圧に変化する時間よりも長いことを特徴とする請求項4乃至6のいずれか1項に記載の撮像装置。 - 前記光電変換部に蓄積された電荷をリセットする期間に前記転送トランジスタがオンになる回数と、前記光電変換部に蓄積された電荷を前記浮遊拡散領域に転送させる期間に前記転送トランジスタがオンになる回数とが同一であることを特徴とする請求項4乃至7のいずれか1項に記載の撮像装置。
- 前記撮像装置は、1つの前記浮遊拡散領域に対して接続される複数の転送トランジスタ及び複数の光電変換部を有し、
前記第1の期間の開始から前記第3の期間の終了までの期間において、第1の転送トランジスタがオンになる際に、並行して第2の転送トランジスタもオンになることを特徴とする請求項4乃至8のいずれか1項に記載の撮像装置。 - 前記第2の期間の長さは、0.01μs以上、1μs以下であることを特徴とする請求項1乃至9のいずれか1項に記載の撮像装置。
- 入射された光量に応じた電荷を生成する光電変換部と、
浮遊拡散領域と、
前記光電変換部と前記浮遊拡散領域との間の電気的接続を制御する転送トランジスタと、
前記浮遊拡散領域と基準電圧を供給する電源との間の電気的接続を制御するリセットトランジスタと、
を有する撮像装置の制御方法であって、
第1の期間の開始から終了にわたって、前記転送トランジスタをオンに制御し、
前記第1の期間の終了の後の第2の期間の開始から終了にわたって、前記転送トランジスタをオフに制御し、
前記第2の期間の終了の後の第3の期間の開始から終了にわたって前記転送トランジスタをオンに制御し、
前記第1の期間の開始から前記第3の期間の終了までの期間にわたって、前記リセットトランジスタをオンに制御する
ことを特徴とする撮像装置の制御方法。 - 請求項1乃至10のいずれか1項に記載の撮像装置と、
前記撮像装置から出力された出力信号を処理する出力信号処理部と
を有することを特徴とする撮像システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014237748A JP2016100819A (ja) | 2014-11-25 | 2014-11-25 | 撮像装置、その制御方法及び撮像システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014237748A JP2016100819A (ja) | 2014-11-25 | 2014-11-25 | 撮像装置、その制御方法及び撮像システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016100819A true JP2016100819A (ja) | 2016-05-30 |
Family
ID=56078177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014237748A Pending JP2016100819A (ja) | 2014-11-25 | 2014-11-25 | 撮像装置、その制御方法及び撮像システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016100819A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10321075B2 (en) | 2016-11-16 | 2019-06-11 | Canon Kabushiki Kaisha | Imaging apparatus and imaging system |
JP2020096259A (ja) * | 2018-12-11 | 2020-06-18 | キヤノン株式会社 | 光電変換装置および撮像システム |
-
2014
- 2014-11-25 JP JP2014237748A patent/JP2016100819A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10321075B2 (en) | 2016-11-16 | 2019-06-11 | Canon Kabushiki Kaisha | Imaging apparatus and imaging system |
JP2020096259A (ja) * | 2018-12-11 | 2020-06-18 | キヤノン株式会社 | 光電変換装置および撮像システム |
JP7297433B2 (ja) | 2018-12-11 | 2023-06-26 | キヤノン株式会社 | 光電変換装置および撮像システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9041583B2 (en) | Comparator, solid-state imaging device, electronic apparatus, and driving method | |
US9363454B2 (en) | Solid-state imaging unit and electronic apparatus with a signal charge accumulated in a photoelectric conversion section is divided to be read in predetermined times of intermediate transfer operations and a complete transfer operation | |
JP5311954B2 (ja) | 固体撮像装置の駆動方法 | |
JP4529834B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
JP6353533B2 (ja) | 固体撮像素子及び電子情報機器 | |
TWI437882B (zh) | 固態攝像裝置 | |
JP2016201649A (ja) | 撮像装置、撮像システム、および撮像装置の駆動方法 | |
TWI628957B (zh) | 固態影像拾取裝置、其驅動方法以及電子設備 | |
JP2010011224A (ja) | 固体撮像装置 | |
US8599295B2 (en) | Imaging element and imaging device with constant current source gate-to-source potential difference | |
JP2007129288A (ja) | 物理量検出装置および撮像装置 | |
JP2016015633A (ja) | 撮像装置及び撮像システム | |
US11006062B2 (en) | Pixel sensing circuit and driving method thereof, image sensor and electronic device | |
JP6012196B2 (ja) | 光電変換装置の駆動方法 | |
US9241119B2 (en) | Image pickup apparatus, method of driving image pickup apparatus, and image pickup system | |
JP2006148328A (ja) | 固体撮像装置 | |
JP2006217421A (ja) | 固体撮像装置 | |
JP2016100819A (ja) | 撮像装置、その制御方法及び撮像システム | |
JP5106596B2 (ja) | 撮像装置 | |
JP2014096669A (ja) | 光電変換装置の駆動方法、光電変換装置、光電変換システム | |
US8520109B2 (en) | Solid-state image pickup apparatus and image pickup system | |
JP2017017233A (ja) | 撮像装置、撮像装置の駆動方法および撮像システム | |
JP6370135B2 (ja) | 撮像装置、撮像システム、撮像装置の駆動方法 | |
JP2017055370A (ja) | 固体撮像装置 | |
KR20170094832A (ko) | 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서 |