JP5300011B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5300011B2 JP5300011B2 JP2009023860A JP2009023860A JP5300011B2 JP 5300011 B2 JP5300011 B2 JP 5300011B2 JP 2009023860 A JP2009023860 A JP 2009023860A JP 2009023860 A JP2009023860 A JP 2009023860A JP 5300011 B2 JP5300011 B2 JP 5300011B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- test
- time
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Claims (3)
- 外部から第1の信号を入力するための第1の入力端子と、
外部から第2の信号を入力するための第2の入力端子と、
前記第1の信号の論理レベルよりも高い予め定められた第1の電圧が前記第1の入力端子に印加されたことに応じて第1のテスト信号を出力し、前記第2の信号の論理レベルよりも高い予め定められた第2の電圧が前記第2の入力端子に印加されたことに応じて第2のテスト信号を出力するテスト回路と、
前記第1および第2の信号のうちの少なくともいずれか一方の信号に応答して第1の時間を測定し、前記第1のテスト信号に応答して前記第1の時間よりも短い第2の時間を測定し、前記第2のテスト信号に応答して前記第1の時間よりも短い第3の時間を測定するタイマとを備える、半導体装置。 - 前記タイマは、
クロック信号を発生するクロック発生回路と、
直列接続された第1および第2のサブ分周回路を有し、前記第1および第2の信号のうちの少なくともいずれか一方の信号に応答して前記クロック信号を前記第1および第2のサブ分周回路で分周し、前記第1のテスト信号に応答して前記クロック信号を前記第1のサブ分周回路で分周し、前記第2のテスト信号に応答して前記クロック信号を前記第2のサブ分周回路で分周する分周回路と、
前記分周回路の出力クロック信号のパルス数をカウントし、そのカウント値が予め定められた値を超えたことに応じてカウントアップ信号を出力するカウンタとを含む、請求項1に記載の半導体装置。 - 前記テスト回路は、前記第1の電圧が前記第1の入力端子に印加されている期間のみ前記第1のテスト信号を出力するとともに、前記第2の電圧が前記第2の入力端子に印加されている期間のみ前記第2のテスト信号を出力し、
前記タイマは、前記第1のテスト信号が出力されている期間のみ第2の時間を測定し、前記第2のテスト信号が出力されている期間のみ第3の時間を測定する、請求項1または請求項2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009023860A JP5300011B2 (ja) | 2009-02-04 | 2009-02-04 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009023860A JP5300011B2 (ja) | 2009-02-04 | 2009-02-04 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010181230A JP2010181230A (ja) | 2010-08-19 |
JP5300011B2 true JP5300011B2 (ja) | 2013-09-25 |
Family
ID=42762891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009023860A Expired - Fee Related JP5300011B2 (ja) | 2009-02-04 | 2009-02-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5300011B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5794940B2 (ja) * | 2012-03-22 | 2015-10-14 | 三菱電機株式会社 | 集積回路装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950011803B1 (ko) * | 1988-08-30 | 1995-10-10 | 금성일렉트론주식회사 | 테스트 모우드 기능 수행, 입력 회로 |
JPH07244131A (ja) * | 1994-03-04 | 1995-09-19 | Sumitomo Wiring Syst Ltd | 電子ユニットの入力回路 |
JPH11312972A (ja) * | 1998-04-30 | 1999-11-09 | Fujitsu Ten Ltd | 分周回路及びカウンタ回路 |
JP2003297932A (ja) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | 半導体装置 |
-
2009
- 2009-02-04 JP JP2009023860A patent/JP5300011B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010181230A (ja) | 2010-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8749224B2 (en) | Voltage detection circuit and method for controlling the same | |
JP5170086B2 (ja) | リーク電流検出回路、ボディバイアス制御回路、半導体装置及び半導体装置の試験方法 | |
US7737730B2 (en) | Method of detecting the frequency of an input clock signal of an integrated circuit and integrated circuit | |
US7091727B2 (en) | Method and IC for detecting capacitance variation | |
JP7002854B2 (ja) | 試験装置、ケーブル特性試験システム及びケーブル特性試験方法 | |
US8686798B2 (en) | Method and system for testing oscillator circuit | |
US8018240B2 (en) | Apparatus, circuit and method of monitoring leakage current characteristics | |
JP5300011B2 (ja) | 半導体装置 | |
US20130015837A1 (en) | On-chip signal waveform measurement circuit | |
JP4852004B2 (ja) | トリミング方法 | |
JP6808444B2 (ja) | 半導体装置及び消費電流テスト方法 | |
US6617610B2 (en) | Semiconductor integrated circuit | |
CN111327276B (zh) | 用于降低噪声的复制电路块交换的系统和方法 | |
KR101719098B1 (ko) | 펄스 폭 측정을 위한 회로 및 방법 | |
US10521363B2 (en) | Fully-digital multiple pin value detector apparatus and sampling methods useful in conjunction therewith | |
US10656032B2 (en) | Temperature sensor in an integrated circuit and method of calibrating the temperature sensor | |
KR20080074670A (ko) | 반도체 메모리 장치의 지연 회로 | |
JP4227314B2 (ja) | 電圧検出回路 | |
KR102505721B1 (ko) | 반도체 장치 및 이를 위한 특성 측정 회로 | |
JP5444917B2 (ja) | 抵抗値調整回路 | |
JPH06309475A (ja) | 半導体集積回路 | |
KR101725868B1 (ko) | 저장소자를 초기화하기 위한 신호를 생성하는 방법 및 그 장치 | |
EP4382927A1 (en) | Clock monitoring circuit | |
US9435851B2 (en) | Semiconductor apparatus | |
CN117544162A (zh) | 一种信号输入检测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130613 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |