CN109428596A - 半导体装置、信号处理系统和信号处理方法 - Google Patents

半导体装置、信号处理系统和信号处理方法 Download PDF

Info

Publication number
CN109428596A
CN109428596A CN201810931538.2A CN201810931538A CN109428596A CN 109428596 A CN109428596 A CN 109428596A CN 201810931538 A CN201810931538 A CN 201810931538A CN 109428596 A CN109428596 A CN 109428596A
Authority
CN
China
Prior art keywords
signal
circuit
semiconductor device
output
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810931538.2A
Other languages
English (en)
Inventor
児玉宽人
工藤雅树
楠武志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN109428596A publication Critical patent/CN109428596A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0619—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement
    • H03M1/0621—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement with auxiliary conversion of a value corresponding to the physical parameter(s) to be compensated for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及半导体装置、信号处理系统和信号处理方法。提供了调节老化劣化时的特性的改变的半导体装置、信号处理系统和信号处理方法。本发明的半导体装置包括：参考电压生成电路，生成参考电压；模拟信号处理电路，根据所述参考电压输出第一处理信号；测试信号输出部分，输出具有比所述第一处理信号低的电压的第二处理信号作为测试信号；输入部分，接收用于输出的测试信号的调节信号；以及调节器电路，响应于所述调节信号调节所述模拟信号处理电路的输出。

Description

半导体装置、信号处理系统和信号处理方法
相关申请的交叉引用
通过引用将2017年8月30日提交的日本专利申请No.2017-165091的公开(包括说明书、附图和摘要)整体并入本文。
技术领域
本发明涉及半导体装置、信号处理系统和信号处理方法，并且涉及例如调节老化劣化的情况下的特性改变的技术。
背景技术
例如，半导体装置的特性由于例如半导体装置中包括的晶体管的栅极氧化物膜的老化劣化而改变。因此，已经开发了技术以确保即使在特性改变之后半导体装置也输出设计范围内的电压。
日本未审查专利申请公开No.2010-259035描述了一种确保当通过放大器的放大对测量电压进行AD转换时以及当测量值在没有放大器的情况下被直接转换时的数据连续性的技术。
发明内容
然而，使用日本未审查专利申请公开No.2010-259035中描述的技术可能受布置在半导体装置中的电路影响。具体地，在存在接收比控制电路中的运算电路和具有预定频率的切换电路更大的电流的电路的情况下，接地和电源的噪声可能增加，使得难以适当地驱动高精密调节器电路。
其它问题和新特征将通过本说明书的描述和附图来阐明。
根据实施例，一种半导体装置包括：
生成参考电压的参考电压生成电路；
模拟信号处理电路，根据所述参考电压输出第一处理信号；
测试信号输出部分，输出具有比所述第一处理信号低的电压的第二处理信号作为测试信号；
输入部分，接收用于输出的测试信号的调节信号，以及
调节器电路，响应于所述调节信号来调节所述模拟信号处理电路的输出。
根据实施例，一种信号处理系统，包括：第一半导体装置，包括生成参考电压的参考电压生成电路；模拟信号处理电路，根据所述参考电压输出第一处理信号；测试信号输出部分，输出具有比所述第一处理信号低的电压的第二处理信号作为测试信号；输入部分，接收用于输出的测试信号的调节信号；以及调节器电路，其响应于所述调节信号来调节所述模拟信号处理电路的输出，以及
第二半导体装置，包括将从所述第一半导体装置输出的所述测试信号转换为数字信号然后输出所述数字信号的AD转换器电路以及将所述数字信号与存储的期望值进行比较然后根据作为比较结果获得的差值输出所述调节信号的测试电路。
根据实施例，一种信号处理方法，包括以下步骤：
由第一半导体装置生成参考电压；
由所述第一半导体装置根据所述参考电压输出第一处理信号作为模拟信号处理电路的输出；
由所述第一半导体装置输出具有比所述第一处理信号低的电压的第二处理信号作为测试信号；
由第二半导体装置将所述测试信号转换为数字信号，然后输出所述数字信号；
由所述第二半导体装置将所述数字信号与存储的期望值进行比较，然后根据作为比较结果获得的差值由所述第二半导体装置输出调节信号；
由所述第一半导体装置接收所述调节信号，以及
响应于所述调节信号由所述第一半导体装置来调节所述模拟信号处理电路的输出。
根据实施例，可以提供调节老化劣化的情况下的特性的改变的半导体装置、信号处理系统和信号处理方法。
附图说明
图1是示出根据第一实施例的半导体装置的框图；
图2是示出根据第一实施例的半导体装置的第一变形例的框图；
图3是示出根据第一实施例的半导体装置的第二变形例的框图；
图4是示出根据第二实施例的信号处理系统的框图；
图5是示出根据第二实施例的信号处理系统的变形例的框图；
图6是示出根据第二实施例的信号处理系统的流程图；
图7是示出根据第三实施例的信号处理系统的框图；
图8是示出根据第三实施例的信号处理系统的变形例的框图；和
图9是示出根据第三实施例的信号处理系统的流程图。
具体实施方式
下面将参考附图描述实施例。附图被示意性地例示说明，因此实施例的技术范围不应该根据附图被狭义地解释。相同的元件由相同的附图标记指示，并且省略冗余解释。
为了便于解释，在以下实施例中将分开描述多个部分或实施例。除非另有说明，各部分或实施例彼此相关。例如，其中一个部分或实施例是对其它部分或实施例中的一些或全部的修改、应用、详细解释和补充解释。在下面的实施例中，除非另有说明或者理论上明确限于特定数量，否则元件的数量(包括数量、数值、量和范围)不限于特定数量。因此，元件的数量可以大于或小于特定数量。
此外，除非另有说明并理论上明确要求，否则以下实施例的构成元件(包括操作步骤)并非总是必需的。类似地，除非另有说明或理论上明确排除，否则以下实施例中的构成元件的形状和位置关系基本上包括构成元件的相似或类似的形状。这也适用于元件的数量(包括数量、数值、量和范围)。
为了解释的清楚，以下描述和附图可选地被省略和简化。此外，作为用于附图中的各种处理的功能块示出的元件可以用包括CPU、存储器和其它电路的硬件以及包括加载在存储器中的程序的软件来配置。因此，本领域技术人员可以理解，这些功能块可以以各种形式来实现，例如，单独的硬件、单独的软件或硬件和软件的组合来实现。功能块的形式没有特别的限制。在附图中相同的元件由相同的附图标记指示，并且可选地省略冗余解释。
<第一实施例>
参考图1至图3，下面将描述第一实施例。
首先，下面将讨论图1中所示的半导体装置。图1是示出根据第一实施例的半导体装置的框图。半导体装置100包括用于主要处理模拟信号的电路。半导体装置100的示例包括电力管理单元(PMU)。如果模拟信号处理电路的输出电压由于老化劣化而改变，则半导体装置100可以连续地在预定范围内调节输出电压。半导体装置100是半导体芯片。
半导体装置100耦合到微控制器单元(MCU)190。半导体装置100输出测试信号到MCU 190。MCU 190接收测试信号，并基于接收到的测试信号生成用于调节模拟信号处理电路的输出电压的调节信号。然后，MCU 190将所生成的调节信号输出到半导体装置100。半导体装置100接收从MCU 190输出的调节信号并调节模拟信号处理电路的输出电压。
以下将描述半导体装置100的配置的细节。半导体装置100主要包括参考电压生成电路110、模拟信号处理电路120、多路复用器130、串行外围接口(SPI)通信部分140、调节器电路150以及DC(直流)/DC转换器160。半导体装置100还包括用于将来自模拟信号处理电路120的电压输出到外部的放大信号输出端口171、用于将来自多路复用器130的信号输出到外部的测试信号输出端口172以及用于接收来自外部的调节信号的通信端口173。
参考电压生成电路110生成参考电压并将电压输出到半导体装置100中的模拟信号处理电路120。参考电压生成电路110也将被称为带隙参考(BGR)。
下面将描述模拟信号处理电路120。模拟信号处理电路120是输出恒定电压的调节器。模拟信号处理电路120主要包括放大器121、晶体管124、第一电阻器126和第二电阻器128。放大器121耦合到参考电压生成电路110并且接收参考电压作为非反相输入信号111。放大器121输出通过放大非反相输入信号111和反相输入信号129之间的差而生成的放大信号122。晶体管124接收从放大器121输出的放大信号122作为栅极输入。晶体管124根据充当栅极输入的放大信号122的电压降低电源123的电压，然后晶体管124输出第一处理信号125。换句话说，第一处理信号是从模拟信号处理电路120输出的模拟信号。
第一电阻器126耦合到晶体管124并输出反相输入信号129。放大器121基于非反相输入信号111和反相输入信号129之间的差输出放大信号122。
第二电阻器128设置在第一电阻器126和地之间。模拟信号处理电路120从第一电阻器126和第二电阻器128之间的节点输出第二处理信号127。通过第一电阻器126和第二电阻器128将第二处理信号127设定为比第一处理信号125低的电压。
模拟信号处理电路120包括多个晶体管和电阻器。模拟信号处理电路120中的晶体管和电阻器的特性可能由于老化劣化而改变。如果非反相输入信号111与反相输入信号129之间的差值不正确，则第一处理信号125的值可能偏离设计值。因此，第一实施例的模拟信号处理电路120被耦合到调节器电路150。
模拟信号处理电路120可以是普通线性调节器或低压差线性调节器(LDO)。模拟信号处理电路120可以用半导体装置100中的多个电路来代替。如果多个模拟信号处理电路120被设置在半导体装置100中，则每个模拟信号处理电路120可以输出第一处理信号125以及处于不同的电压的第二处理信号127。
下面将描述多路复用器130。多路复用器130具有多个输入端子，并且输出从多个输入信号中所选择的信号作为测试信号。多路复用器130接收从模拟信号处理电路120输出的第二处理信号127作为输入信号。此外，多路复用器130从控制单元(未示出)接收选择信号132。然后，多路复用器130响应于所接收的选择信号132来选择输入信号中的一个，并且将所选择的信号作为测试信号131输出。从多路复用器130输出的测试信号131通过测试信号输出端口172输出到半导体装置100的外部。
如果半导体装置100包括多个信号处理电路120，则多路复用器130可以接收来自信号处理电路120的输入信号。在这种情况下，控制单元(未示出)可以确定来自信号处理电路120的输入信号中的哪一个将被输出作为测试信号131。此外，控制单元(未示出)可以在经过预定时间之后指令多路复用器130输出测试信号131。可替换地，控制单元(未示出)可以接收输出测试信号131的指令，然后响应于该指令，指令多路复用器130输出测试信号131。
SPI通信部分140是用于与半导体装置100的外部进行通信的接口。具体而言，SPI通信部分140可以通过通信端口173向外部半导体装置发送信号以及从外部半导体装置接收信号。SPI通信部分140通过通信端口173从外部接收信号，并将该信号输出到半导体装置100中。更具体地，SPI通信部分140响应于测试信号131从外部接收调节信号141。然后，SPI通信部分140将接收到的调节信号141输出到调节器电路150。
调节器电路150接收从SPI通信部分140输出的调节信号141。之后，调节器电路150响应于从SPI通信部分140接收的调节信号141来调节模拟信号处理电路120中的放大信号122。
下面将根据具体示例描述调节器电路150。调节器电路150的示例是包括多个电阻器和多个切换电路的电路。在这种情况下，调节信号141确定切换电路中的哪一个要被耦合以及切换电路中的哪一个要被解耦。利用该配置，调节器电路150改变其中的电阻值。此外，调节器电路150耦合到放大器121的反相输入信号129。这允许调节器电路150根据电阻值的改变来调节反相输入信号129的电压。因此，调节器电路150可以调节充当放大器121的输出的放大信号122。第一处理信号125和第二处理信号127根据放大信号122的值来调节。调节器电路150的配置仅仅是示例性的。可以使用任何配置，只要第一处理信号125和第二处理信号127被调节即可。
DC/DC转换器160是在半导体装置100中安装有上述构成元件的电路。DC/DC转换器160例如是普通技术的切换调节器或串联调节器。响应于预定的切换操作，DC/DC转换器160可以接收预定电流或生成噪声。
测试信号输出端口172将从多路复用器130输出的测试信号131输出到半导体装置100的外部。在第一实施例中，测试信号输出端口172耦合到微控制器单元(MCU)190。换句话说，测试信号输出端口172将测试信号131输出到MCU 190。
通信端口173耦合到MCU 190。通信端口173接收从MCU 190输出的调节信号141并将该信号输出到SPI通信部分140。
SPI通信部分140可以满足SPI通信以外的任何通信规范，只要SPI通信部分140是用于与外部进行通信的接口即可。例如，SPI通信部分140可以满足例如集成电路间(I2C)或通用异步接收器/发送器(UART)的串行通信的通信规范。可替换地，SPI通信部分140可以满足并行通信的通信规范。
MCU 190接收从半导体装置100输出的测试信号131，并将测试信号131与预先存储的期望值进行比较。之后，MCU 190根据比较结果生成调节信号141。然后，MCU 190将所生成的调节信号141输出到通信端口173。如果半导体装置100包括多个信号处理电路120，则将相应的信号处理电路120的期望值预先存储在MCU 190中。在此情况下，MCU 190还从半导体装置100接收用于识别从其输入接收到的测试信号131的信号处理电路120的信息。
利用该配置，第一实施例的半导体装置100将测试信号131输出到外部以生成调节信号141，并从外部接收调节信号141以调节从模拟信号处理电路120输出的第一处理信号。因此，第一实施例的半导体装置100抑制了由半导体装置100的内部电路生成的噪声的影响，并且调节模拟信号处理电路120的老化劣化的情况下的特性的改变。
此外，第一实施例的半导体装置100抑制了由DC/DC转换器160生成的噪声的影响，并调节模拟信号处理电路120的老化劣化情况下的特性的改变。此配置也适用于半导体装置100包括电机驱动器、振荡器和电荷泵以及DC/DC转换器的情况。换句话说，本实施例的配置适用于半导体装置100的内部电路生成噪声的情况。
<第一实施例的第一变形例>
参考图2，根据第一实施例将在下面描述第一变形例。图2是示出根据第一实施例的半导体装置的第一变形例的框图。图2中的半导体装置101与图1中的半导体装置100的不同之处在于，参考电压生成电路110也耦合到多路复用器130，并且调节器电路150耦合到参考电压生成电路110而不是放大器121。其它配置与图1中所示的半导体装置100的配置类似。
在图2中，参考电压生成电路110生成参考电压并将电压输出到模拟信号处理电路120，并且进一步输出参考电压112到多路复用器130。多路复用器130接收从参考电压生成电路110输出的参考电压112。
多路复用器130接收多个输入信号。由多路复用器130接收的输入信号包括从模拟信号处理电路120输出的第二处理信号127和从参考电压生成电路110输出的参考电压112。此外，多路复用器130从控制单元(未示出)接收选择信号132。然后，多路复用器130响应于接收到的选择信号132选择输入信号中的一个，并输出所选择的信号作为测试信号131。
可以可选地确定要选择作为测试信号131的输入信号。例如，控制单元(未示出)可以输出选择信号132，以便指令多路复用器130在每个预定时间交替地输出第二处理信号127和参考电压112。可替换地，响应于来自MCU的指令，控制单元(未示出)可以确定输入信号中的哪一个将被选择为测试信号131。如果多个模拟信号处理电路120被设置在半导体装置101中，则控制单元(未示出)可以可选地从第二处理信号和参考电压112中选择测试信号131。
MCU 190可选地从测试信号输出端口172接收测试信号131。如果MCU 190从半导体装置101接收到参考电压112，则MCU 190将测试信号131与预定的期望值进行比较。MCU 190将作为测试信号131接收到的参考电压112与预定的期望值进行比较，并且根据差值将调节信号输出到通信端口173。
调节器电路150接收从SPI通信部分140输出的调节信号141。然后，调节器电路150响应于接收到的调节信号141来调节从参考电压生成电路110输出的参考电压。
下面将描述调节器电路150调节参考电压的原理的示例。参考电压生成电路110可以包括放大器、晶体管和电阻器的组合。调节器电路150包括例如参考电压生成电路110的电阻器的一部分。调节器电路150的示例是包括多个电阻器和多个切换电路的电路。调节信号可以确定切换电路中的哪一个将要被耦合以及切换电路中的哪一个将要被解耦。利用该配置，调节器电路150可以改变其中的电阻值。这允许调节器电路150根据电阻值的改变来调节参考电压。调节器电路150的配置仅仅是示例性的。可以使用任何其它配置，只要参考电压被调节即可。
利用该配置，半导体装置101将测试信号131输出到外部以生成调节信号141，并且从外部接收调节信号141以调节参考电压。因此，半导体装置101抑制了由半导体装置101的内部电路生成的噪声的影响，并且调节模拟信号处理电路120的老化劣化的情况下的特性的改变。
图2中的半导体装置101包括单个模拟信号处理电路120。显然，半导体装置101可以包括多个模拟信号处理电路120。在这种情况下，参考电压生成电路110可以耦合到模拟信号处理电路。在这种情况下，可以通过调节从参考电压生成电路110输出的参考电压来同时调节模拟信号处理电路的输出。
<第一实施例的第二变形例>
参考图3，根据第一实施例将在下面描述第二变形例。图3是示出根据第一实施例的半导体装置的第二变形例的框图。图3中的半导体装置102与图1中的半导体装置100的不同之处在于，存储器170被布置在SPI通信部分140和调节器电路150之间。其它配置与在图1中示出的半导体装置100的配置类似。
存储器170存储从SPI通信部分140输出的调节信号141。存储器170是可重写和非易失性存储器部分，其包括例如闪存存储器、电可擦除可编程只读存储器(EEPROM)和磁随机存取存储器(MRAM)。由于存储器170是非易失性存储器部分，因此即使在半导体装置100停止系统之后也可以存储调节信号141。因此，如果系统停止并重新启动，则调节器电路150读取存储在存储器170中的调节信号141。然后，调节器电路150响应于读取调节信号141来调节放大器121。
利用该配置，半导体装置102可以响应于在系统启动时存储的调节信号来调节模拟信号处理电路120。因此，系统可以在短时间内启动。之后，半导体装置102抑制了由半导体装置102的内部电路生成的噪声的影响，并且调节模拟信号处理电路120的老化劣化的情况下的特性的改变。
在第一半导体装置102中，调节器电路150耦合到模拟信号处理电路120。调节器电路150可以耦合到参考电压生成电路110并调节参考电压。在这种情况下，通过响应于存储的调节信号来调节从参考电压生成电路110输出的参考电压，半导体装置102可以同时调节模拟信号处理电路的输出。
<第二实施例>
参考图4，下面将描述第二实施例。图4是示出根据第二实施例的信号处理系统的框图。图4中的信号处理系统300包括第一半导体装置100和第二半导体装置200。第一半导体装置100在配置上与第一实施例中所示的半导体装置100相同。因此，省略了对第一半导体装置100的配置的解释。
第二半导体装置200例如是用于主要处理数字信号的MCU。第二半导体装置200主要包括模数(AD)转换器电路210、测试电路220、SPI通信部分230、计时器240和运算单元260。第二半导体装置200还包括作为用于与第一半导体装置100耦合的接口的放大信号输入端口271、测试信号输入端口272和通信端口273。第一半导体装置100和第二半导体装置200是半导体芯片，每个半导体芯片安装在板上并经由板上提供的引线耦合。
在第二实施例中描述的信号处理系统中，第一半导体装置和第二半导体装置是例如安装在板上的单芯片集成电路。但是，信号处理系统不限于这种配置。例如，作为单芯片集成电路安装的第一半导体装置和第二半导体装置中的每一个可以被层压到片上系统(SoC)或多层集成电路中。可替换地，在信号处理系统中，作为单芯片集成电路安装的第一半导体装置100和第二半导体装置200中的每一个可以是安装在板上的混合集成电路(IC)。
AD转换器电路210是将模拟信号转换成数字信号的AD转换器(ADC：模数转换器)。AD转换器电路210将从测试信号输入端口272接收到的作为模拟信号的测试信号131转换(AD转换)为数字信号211。AD转换器电路210将转换的数字信号211输出到测试电路220。
测试电路220将输入的数字信号211与存储的期望值进行比较，并计算差值作为比较结果。测试电路220例如是内置自测试(BIST)电路，其至少包括用于比较数字信号211和期望值的电路。此外，测试电路220根据比较结果生成用于调节模拟信号处理电路120的输出的调节信号141。
具体而言，测试电路220接收从AD转换器电路210输出的数字信号211。测试电路220将接收到的数字信号211与期望值进行比较。期望值被预先存储在存储器部分(未示出)中。测试电路220计算数字信号211与期望值之间的差值。此外，测试电路220判定计算出的差值是否大于预定值。如果判定差值大于预定值，则测试电路220生成与差值对应的调节信号141。测试电路220将与差值对应的调节信号141输出到SPI通信部分230。
如果第一半导体装置100包括多个信号处理电路120，则将相应的信号处理电路120的期望值预先存储在第二半导体装置200中。在这种情况下，第一半导体装置100和第二半导体装置200共享用于识别输入测试信号131的信号处理电路120的信息。测试电路220比较由第二半导体装置200接收的测试信号131和存储在第二半导体装置200中的期望值。
测试电路220可以包括用于生成测试信号的指令的指令部分。用于生成测试信号的指令的指令部分可以监测计时器240并且指令第一半导体装置100在经过预定时间之后输出测试信号。
SPI通信部分230是用于与第二半导体装置200的外部进行通信的接口。在本实施例中，SPI通信部分230与第一半导体装置100通信。换言之，SPI通信部分230可以通过通信端口273向第一半导体装置100发送信号以及接收来自第一半导体装置100的信号。具体而言，SPI通信部分230接收从测试电路220输出的调节信号141。然后，SPI通信部分230将接收到的调节信号141通过通信端口273输出到第一半导体装置100。
计时器240具有指示经过预定时间的功能。例如，计时器240包括实时时钟。计时器240可以由测试电路220监测。可替换地，计时器240可以由控制单元(未示出)监测。计时器240可以通知测试电路220或控制单元(未示出)经过预定时间。
SPI通信部分230可以满足SPI通信以外的任何通信规范，只要SPI通信部分230是用于与外部进行通信的接口即可。例如，SPI通信部分230可以满足例如用于集成电路间(I2C)或通用异步接收器/发送器(UART)的串行通信的通信规范。可替换地，SPI通信部分230可以满足并行通信的通信规范。
运算单元260是安装在第二半导体装置200中的运算电路。运算单元260通过放大信号输入端口271接收第一处理信号125。另外，在运算单元260中，所接收的第一处理信号125可以被用作电源。
利用该配置，第一半导体装置100将测试信号131输出到第二半导体装置200。然后，第二半导体装置200将用于调节模拟信号处理电路120的调节信号141输出到第一半导体装置100。响应于从第二半导体装置200接收的调节信号141，第一半导体装置调节作为模拟信号处理电路120的输出的第一处理信号125的值。因此，信号处理系统300抑制了由半导体装置100的内部电路生成的噪声的影响，并且调节模拟信号处理电路120的老化劣化的情况下的特性的改变。
<第二实施例的变形例>
参考图5，下面将描述第二实施例的变形例。图5是示出根据第二实施例的信号处理系统的变形例的框图。图5中的信号处理系统301与图4中的半导体装置300的不同之处在于，设置第一半导体装置101来代替第一半导体装置100。第一半导体装置101在配置上与根据第一实施例参考图2所示的第一变形例相同。
在图5的配置中，第一半导体装置101将测试信号131输出到第二半导体装置200。然后，第二半导体装置200可以将用于调节参考电压的调节信号141输出到第一半导体装置101。第一半导体装置101响应于从第二半导体装置200接收的调节信号141来调节参考电压。因此，信号处理系统301抑制了由半导体装置101的内部电路生成的噪声的影响，并且调节模拟信号处理电路120的老化劣化的情况下的特性的改变。
根据第二实施例的第一半导体装置100和根据第二实施例的变形例的第一半导体装置101的配置不是相互排斥的并且可以彼此重叠。具体地，在第一半导体装置100中，从参考电压生成电路110输出的参考电压可以被输入到多路复用器130。类似地，在第一半导体装置101中，调节器电路150可以耦合到信号处理电路120并且调节信号处理电路120。此外，第一半导体装置100或第一信号处理电路101可以包括多个调节器电路并且选择性地调节参考电压生成电路110和信号处理电路120。
而且，如果参考电压生成电路110和信号处理电路120可以被选择性地调节，则参考电压生成电路110优选地被优先调节。由于以下原因优选地优先调节参考电压生成电路110：通常，如果第一半导体装置100或第一半导体装置101包括多个信号处理电路120，则参考电压生成电路110被耦合到信号处理电路120。在这种情况下，通过调节参考电压生成电路110来调节信号处理电路120的输出。
<根据第二实施例的信号处理系统的信号处理方法>
参考图6，下面将描述根据第二实施例的信号处理系统300或信号处理系统301的信号处理方法。图6是示出根据第二实施例的信号处理系统的流程图。
首先，第一半导体装置100输出测试信号131(步骤S10)。在第二实施例的变形例中，多路复用器130可以从输入信号中选择第二处理信号127作为测试信号131或选择参考电压112。
然后，第二半导体装置200的AD转换器电路210将接收到的测试信号131转换为数字信号211(步骤S11)。AD转换器电路210将数字信号211输出到测试电路220。
然后，第二半导体装置200的测试电路220将输入的数字信号211与存储的期望值进行比较，并计算差值ΔV作为比较结果(步骤S12)。
随后，测试电路220判定差值ΔV是否大于预定值VA(步骤S13)。
如果通过对测试信号131进行AD转换获得的数字信号211被设定在预定范围内，则测试电路220不判定差值ΔV大于预定值VA(步骤S13：否)。在这种情况下，模拟信号处理电路120的输出不需要被调节。换句话说，测试电路220不输出调节信号141。在这种情况下，测试电路220监测计时器240并判定由计时器240计数的经过时间t是否已经达到预定时间Tc(步骤S16)。预定时间Tc是半导体装置的特性可能由于例如老化劣化而改变期间的时间。具体而言，时间Tc可以设定为例如100小时、500小时或1000小时。
如果测试电路220不判定由计时器240计数的经过时间t已经达到预定时间Tc(步骤S16：否)，则测试电路220重复地判定由计时器240计数的经过时间是否已经达到时间Tc(步骤S16)。如果测试电路220判定由计时器240计数的经过时间t已经达到预定时间Tc(步骤S16：是)，则信号处理系统300返回到步骤S10并且第一半导体装置100再次输出测试信号131(步骤S10)。
将从步骤S13继续该解释。
如果通过AD转换测试信号131获得的数字信号211偏离预定范围，则测试电路220判定差值ΔV大于预定值VA(步骤S13：是)。在这种情况下，测试电路220生成与差值ΔV对应的调节信号141。测试电路220生成与差值ΔV对应的调节信号141并将调节信号141输出到SPI通信部分230(步骤S14)。SPI通信部分230接收从测试电路220输出的调节信号141，并通过SPI通信部分140将该信号输出到调节器电路150。
然后，调节器电路150响应于接收到的调节信号141来调节模拟信号处理电路120的输出(步骤S15)。在图4的信号处理系统300中，模拟信号处理电路120的输出的调节是借助调节器电路150来调节模拟信号处理电路120的输出。在图5的信号处理系统301中，模拟信号处理电路120的输出的调节是借助调节器电路150来调节参考电压生成电路110的输出。
当调节器电路150调节模拟信号处理电路120的输出时，第一半导体装置100或第一半导体装置101输出调节后的测试信号131(步骤S10)。随后，如果差值ΔV大于预定值VA，则信号处理系统300通过调节器电路150重复地调节模拟信号处理电路120的输出，通过多路复用器130重复地输出测试信号131，通过AD转换器电路210将测试信号重复地转换为数字信号211，并且通过测试电路220重复地比较数字信号211和期望值，直到差值ΔV下降到预定值VA以下为止。
通过信号处理，信号处理系统300抑制了由半导体装置100的内部电路生成的噪声的影响，并且调节模拟信号处理电路120的老化劣化的情况下的特性的改变。
在第二实施例的变形例中，多路复用器130可以在步骤S10中如下选择测试信号131：多路复用器130首先选择参考电压112作为测试信号131并输出该信号。然后，信号处理系统301执行步骤S10至S15的处理。如果在步骤S15之后处理返回到步骤S10，则多路复用器130可以选择第二处理信号127作为测试信号131并输出该信号。
<第三实施例>
参考图7，下面将描述第三实施例。图7是示出根据第三实施例的信号处理系统的框图。图7中的信号处理系统302与图4中的半导体装置300的不同之处在于：设置了第二半导体装置201来代替第二半导体装置200。第二半导体装置201包括测试电路220和SPI通信部分230之间的存储器250。
存储器250存储从测试电路220输出的调节信号141。存储器250是可重写和非易失性存储器部分，其包括例如闪存存储器、电可擦除可编程只读存储器(EEPROM)和磁随机存取存储器(MRAM)。由于存储器250是非易失性存储器部分，因此即使在信号处理系统302停止系统之后也可以存储调节信号141。因此，如果系统停止并重新启动，则调节器电路150可以读取存储在存储器250中的调节信号141。然后，调节器电路150可以响应于读取调节信号141来调节模拟信号处理电路120。利用该配置，信号处理系统302可以响应于在系统启动时存储的调节信号141来调节模拟信号处理电路120。
<第三实施例的变形例>
参考图8，下面将描述第三实施例的变形例。图8是示出根据第三实施例的信号处理系统的变形例的框图。图8中的信号处理系统303与图7中的信号处理系统300的不同之处在于，设置了第一半导体装置102来代替第一半导体装置100。第一半导体装置102在配置上与根据第一实施例参考图3中所示的第二变形例相同。具体而言，图7中的信号处理系统303包括第一半导体装置102中的存储器170和第二半导体装置201中的存储器250。
利用该配置，第一半导体装置100将测试信号输出到第二半导体装置200。然后，第二半导体装置200将用于调节模拟信号处理电路的调节信号141存储在存储器250和存储器170中。第一半导体装置响应于存储在存储器250或存储器170中的调节信号141来调节模拟信号处理电路120的输出。信号处理系统303可以通过将调节信号141存储在存储器250和存储器170中来抑制数据丢失。
显然，包括第一半导体装置102和第二半导体装置200的信号处理系统也适用于另一变形例。信号处理系统可以通过使用存储在第一半导体装置102中包括的存储器170中的调节信号来调节模拟信号处理电路120。利用该配置，信号处理系统可以响应于在系统启动时存储的调节信号来调节模拟信号处理电路120。因此，系统可以在短时间内启动。
在第一半导体装置102中，调节器电路150耦合到模拟信号处理电路120。调节器电路150可以耦合到参考电压生成电路110并调节参考电压。
<根据第三实施例的信号处理系统的信号处理方法>
参考图9，下面将描述根据第三实施例的信号处理系统302的处理。图9是示出根据第三实施例的信号处理系统的流程图。图9的流程图与图6的流程图的不同之处在于，在步骤S13和步骤S14之间插入了步骤S21。下面将讨论与图6的流程图的不同之处。
在图9的流程图中，如果通过对测试信号131进行AD转换而获得的数字信号211偏离预定范围，则测试电路220判定差值ΔV大于预定值VA(步骤S13：是)。在这种情况下，测试电路220生成与差值ΔV对应的调节信号141。测试电路220生成与差值ΔV对应的调节信号141并将调节信号141输出到存储器250。存储器250存储从测试电路220输出的调节信号141(步骤S21)。
然后，存储器250将存储的调节信号141输出到SPI通信部分230(步骤S14)。SPI通信部分230接收从存储器250输出的调节信号141，并通过SPI通信部分140将该信号输出到调节器电路150。后续处理与图6的流程图类似。
通过信号处理，信号处理系统300抑制了由半导体装置100的内部电路生成的噪声的影响，并调节模拟信号处理电路120的老化劣化的情况下的特性的改变。由于存储器存储调节信号141，因此调节器电路150可以读取在系统启动时存储的调节信号141。
在信号处理系统303中也类似地执行信号处理。在信号处理系统303的信号处理中，测试电路220可以将调节信号141输出到存储器250和存储器170两者。此外，调节器电路150可以从存储器250和存储器170中的至少一个接收调节信号141。然而，如果信号处理系统303被启动，则在没有SPI通信的情况下可以缩短启动时间。因此，在这种情况下，来自调节器电路150的调节信号更优选地被存储器170接收。
利用该配置，信号处理系统302和信号处理系统303通过将调节信号存储在存储器250或存储器170中来抑制数据丢失；同时，信号处理系统抑制了由半导体装置100的内部电路生成的噪声的影响，并且调节模拟信号处理电路120的老化劣化的情况下的特性的改变。
根据前述实施例具体描述了由本发明人完成的本发明。显然，本发明不限于这些实施例，并且可以在本发明的范围内进行各种改变。
至少一部分实施例可以如下面的注释中描述，但不限于此。
(注释1)
一种半导体装置，包括：
生成参考电压的参考电压生成电路；
模拟信号处理电路，根据所述参考电压输出第一处理信号；
测试信号输出部分，输出具有比所述第一处理信号低的电压的第二处理信号作为测试信号；
输入部分，接收用于输出的测试信号的调节信号；和
调节器电路，响应于所述调节信号来调节所述模拟信号处理电路的输出。
(注释2)
根据注释1所述的半导体装置，
其中所述模拟信号处理电路是包括放大器的电路，以及
所述调节器电路调节所述放大器的输入信号的电压。
(注释3)
根据注释1所述的半导体装置，
其中所述调节器电路通过调节所述参考电压来调节所述模拟信号处理电路的输出。
(注释4)
根据注释3所述的半导体装置，
其中所述测试信号输出部分输出所述第二处理信号和所述参考电压中的一个作为所述测试信号。
(注释5)
根据注释1所述的半导体装置，
其中所述测试信号输出部分接收用于从外部输出所述测试信号的指令，然后响应于所述指令输出所述测试信号。
(注释6)
根据注释1所述的半导体装置，还包括指令部分，如果所述模拟信号处理电路的驱动时间达到预定时间，则所述指令部分指令所述测试信号输出部分输出所述测试信号。
(注释7)
根据注释1所述的半导体装置，还包括用于存储所述调节信号的存储器部分，
所述调节器电路响应于存储在所述存储器部分中的所述调节信号来调节所述模拟信号处理电路的输出。
(注释8)
根据注释1所述的半导体装置，还包括重复地执行切换操作的切换电路。
(注释9)
一种信号处理系统，包括：
第一半导体装置，包括：生成参考电压的参考电压生成电路；模拟信号处理电路，根据所述参考电压输出第一处理信号；测试信号输出部分，输出具有比所述第一处理信号低的电压的第二处理信号作为测试信号；输入部分，接收用于输出的测试信号的调节信号；以及调节器电路，响应于所述调节信号来调节所述模拟信号处理电路的输出，以及
第二半导体装置，包括：AD转换器电路，将从所述第一半导体装置输出的所述测试信号转换成数字信号，然后输出所述数字信号；以及测试电路，将所述数字信号与存储的期望值进行比较，然后根据作为比较结果获得的差值输出所述调节信号。
(注释10)
根据注释9所述的信号处理系统，
其中所述模拟信号处理电路是包括放大器的电路，以及
所述调节器电路调节所述放大器的输入信号的电压。
(注释11)
根据注释9所述的信号处理系统，
其中所述调节器电路通过调节所述参考电压来调节所述模拟信号处理电路的输出。
(注释12)
根据注释11所述的信号处理系统，
其中所述测试信号输出部分输出所述第二处理信号和所述参考电压中的一个作为所述测试信号。
(注释13)
根据注释9所述的信号处理系统，其中，如果所述模拟信号处理电路的驱动时间达到预定时间，则所述测试信号输出部分输出所述测试信号，所述AD转换器电路将所述测试信号转换为所述数字信号并输出所述数字信号，所述测试电路比较所述数字信号和所述期望值并输出所述调节信号，并且所述调节器电路响应于所述调节信号来调节所述模拟信号处理电路的输出。
(注释14)
根据注释9所述的信号处理系统，
其中，如果所述差值大于预定值，则直到所述差值下降到所述预定值以下为止，所述调节器电路重复地调节所述模拟信号处理电路的输出，所述测试信号输出部分重复地输出所述测试信号，所述AD转换器电路将所述测试信号重复地转换为所述数字信号并输出所述数字信号，并且所述测试电路重复地比较所述数字信号和所述期望值。
(注释15)
根据注释9所述的信号处理系统，
其中所述第二半导体装置还包括用于存储要被输出到所述第一半导体装置的所述调节信号的存储器部分。
(注释16)
根据注释9所述的信号处理系统，
其中所述第一半导体装置还包括用于存储要被输出到所述调节器电路的所述调节信号的存储器部分。
(注释17)
根据注释9所述的信号处理系统，
其中所述第一半导体装置还包括用于存储要被输出到所述调节器电路的所述调节信号的存储器部分，以及
所述第二半导体装置还包括用于存储要被输出到所述第一半导体装置的所述调节信号的存储器部分。
(注释18)
根据注释9所述的信号处理系统，
其中所述第一半导体装置还包括重复地执行切换操作的切换电路。
(注释19)
一种信号处理方法，包括以下步骤：
由第一半导体装置生成参考电压；
由所述第一半导体装置根据所述参考电压输出第一处理信号作为模拟信号处理电路的输出；
由所述第一半导体装置输出具有比所述第一处理信号低的电压的第二处理信号作为测试信号；
由第二半导体装置将所述测试信号转换为数字信号，然后输出所述数字信号；
比较所述数字信号和存储的期望值，然后根据作为比较结果获得的差值由第二半导体装置输出调节信号；
由所述第一半导体装置接收所述调节信号；和
响应于所述调节信号由所述第一半导体装置来调节所述模拟信号处理电路的输出。
(注释20)
根据注释19所述的信号处理方法，
其中所述模拟信号处理电路是包括放大器的电路，以及
在调节所述模拟信号处理电路的输出的步骤中调节所述放大器的输入信号的电压。
(注释21)
根据注释19所述的信号处理方法，
其中通过改变所述参考电压来执行调节所述模拟信号处理电路的输出的步骤。
(注释22)
根据注释21所述的信号处理方法，
其中所述第一半导体装置输出所述第二处理信号和所述参考电压中的一个作为所述测试信号。
(注释23)
根据注释19所述的信号处理方法，
其中如果所述第一半导体装置的驱动时间达到预定时间，
输出所述测试信号，转换并输出所述数字信号，将所述数字信号与所述期望值相互比较，根据作为比较结果获得的差值输出所述调节信号，并且调节所述模拟信号处理电路的输出。
(注释24)
根据注释19所述的信号处理方法，
其中如果所述差值大于预定值，
直到所述差值下降至所述预定值以下为止，重复地调节所述模拟信号处理电路的输出，重复地输出所述测试信号，重复地转换和输出所述数字信号，并且重复地相互比较所述数字信号和所述期望值。
(注释25)
根据注释19所述的信号处理方法，还包括使所述第二半导体装置存储要被输出到所述第一半导体装置的所述调节信号的步骤。
(注释26)
根据注释19所述的信号处理方法，还包括使所述第一半导体装置存储要被输出到所述调节器电路的所述调节信号的步骤。
(注释27)
根据注释19所述的信号处理方法，还包括使所述第一半导体装置存储要被输出到所述调节器电路的所述调节信号的步骤，以及
使所述第二半导体装置存储要被输出到所述第一半导体装置的所述调节信号的步骤。
(注释28)
根据注释19所述的信号处理方法，
其中所述第一半导体装置重复地执行切换操作。

Claims (20)

1.一种半导体装置，包括：
参考电压生成电路，生成参考电压；
模拟信号处理电路，根据所述参考电压输出第一处理信号；
测试信号输出部分，输出具有比所述第一处理信号低的电压的第二处理信号作为测试信号；
输入部分，接收用于输出的测试信号的调节信号，以及
调节器电路，响应于所述调节信号来调节所述模拟信号处理电路的输出。
2.根据权利要求1所述的半导体装置，
其中所述模拟信号处理电路是包括放大器的电路，以及
其中所述调节器电路调节到所述放大器的输入信号的电压。
3.根据权利要求1所述的半导体装置，
其中所述调节器电路通过调节所述参考电压来调节所述模拟信号处理电路的输出。
4.根据权利要求3所述的半导体装置，
其中所述测试信号输出部分输出所述第二处理信号和所述参考电压中的一个作为所述测试信号。
5.根据权利要求1所述的半导体装置，
其中所述测试信号输出部分接收用于从外部输出所述测试信号的指令，然后响应于所述指令输出所述测试信号。
6.根据权利要求1所述的半导体装置，还包括指令部分，如果所述模拟信号处理电路的驱动时间达到预定时间，则所述指令部分指令所述测试信号输出部分输出所述测试信号。
7.根据权利要求1所述的半导体装置，还包括用于存储所述调节信号的存储器部分，
所述调节器电路响应于存储在所述存储器部分中的所述调节信号来调节所述模拟信号处理电路的输出。
8.根据权利要求1所述的半导体装置，还包括重复地执行切换操作的切换电路。
9.一种信号处理系统，包括：
第一半导体装置，包括：参考电压生成电路，生成参考电压；模拟信号处理电路，根据所述参考电压输出第一处理信号；测试信号输出部分，输出具有比所述第一处理信号低的电压的第二处理信号作为测试信号；输入部分，接收用于输出的测试信号的调节信号；以及调节器电路，响应于所述调节信号来调节所述模拟信号处理电路的输出，以及
第二半导体装置，包括：AD转换器电路，将从所述第一半导体装置输出的所述测试信号转换成数字信号，然后输出所述数字信号；以及测试电路，将所述数字信号与存储的期望值进行比较，然后根据作为比较结果获得的差值输出所述调节信号。
10.根据权利要求9所述的信号处理系统，
其中所述模拟信号处理电路是包括放大器的电路，以及
其中所述调节器电路调节到所述放大器的输入信号的电压。
11.根据权利要求9所述的信号处理系统，
其中所述调节器电路通过调节所述参考电压来调节所述模拟信号处理电路的输出。
12.根据权利要求11所述的信号处理系统，
其中所述测试信号输出部分输出所述第二处理信号和所述参考电压中的一个作为所述测试信号。
13.根据权利要求9所述的信号处理系统，
其中如果所述模拟信号处理电路的驱动时间达到预定时间，则所述测试信号输出部分输出所述测试信号，所述AD转换器电路将所述测试信号转换为所述数字信号并输出所述数字信号，所述测试电路将所述数字信号和所述期望值进行比较并输出所述调节信号，并且所述调节器电路响应于所述调节信号来调节所述模拟信号处理电路的输出。
14.根据权利要求9所述的信号处理系统，
其中如果所述差值大于预定值，则直到所述差值下降到所述预定值以下为止，所述调节器电路重复地调节所述模拟信号处理电路的输出，所述测试信号输出部分重复地输出所述测试信号，所述AD转换器电路将所述测试信号重复地转换为所述数字信号并输出所述数字信号，并且所述测试电路将所述数字信号和所述期望值重复地进行比较。
15.根据权利要求9所述的信号处理系统，
其中所述第二半导体装置还包括用于存储要被输出到所述第一半导体装置的所述调节信号的存储器部分。
16.根据权利要求9所述的信号处理系统，
其中所述第一半导体装置还包括用于存储要被输出到所述调节器电路的所述调节信号的存储器部分。
17.根据权利要求9所述的信号处理系统，
其中所述第一半导体装置还包括用于存储要被输出到所述调节器电路的所述调节信号的存储器部分，以及
其中所述第二半导体装置还包括用于存储要被输出到所述第一半导体装置的所述调节信号的存储器部分。
18.根据权利要求9所述的信号处理系统，
其中所述第一半导体装置还包括重复地执行切换操作的切换电路。
19.一种信号处理方法，包括以下步骤：
由第一半导体装置生成参考电压；
由所述第一半导体装置根据所述参考电压输出第一处理信号作为模拟信号处理电路的输出；
由所述第一半导体装置输出具有比所述第一处理信号低的电压的第二处理信号作为测试信号；
由第二半导体装置将所述测试信号转换为数字信号，然后输出所述数字信号；
将所述数字信号和存储的期望值进行比较，然后根据作为比较结果获得的差值由第二半导体装置输出调节信号；
由所述第一半导体装置接收所述调节信号；和
响应于所述调节信号由所述第一半导体装置调节所述模拟信号处理电路的输出。
20.根据权利要求19所述的信号处理方法，
其中所述模拟信号处理电路是包括放大器的电路，以及
其中在调节所述模拟信号处理电路的输出的步骤中调节到所述放大器的输入信号的电压。
CN201810931538.2A 2017-08-30 2018-08-16 半导体装置、信号处理系统和信号处理方法 Pending CN109428596A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-165091 2017-08-30
JP2017165091A JP2019047173A (ja) 2017-08-30 2017-08-30 半導体装置、信号処理システム、及び信号処理方法

Publications (1)

Publication Number Publication Date
CN109428596A true CN109428596A (zh) 2019-03-05

Family

ID=63165136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810931538.2A Pending CN109428596A (zh) 2017-08-30 2018-08-16 半导体装置、信号处理系统和信号处理方法

Country Status (5)

Country Link
US (1) US10461766B2 (zh)
EP (1) EP3451111A1 (zh)
JP (1) JP2019047173A (zh)
KR (1) KR20190024660A (zh)
CN (1) CN109428596A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023234267A1 (ja) * 2022-05-30 2023-12-07 ローム株式会社 マルチプレクサ回路、電源管理回路、電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0552048B1 (en) * 1992-01-16 1999-04-21 Hamamatsu Photonics K.K. A system for measuring timing relationship between two or more signals
EP0924588A1 (en) * 1997-10-16 1999-06-23 Varma, Dhruv Electronic thermostat control unit and its use in multipoint temperature controller for refrigeration and heating systems
US6775328B1 (en) * 1999-08-11 2004-08-10 Rambus Inc. High-speed communication system with a feedback synchronization loop
US20060082351A1 (en) * 2004-10-15 2006-04-20 Martins Marcus M Low power operation of back-up power supply
US8064300B2 (en) * 2005-08-25 2011-11-22 Renesas Electronics Corporation Optical disk apparatus, signal processing semiconductor integrated circuit constituting the same, and operation method
US7449872B2 (en) 2005-08-31 2008-11-11 Broadcom Corporation Low-power programmable low-drop-out voltage regulator system
JP5465965B2 (ja) 2009-03-31 2014-04-09 ルネサスエレクトロニクス株式会社 データ処理装置及びデータ処理システム
TWI384764B (zh) * 2010-12-03 2013-02-01 Ind Tech Res Inst 處理系統
JP5867065B2 (ja) 2011-12-22 2016-02-24 株式会社ソシオネクスト 降圧型電源回路
EP2759900B1 (en) 2013-01-25 2017-11-22 Dialog Semiconductor GmbH Maintaining the resistor divider ratio during start-up
US9857814B2 (en) * 2013-05-17 2018-01-02 Intel Corporation On-chip supply generator using dynamic circuit reference

Also Published As

Publication number Publication date
US20190068211A1 (en) 2019-02-28
US10461766B2 (en) 2019-10-29
EP3451111A1 (en) 2019-03-06
JP2019047173A (ja) 2019-03-22
KR20190024660A (ko) 2019-03-08

Similar Documents

Publication Publication Date Title
US5841996A (en) Serial communication interface system having programmable microcontroller for use in a battery pack
AU2016301712B2 (en) Apparatus and scheme for IO-pin-less calibration or trimming of on-chip regulators
US20080008012A1 (en) Implementation of a fusing scheme to allow internal voltage trimming
US5760720A (en) Digital trimming of on-chip analog components
CN103531243B (zh) 内部电压调整电路、内部电压调整方法以及半导体装置
US8866650B2 (en) Apparatus, systems and methods for for digital testing of ADC/DAC combination
EP3071978B1 (en) Battery fuel gauges using fet segment control to increase low current measurement accuracy
CN103941189A (zh) 电池监视系统、半导体装置、电池组系统及电池监视ic
CN104283559A (zh) 用于模数转换器的内建自测试
WO1997012310A9 (en) Digital trimming of on-chip analog components
JP2006314192A (ja) 充電装置
CN104868729A (zh) 包含系统电源单元的电子设备和供应电源电压的方法
EP3588113B1 (en) On-chip trimming circuit and method therefor
CN109428596A (zh) 半导体装置、信号处理系统和信号处理方法
US9945888B2 (en) On-die measurement technique for I/O DC parameters VOL and VOH
CN113157045B (zh) 电压调节器电路和方法
US7158841B1 (en) Active DC output control and method for controlling targeted applications
US20190004116A1 (en) Semiconductor device and battery monitoring system
US11927624B2 (en) Method for measuring quiescent current in a switching voltage regulator
JP5053577B2 (ja) 出力電圧調整方法
JP6020038B2 (ja) 蓄電モジュールの監視装置
JP6932108B2 (ja) 制御装置および制御方法
US20040100246A1 (en) Circuit configuration and method for measuring at least one operating parameter for an integrated circuit
US20200083895A1 (en) Electronic Control Device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190305

WD01 Invention patent application deemed withdrawn after publication