JP5053577B2

JP5053577B2 - 出力電圧調整方法

Info

Publication number: JP5053577B2
Application number: JP2006174627A
Authority: JP
Inventors: 清一芝崎
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2006-06-23
Filing date: 2006-06-23
Publication date: 2012-10-17
Anticipated expiration: 2026-06-23
Also published as: JP2008004848A

Description

本発明は、半導体装置の調整方法に関し、特に低消費電力で動作する半導体装置の出力電圧調整方法に関する。

近年、携帯電話や、デジタルカメラなど電池を電源として動作する携帯機器が増えている。これらの携帯機器は電池寿命を延ばして使い勝手を向上させることや、環境上の配慮からも消費電流の削減することが求められている。また、半導体素子の低電圧化が進み、半導体装置に供給される電源電圧よりも、低電圧で動作する回路を内蔵することできるようになってきた。

そのため、より低消費電力を目指すため、より低電圧で動作する内部回路を用いることによって、半導体装置内に外部より供給された入力電圧を低電圧に変換して出力する定電圧回路を、同一チップ内に設けた構成の半導体装置が普及してきた。

さらに、コストダウンの要求から、製造プロセスのバラツキに対しても歩留まりの向上が要求されている。
このような要求に対し、半導体集積回路が形成されている半導体チップごとに電源端子と内部の回路との間に出力電圧レベルを調整できる電源電圧変換回路を設け、半導体チップごと又は半導体ウエハごとに回路の動作を検出する速度検出回路を設け、この速度検出回路の出力信号に基づいて回路の動作速度が一定になるように前記電源電圧変換回路の出力電圧レベルを調整する半導体集積回路装置の電源調節方法が開示されている（例えば、特許文献１参照）。
特開平３−３８８６２号公報

ところで、上述した特許文献１記載の技術では、半導体装置に集積した回路の動作速度を調べるために、速度検出回路を別途設けていた。このため、半導体チップ面積がその分だけ余分に必要となる。

しかしながら、このような半導体チップ面積の増加を抑えるために、半導体ウエハごとに回路の動作を検出する速度検出回路を設けると、速度検出回路から離れた所にあるチップほど、速度検出回路との動作速度が一致しなくなる。また、速度検出回路の動作速度と実際の回路の動作速度とをできるだけ近い値にするには、半導体チップごとに速度検出回路を設ければよいが、半導体チップ面積が更に増加する。しかも、速度検出回路と実際の回路の動作速度は必ずしも一致しない。

そこで、本発明は、上述した実情を考慮してなされたものであって、半導体チップの面積を増やすことがなく、しかも正確に内部回路の電源電圧を設定することのできる出力電圧調整方法を提供することを目的とする。

上記課題を解決するために、請求項１に記載の発明は、トリミングにより出力電圧が調整可能な定電圧回路と、該定電圧回路の出力電圧によって動作する負荷回路とを１チップに内蔵した半導体装置内の前記定電圧回路の出力電圧を調整する方法において、前記負荷回路は外部クロックに同期して動作する同期回路を含み、該半導体装置のテスト時に、前記負荷回路の電源に所定の電圧を印加し、前記外部クロック周波数を徐々に高くして前記同期回路が所定の動作を行うことができなくなる前記外部クロック周波数を測定し、該外部クロック周波数と前記定電圧回路との比例関係によって算出される定電圧回路の出力電圧値となるように、前記定電圧回路の出力電圧をトリミングによって調整することを特徴とする。

上記構成によれば、トリミングにより出力電圧が調整可能な定電圧回路と、該定電圧回路の出力電圧によって動作する負荷回路とを１チップに内蔵した半導体装置のトリミング方法において、前記負荷回路は外部クロックに同期して動作する同期回路を設み、該半導体装置のテスト時に、前記負荷回路の電源に所定の電圧を印加し、前記外部クロック周波数を徐々に高くして前記同期回路が所定の動作を行うことができなくなる前記外部クロック周波数を調べ、該外部クロック周波数に基づいて、前記定電圧回路の出力電圧をトリミングするので、敢えて、速度検出回路を別途設ける必要がなくなり、しかも負荷回路が動作可能な負荷電圧に定電圧回路の出力電圧を高い精度で設定することができる。

請求項２に記載の発明は、請求項１記載の発明において、前記定電圧回路として、シリーズレギュレータを用いることを特徴とする。

請求項３に記載の発明は、請求項１又は２に記載の発明において、前記定電圧回路として、降圧型のＤＣ−ＤＣコンバータを用いることを特徴とする。

本発明によれば、負荷回路に含まれる同期回路が標準周波数のクロック信号によって動作可能な最低負荷電圧を調べ、その調べた電圧に基づいて負荷回路に電力を供給する定電圧回路の出力電圧をトリミングにより調整するようにしたので、負荷回路の確実な動作が保証でき、しかも消費電力の少ない半導体装置の製造が可能となる。

また、同期回路を直接クロック信号で駆動するため、従来のように別途速度検出回路を設ける必要がないので、チップ面積が小さくでき、正解な最低動作電圧を調べることが可能となった。

さらに、製造プロセスのバラツキによって、標準周波数のクロック信号と標準の負荷電圧では動作しないような半導体チップであっても、負荷回路に電力を供給する定電圧回路の出力電圧を少し高めに調整することで、標準周波数のクロック信号でも動作可能としたので、従来では不良として跳ねられていた半導体チップも良品として出荷可能となり、製造歩留まりを向上することが可能となった。

以下、図面を参照して、本発明の実施形態を詳細に説明する。
図１は、本発明に係る半導体装置の出力電圧調整方法の一実施の形態を示すテスト回路のブロック図である。
半導体装置１０は、定電圧回路１１と負荷回路１３とを含んでおり、入力電源端子Ｖin、負荷電源端子Ｖｏ、及びクロック信号入力端子CLを備えている。
テスタ２０は、半導体装置１０に負荷電源端子Ｖｏを介して負荷回路１３に電力を供給し、クロック信号入力端子CLを介して負荷回路１３にクロック信号CLKを出力する。
なお、負荷電源端子Ｖｏと接地電位との間に接続されているコンデンサＣｏはリプルやノイズ抑制用のバイパスコンデンサ（例えば、電解コンデンサ、セラミックコンデンサ）である。

定電圧回路１１は、入力電源端子Ｖinの電圧を降圧して出力電圧Ｖoutを出力する。出力電圧Ｖoutは半導体装置１０の負荷電源端子Ｖｏから出力されると共に、負荷回路１３にも供給されている。なお、本実施形態では、出力電圧Ｖoutはチップ内の配線で負荷回路１３に電力を供給するようにしているが、半導体装置１０に負荷回路１３の電源端子を設け、半導体装置１０の外部から供給するようにしても構わない。さらに、定電圧回路１１は出力電圧Ｖoutを調整するための、トリミング回路１２を含んでいる。
負荷回路１３は、外部クロック信号CLKに同期して動作する同期回路１４を含んでいる。

図２は、図１の定電圧回路１１をシリーズレギュレータで構成した場合の実施形態を示すテスト回路図である。
定電圧回路１１は、基準電圧Ｖref、誤差増幅回路AMP、出力トランジスタＭ１、及び抵抗Ｒ１、Ｒ２で構成されている。
定電圧回路１１の出力電圧Ｖoutは、Ｖref(Ｒ１＋Ｒ２)／Ｒ２で表されるから、出力電圧Ｖoutを調整するためには、抵抗Ｒ１か抵抗Ｒ２のいずれか一方、もしくは両方を可変抵抗にすれば良い。すなわち、抵抗Ｒ１か抵抗Ｒ２のいずれか一方、もしくは両方の抵抗を、レーザトリミングなどを用いて調整可能にしておくことにより出力電圧Ｖoutを調整することができる。

図３は、本発明の一実施形態としての調整方法を示すフローチャートである。
同図において、Ｓ１１〜Ｓ１７は工程番号である。
工程Ｓ１１において、テスタ２０から負荷電源端子Voに電源(以下負荷電圧とする)を供給する。このときの負荷電圧は、定電圧回路１１が出力する標準電圧に設定する。なお、このテスト時には、定電圧回路１１はテスタ２０からの印加電圧と競合しないように出力OFF状態にしておく。
工程Ｓ１２において、テスタ２０から負荷回路１３にクロック信号入力端子CLを介してクロック信号CLKを供給する。このとき供給するクロック信号CLKの周波数は標準動作時のクロック信号より低い周波数に設定しておく。
工程Ｓ１３において、負荷回路１３の同期回路１４の動作を確認する。
動作が正常であれば工程Ｓ１４に移行し、クロック信号CLKの周波数を少し高くして、再び工程Ｓ１３に戻る。
この工程Ｓ１３と工程Ｓ１４とを繰り返し行い、工程Ｓ１３において、動作異常が発生した場合は工程Ｓ１５に移行する。

工程Ｓ１５では、動作異常が発生したクロック周波数を調べる。
工程Ｓ１６では、動作異常が発生したクロック周波数から負荷回路１３の同期回路１４が標準周波数のクロック信号CLKで動作する最低負荷電圧を推測し、定電圧回路１１の出力電圧Ｖoutを何ボルトにするかを設定する。
工程Ｓ１７では、この設定値に基づいて、抵抗Ｒ１及び抵抗Ｒ２のいずれか一方、もしくは両方をトリミングして、定電圧回路１１の出力電圧Ｖoutの電圧が負荷回路１３の同期回路１４がクロック信号CLKの標準周波数で動作する最低電圧に設定する。
なお、クロック周波数CLKと、その周波数で動作可能な同期回路１４の電源電圧とは比例するので、事前に比例定数を調べておくことにより、正確に定電圧回路１１の出力電圧Ｖoutを同期回路１４の動作可能な最低電圧に設定することができる。

図４は、本発明の他の実施形態の調整方法を示すフローチャートである。
Ｓ２１〜Ｓ２７は工程番号である。
工程Ｓ２１において、テスタ２０から負荷電源端子Voに負荷電圧を供給する。このときの負荷電圧は、定電圧回路１１が出力する標準電圧より高めの電圧に設定する。なお、このテスト時には、定電圧回路１１はテスタ２０からの印加電圧と競合しないように出力OFF状態にしておく。
工程Ｓ２２において、テスタ２０から負荷回路１３にクロック信号端子CLを介してクロック信号CLKを供給する。このとき供給するクロック信号CLKの周波数は標準動作時の周波数に設定しておく。
工程Ｓ２３において、負荷回路１３の同期回路１４の動作を確認する。
動作が正常であれば工程Ｓ２４に移行し、負荷電圧を少し下げ、再び工程Ｓ２３に戻る。
この工程Ｓ２３と工程Ｓ２４とを繰り返し行い、工程Ｓ２３において、動作異常が発生した場合は工程Ｓ２５に移行する。
工程Ｓ２５では、動作異常が発生したときの負荷電圧を調べ、この負荷電圧から負荷回路１３が標準周波数のクロック信号で動作する最低負荷電圧を推測する。この推測値に基づいて定電圧回路１１の出力電圧Ｖoutの電圧を、抵抗Ｒ１及び抵抗Ｒ２のいずれか一方もしくは両方をトリミングして、定電圧回路１１の出力電圧Ｖoutを負荷回路１３の同期回路１４がクロック信号CLKの標準周波数で動作する最低電圧になるように調節する。

以上の方法により、負荷回路１３の同期回路１４が標準周波数のクロック信号CLKによって動作可能な最低負荷電圧を調べ、その電圧に基づいて定電圧回路１１の出力電圧Ｖoutを抵抗Ｒ１及びＲ２のいずれか一方、もしくは両方をトリミングするようにしたので、確実な動作が保証でき、しかも消費電力の少ない半導体装置の製造が可能となった。

また、同期回路１４を直接クロック信号CLKで駆動するため、従来のように別途速度検出回路を設ける必要がないので、チップ面積が小さくでき、正解な最低負荷電圧を調べることが可能となった。

さらに、製造プロセスのバラツキで標準周波数のクロック信号CLKと標準の負荷電圧とでは動作しないようなチップの場合でも、定電圧回路１１の出力電圧Ｖoutを少し高めに調整することで、従来では良品であるにもかかわらず不良品であると見なされていたチップも良品として出荷可能となり、製造歩留まりを向上することが可能となった。なお、本実施形態においては、定電圧回路１１がシリーズレギュレータの場合で説明したが、本発明はこれに限定されるものではなく、定電圧回路１１が降圧型のＤＣ−ＤＣコンバータであっても構わない。また、外部クロックには同期回路のクロックが実使用時はＰＬＬや発振回路等の同一チップ内部で生成されるクロック源から供給される場合にはテスト時に外部から供給されるテスト用クロックが含まれる。

本発明に係る半導体装置の出力電圧調整方法の一実施の形態を示すテスト回路のブロック図である。図１に示した定電圧回路をシリーズレギュレータで構成した場合の実施例を示すテスト回路図である。本発明の一実施の形態の調整方法を示すフローチャートである。本発明の他の実施形態の調整方法を示すフローチャートである。

符号の説明

１０半導体装置
１１定電圧回路
１２トリミング回路
１３負荷回路
２０テスタ
CLK クロック信号

Claims

トリミングにより出力電圧が調整可能な定電圧回路と、該定電圧回路の出力電圧によって動作する負荷回路とを１チップに内蔵した半導体装置内の前記定電圧回路の出力電圧を調整する方法において、
前記負荷回路は外部クロックに同期して動作する同期回路を含み、
該半導体装置のテスト時に、前記負荷回路の電源に所定の電圧を印加し、
前記外部クロック周波数を徐々に高くして前記同期回路が所定の動作を行うことができなくなる前記外部クロック周波数を測定し、
該外部クロック周波数と前記定電圧回路との比例関係によって算出される定電圧回路の出力電圧値となるように、前記定電圧回路の出力電圧をトリミングによって調整することを特徴とする出力電圧調整方法。
前記定電圧回路として、シリーズレギュレータを用いることを特徴とする請求項１記載の出力電圧調整方法。
前記定電圧回路として、降圧型のＤＣ−ＤＣコンバータを用いることを特徴とする請求項１又は２記載の出力電圧調整方法。