KR100947571B1

KR100947571B1 - 전원 장치 및 이것을 사용한 반도체 시험 시스템

Info

Publication number: KR100947571B1
Application number: KR1020070050270A
Authority: KR
Inventors: 이사무 고라
Original assignee: 요코가와 덴키 가부시키가이샤
Priority date: 2006-05-24
Filing date: 2007-05-23
Publication date: 2010-03-15
Also published as: US7737718B2; JP4735976B2; TWI357502B; JP2007315829A; US20070296454A1; KR20070114006A; TW200819768A

Abstract

본 발명은 전원 장치 및 이것을 사용한 반도체 시험 시스템에 관한 것으로서, 부하에 인가되는 전압이 가변이라 하더라도, 소형화할 수 있는 전원 장치 및 반도체 시험 시스템을 실현하는 것을 과제로 한다.

상기 과제를 해결하기 위하여, 본 발명은, 부하에 인가되는 전압을 피드백시켜서 설정 전압과의 오차를 구하고, 상기 오차에 기초하여 출력 앰프가 부하에 흐르는 전류량을 증감시켜서 부하에 소정의 전압을 인가하는 전원 장치를 개량한 것이다. 상기 장치는, 출력 앰프의 전원 전압의 전압 레벨을, 설정 전압의 전압 레벨에 추종시키는 전압 변환부를 설치한 것을 특징으로 한다.

전원 장치, 반도체 시험, 부하, 소형화, 가변 전압, 방열 억제, 스위칭 제어

Description

전원 장치 및 이것을 사용한 반도체 시험 시스템{POWER UNIT AND SEMICONDUCTOR TEST SYSTEM USING THE SAME}

도 1은 본 발명의 제1 실시예를 나타낸 구성도이다.

도 2는 도 1에 나타낸 전원 장치(200)의 출력 앰프(4)의 플러스측 출력에서 손실로서 소비되는 전력을 나타낸 개념도이다.

도 3은 전원 장치(200)를 복수개의 채널에 실장 시의 전원 장치(200) 전체에서 출력 가능한 총 전류와 출력 전력의 개념도이다.

도 4는 본 발명의 제2 실시예를 나타낸 구성도이다.

도 5는 본 발명의 제3 실시예를 나타낸 구성도이다.

도 6은 종래의 전원 장치를 사용한 반도체 시험 시스템의 구성을 나타낸 도면이다.

도 7은 종래의 전원 장치를 복수개 사용한 반도체 시험 시스템의 구성을 나타낸 도면이다.

도 8은 도 6에 나타낸 전원 장치(100)의 출력 앰프(4)의 플러스측 출력에서 손실로서 소비되는 전력을 나타낸 개념도이다.

도 9는 전원 장치(100)를 복수개의 채널 실장 시의 전원 장치(100) 전체에서 출력 가능한 총 전류와 출력 전력의 개념도이다.

[부호의 설명]

4: 출력 앰프 6: 전류 측정 회로

7: DUT 8, 11: 스텝 다운 컨버터

9, 12: 바이어스 전원(레벨 시프트 회로) 10: 타이밍 조정부

U1: 전원 유닛

[특허 문헌 1] 일본국 특개 2005-98896호 공보

본 발명은, 예를 들면, 반도체 시험 시스템에 사용되고, 부하(예를 들면, 피검사 대상인 디바이스)에 인가하는 인가 전압을 피드백하여, 설정 전압과의 오차를 구하고, 상기 오차에 기초하여 출력 앰프가 부하에 흐르는 전류량을 증감시켜서 부하에 소정의 전압을 인가하는 전원 장치 및 이것을 사용한 반도체 시험 시스템에 관한 것으로서, 상세하게는, 부하에 대한 인가 전압이 가변이라 하더라도, 소형화가 가능한 전원 장치 및 반도체 시험 시스템에 관한 것이다.

반도체 시험 시스템(이른바 IC 테스터, LSI 테스터 등, 이하, 테스터로 약칭)에서는, 피검사 대상인 디바이스(이하, DUT(Device Under Test)로 약칭)를 고정밀도로 검사·시험하기 위하여, DUT에 고정밀의 전압을 인가할 필요가 있다. 따라서, 고정밀의 전압을 출력하는 전원 장치가 테스터에 설치된다. 그리고, 전원 장 치로부터 DUT로 흐르는 전류를 측정함으로써 DUT의 불량 여부의 판정을 행하고 있다. DUT로서는, 예를 들면, IC, LSI 테스터 등이 있다(예를 들면, 특허 문헌 1 참조)

도 6은 테스터에 종래의 전원 장치를 사용한 구성을 나타낸 도면이다.

도 6에 있어서, 전원 장치(100)는 테스터 본체에 설치되고, 전압 버퍼(1), DAC(2), 오차 앰프(3), 출력 앰프(4), 전류 검출 회로(5) 및 전류 측정 회로(6)를 구비하고, DUT(7)에 전압·전류를 출력하는 동시에, DUT(7)에 인가하고 있는 전압의 레벨을 모니터링한다.

DUT(7)는 부하이며, 입출력용의 복수개의 단자를 구비하고, 원하는 단자(DUT단)에 전원 장치(100)로부터 소정의 전압 Vout이 인가된다. 또한, DUT(7)는, 테스터의 테스트 헤드(도시하지 않음)의 퍼포먼스 보드(도시하지 않음) 상에 설치된다.

전압 버퍼(1)에는, 비반전 입력 단자에 DUT(7)에 인가되는 인가 전압 Vout이 입력된다. DAC(2)는, 전압 발생 회로의 일종으로서, 설정된 설정 전압 Vout을 출력한다. 오차 앰프(3)에는, 전압 버퍼(1)로부터의 출력 전압과 DAC(2)로부터의 출력 전압이 입력된다.

출력 앰프(4)는, 오차 앰프(3)의 오차 신호를 입력받고, DUT(7)의 DUT 단으로의 전류량을 증감시켜서, 오차분을 보정한 전압 Vout을 DUT(7)에 인가한다. 또한, 출력 앰프(4)에는, 출력 단자와 반전 입력 단자가 접속된다. 또한, 출력 앰프(4)는, 전원 유닛 U1으로부터의 전원 전압(전압 레벨은, 플러스극 측이 VDD, 마이너스극 측이 VEE)에 의해 구동된다. 여기서, 전원 유닛 U1은, 출력 앰프(4)의 출력 전압 및 출력 전류에 구속받지 않고, 항상 일정한 전압 레벨을 출력한다.

전류 검출 회로(5)는 출력 앰프(4)와 DUT(7) 사이에 설치된다. 전류 측정 회로(6)는 전류 검출 회로(5)로부터의 신호에 의해 전류 측정을 행한다. 그리고, 전압 버퍼(1), DAC(2), 오차 앰프(3) 및 전류 검출 회로(5) 등에도 전원 유닛 U1으로부터 전원 전압이 인가되지만, 그에 대한 도시는 생략한다.

이와 같은 장치의 동작을 설명한다.

DAC(2)는 설정된 설정 전압 Vout을 출력한다. 그리고, 오차 앰프(3)의 비반전 입력 단자에 DAC(2)로부터의 전압 신호가 입력되고, 반전 입력 단자에 전압 버퍼(1)를 통하여 DUT(7)에 인가되어 있는 전압이 피드백되어 입력된다.

또한, 오차 앰프(3)는 출력 가능한 범위 내에서 오차를 증폭하여 출력 앰프(4)의 비반전 입력 단자에 출력한다. 그리고, 출력 앰프(4)는 오차 앰프(3)로부터의 오차 신호에 기초하여, 오차 앰프(3)에서의 전압 오차가 작아지도록, DUT(7)에 대한 전류량을 증감시킨다. 즉, DAC(2)의 설정 전압을 기준으로 하고 있다.

그리고, 전류량의 증감에 의해 변경된 DUT(7)에 대한 인가 전압이, 버퍼(1)를 통하여 다시 오차 앰프(3)로 피드백되어 오차 앰프(3)가 오차를 검출한다. 또한, 출력 앰프(4)는 오차를 감소시키도록 전류량을 증감시킨다. 이와 같이 하여 최종적으로는, DUT(7)에 인가되는 전압 레벨이, DAC(2)의 설정 전압 Vout와 동일한 전압 레벨이 되고, 상기 전압 레벨을 유지한다.

한편, 전류 검출 회로(5)는 DUT(7)에 대한 전류를 전압으로 변환하고, 전류 측정 회로(7)의 ADC(도시하지 않음)는 전압을 AD 변환하고, 후단의 판정 회로(도시 하지 않음)에 출력하며, 판정 회로(도시하지 않음)는 DUT(7)의 불량 여부의 판정을 행한다.

도 7은 테스터에 전원 장치(100)를 복수개의 채널로 실장한 구성을 나타낸 도면이다. 각각의 전원 장치(100)는 DUT(7)의 상이한 단자에 전압을 인가하지만, 출력 앰프(4)는 동일한 전원 유닛 U1으로부터 전원 전압 VDD 및 VEE를 인가받는다.

그리고, DAC(2)의 설정 전압과 DUT(7)의 인가 전압에 오차가 생기는 주요 원인은, DAC(2)의 기준 전위와 DUT(7)의 기준 전위 사이에 전위차가 생기기 때문이다. 통상적으로, DUT(7)는 테스터 전체의 기준 전위가 되는 그라운드에 접속된다(DAC(2)의 기준 전위도 테스터 전체의 기준 전위가 되는 그라운드에 접속된다). 그러나, DUT(7)에 큰 전류가 흐르면, DUT(7)로부터 그라운드로 흐르는 신호선에서 전압 강하가 발생한다. 따라서, 시스템의 그라운드의 기준 전위와 DUT(7)의 기준 전위(DUT(7)의 기준 전위용 단자의 전압)가 상이하여, DAC(2)의 기준 전위와 DUT(7)의 기준 전위에 차가 생긴다. 그 외의 오차 요인으로서는, 예를 들면, 전류 검출 회로(5) 및 DUT(7)까지의 경로 저항에 수반하는 전압 강하 등이 있다.

전원 장치(100)의 출력 전압은, 디바이스의 종류나 다양한 시험 항목에 대응 가능하도록, 전압 레벨이 가변, 즉, DAC(2)가 출력할 수 있는 설정 전압은 가변이되어 있다. 예를 들면, 사양의 일례로서, 출력 전압이 0 내지 10[V]로 설정되어 있다. 그리고, 출력 앰프(4)의 전원 전압 레벨은, 출력 앰프(4)가 출력하는 출력 전압 레벨에 대해서 바이어스 전압을 더한 만큼의 전위차가 필요하다. 예를 들면, 전위차 ΔV = 5[V]정도가 필요하다. 따라서, 출력 앰프(4)에 대한 전원 전압 레벨 VDD 및 VEE는 고정이므로, 전원 장치(100)의 출력 전압의 사양을 만족시키기 위해서는, 플러스측의 전원 전압 레벨 VDD를, 적어도 15[V]로 설정할 필요가 있다.

또한, DUT(7)에서, 플러스 극성의 전류 Iout을 소비하는 경우에는, 출력 앰프(4)의 플러스극 측의 전원 전압 단자(전압 레벨 VDD측)를 경유하여, DUT(7)에 공급된다. 마이너스 극성의 전류 Iout을 소비하는 경우에는, 출력 앰프(4)의 마이너스극 측의 전원 전압 단자(전압 레벨 VEE측)를 경유하여, DUT(7)로부터 공급된다.

그리고, 출력 앰프(4)의 전원 전압 레벨 VDD 및 VEE(즉, 전원 유닛 U1이 출력하는 전압 레벨)는, DAC(2)의 설정 전압, DUT(7)의 소비 전류 Iout에 관계없이, 정전압 동작으로 제어된다.

여기서, 도 8은, 출력 앰프(4)의 플러스측 출력에서 손실로서 소비되는 전력을 나타낸 개념도이다. 예를 들러, VDD = 15[V], Vout = 1[V], Iout= 5[A]로 설정하면, 출력 앰프(4)에서의 전력 손실은, 70[W] = {(전원 전압 레벨 - 출력 전압 레벨) × 출력 전류}가 된다. 또한, Vout = O[V]에서는, 손실되는 소비 전력은 최대인 75[W]가 된다. 그리고 소비되는 전력은, 열로서 출력 앰프(4)로부터 방출된다.

또한, 도 9는 도 7에 나타낸 바와 같이 복수개의 채널을 실장 시의 전원 장치(100) 전체에서 출력 가능한 총 전류와 출력 전력의 개념도이다. 예를 들어, Vout = 10[V](최대의 출력 레벨), ΔV = 5[V], 전원 유닛 U1의 정격 전력 150[W]로 설정하면, DAC(2)의 설정 전압에 관계없이, 합계 전류 10[A]가 최대가 되고, 결과적으로 설정 전압의 전압 레벨이 낮을수록, 전력의 사용 효율이 저하된다.

특히, 반도체 시험 시스템으로 측정하는 DUT(7)의 디바이스는, 최근, 저전압, 대전류화의 경향이 있다. 이와 같은 저전압으로 대전류를 디바이스에 출력하는 경우, 종래의 전원 장치(100)에서는 방열이 문제가 된다. 그러므로, 전원 장치(100)의 방열을 위한 설계 규모가 커짐에 따라, 전원 장치(100)의 대형화 및 비용 상승의 요인이 되고 있다.

그리고, 반도체 시험 시스템에서는, 다수의 전원 장치(100)를 구비하므로 방열량도 커지고, 장치의 소형화가 곤란하며, 비용을 저감하기 곤란한 문제가 있다.

따라서, 본 발명의 목적은, 부하에 대한 인가 전압이 가변이라 하더라도, 소형화가 가능한 전원 장치 및 반도체 시험 시스템을 실현하는 것이다.

청구항 1에 기재된 발명은,

부하에 인가하는 인가 전압을 피드백하여 설정 전압과의 오차를 구하고, 상기 오차에 기초하여 출력 앰프가 상기 부하에 대한 전류량을 증감시켜서 상기 부하에 소정의 전압을 인가하는 전원 장치에 있어서,

상기 출력 앰프의 전원 전압의 전압 레벨을, 상기 설정 전압의 전압 레벨에 추종시키는 전압 변환부를 설치한 것을 특징으로 한다.

청구항 2에 기재된 발명은, 청구항 1에 기재된 발명에 있어서,

전압 변환부는,

상기 설정 전압의 전압 레벨에 바이어스 전압을 더하는 레벨 시프트 회로와,

상기 레벨 시프트 회로로부터의 전압 레벨을 기준 전압으로 하여 입력받고, 상기 출력 앰프에 출력하는 전원 전압을 상기 기준 전압과 동일한 전압 레벨로 변환하여 출력하는 DC-DC 컨버터를 구비한 것을 특징으로 한다.

청구항 3에 기재된 발명은, 청구항 2에 기재된 발명에 있어서,

상기 DC-DC 컨버터는, 스텝다운 컨버터인 것을 특징으로 한다.

청구항 4에 기재된 발명은,

디바이스의 검사를 행하는 반도체 시험 시스템에 있어서,

전원 유닛과,

상기 전원 유닛으로부터 전력이 공급되어 구동하는 청구항 1 내지 청구항 3중 어느 하나에 기재된 전원 장치

를 구비하고, 상기 부하는 피검사 대상인 디바이스인 것을 특징으로 한다.

청구항 5에 기재된 발명은, 디바이스의 검사를 행하는 반도체 시험 시스템에 있어서,

전원 유닛과,

상기 전원 유닛으로부터 전력이 공급되어 구동하는 청구항 2 또는 청구항 3에 기재된 전원 장치를 구비하고, 상기 부하는 피검사 대상인 디바이스이며,

상기 전원 장치의 DC-DC 컨버터는 스위칭 전원이며, 시스템 제어용의 클록 신호에 동기하여 스위칭 제어하는 것을 특징으로 한다.

청구항 6에 기재된 발명은, 청구항 5에 기재된 발명에 있어서,

상기 전원 장치로부터 상기 피검사 대상인 디바이스에 공급되는 전류를 측정하는 전류 측정 회로와,

상기 전류 측정 회로가 전류를 측정하는 중에는, 상기 스위칭 전원의 스위칭 을 정지시키는 타이밍 조정부를 설치한 것을 특징으로 한다.

청구항 7에 기재된 발명은, 청구항 4 내지 청구항 6 중 어느 하나에 기재된 발명에 있어서,

상기 전원 장치를 복수개 구비하고, 상기 복수개의 전원 장치는 동일한 전원 유닛으로부터 전력이 공급되는 것을 특징으로 한다.

청구항 8에 기재된 발명은, 청구항 5 또는 청구항 6에 기재된 발명에 있어서,

상기 전원 장치를 복수개 구비하고, 상기 복수개의 전원 장치에는 동일한 전원 유닛으로부터 전력이 공급되고, 상기 전원 장치 간을 동기시켜서 스위칭 제어하는 것을 특징으로 한다.

[실시예]

이하, 도면을 사용하여 본 발명의 실시예를 설명한다.

(제1 실시예)

도 1은 본 발명의 제1 실시예(테스터에 사용한 예)를 나타낸 구성도이다. 여기서, 도 6과 동일한 구성 요소에는 동일한 부호를 부여하고 그에 대한 설명은 생략한다. 도 1에서, 전원 장치(200)는 테스터 본체에 설치되고, 도 6에 나타낸 전원 장치(100)에 스위칭 전원의 일종인 스텝다운 컨버터(강압형 컨버터)(8), 바이어스 전원(9)이 설치된다.

스텝다운 컨버터(8)는, DC-DC 컨버터이며, 전원 유닛 U1으로부터의 전원 전압 레벨 VDD를 강하시키고, 바이어스 전원(9)으로부터의 기준 전압과 동일한 전압 레벨 VTR로 변환하며, 출력 앰프(4)의 플러스측의 전원 전압 단자로 출력한다. 그리고, 스텝다운 컨버터(8)는, 입력 전압보다 낮은 출력 전압을 출력하지만, 출력 전압이 낮다는 것은, (컨버터(8)에 대한 입력 전압의 진폭의 절대값) > (컨버터(8)의 출력 전압의 진폭의 절대값)을 의미한다. 예를 들면, 컨버터(8)에 대한 플러스측의 입력 전압이 +15[V]이면, 출력 앰프(4)에 대한 출력 전압은 +5 ~ +10[V]이며, 마이너스측의 전압이 -15[V]이면 -10 ~ -5[V]를 출력한다.

또한, 스텝다운 컨버터(8)는, 일반적으로 95% 정도의 고효율의 전력 변환이 가능하며, 전 기간(내장하는 스위칭·트랜지스터가 ON되어 있는 기간과 OFF되어 있는 기간을 포함하는 양쪽 기간)에 출력 측 정류 평활용 콘덴서에 충전 전류가 흐른다. 따라서, 직류 출력의 리플이 작아지고 전류 특성이 양호하게 된다.

바이어스 전원(9)은, 레벨 시프트 회로이며, 오차 앰프(3)의 출력 단자와 출력 앰프(4)의 비반전 입력 단자의 경로상의 전압 레벨에 바이어스 전압(전위차를 ΔV로 한다)을 더하여, 스텝다운 컨버터(8)로 기준 전압을 출력한다. 여기서, 스텝다운 컨버터(8)와 바이어스 전원(9)으로 전압 변환부를 구성한다.

이와 같은 장치의 동작을 설명한다.

레벨 시프트 회로(9)는, 오차 앰프(3)로부터의 오차 신호의 전압 레벨에 바이어스 전압을 더하여, 기준 전압으로서 스텝다운 컨버터(8)로 출력한다. 그리고, 스텝다운 컨버터(8)가, 전원 유닛 U1으로부터의 전압 레벨 VDD를 기준 전압과 동일한 전압 레벨 VTR로 변환하고, 출력 앰프(4)로 전원 전압 VTR로서 출력한다. 이 때, 스텝다운 컨버터(8)는, 전원 장치(200)의 기준이 되는 클록 신호에 동기하여 스위칭을 행하면 된다. 즉, 테스터에서는, 테스터 전체를 동기시키기 위한 클록 신호가 클록부(도시하지 않음)로부터 전원 장치(200)의 DAC(2)나 전류 측정 회로(6)에도 공급된다. 그리고, 스텝다운 컨버터(8)가, 클록부(도시하지 않음)의 클록 신호로부터, 클록 신호의 주기와 동기한 삼각파를 생성하여 클록 신호와 동일한 주파수로 스위칭을 행하면 된다.

그리고, 출력 앰프(4)는, 전류 드라이브 회로로서 동작하고, 전압을 등배(×1)로 증폭하는 전압 버퍼이다. 즉, 스텝다운 컨버터(8)에 대한 기준 전압의 전압 레벨은, 전원 장치(200)의 출력 전압(즉, DUT(7)에 대한 인가 전압)의 전압 레벨에 바이어스 전압을 가산한 값(Vout + ΔV)이 된다. 또한, 전원 장치(200)의 출력 전압은, DAC(2)의 설정 전압의 전압 레벨을 기준으로 하고 있다. 따라서, 스텝다운 컨버터(8)로부터의 출력 앰프(4)에 대한 전원 전압의 전압 레벨 VTR은, DAC(2)의 설정 전압의 전압 레벨에 추종하고 있다.

그리고, 출력 앰프(4)의 전원 전압이, 플러스극 측의 전압 레벨 VTR(설정 전압에 의해 가변), 마이너스극 측의 전압 레벨 VEE가 된다. 또한, 출력 앰프(4)가, 오차 앰프(3)의 오차 신호에 기초하여, DUT(7)에 있어서, 플러스 극성의 전류 Iout을 소비하는 경우에는, 출력 앰프(4)의 플러스극 측의 전원 전압 단자(전압 레벨 VTR측)를 경유하여, DUT(7)에 공급한다. 마이너스 극성의 전류 Iout을 소비하는 경우에는, 출력 앰프(4)의 마이너스극 측의 전원 전압 단자(전압 레벨 VEE측)를 경유하여, DUT(7)로부터 공급받는다.

그리고, 상기 이외의 전압 버퍼(1), DAC(2), 오차 앰프(3), 출력 앰프(4), 전류 검출 회로(5) 및 전류 측정 회로(6)의 동작은 도 6에 나타낸 장치와 마찬가지이므로 이들에 대한 설명을 생략한다.

여기서, 도 2는 출력 앰프(4)의 플러스측 출력에서 손실로서 소비되는 전력을 나타낸 개념도이다. 도 8의 일례에 맞추어서, VDD = 15[V], Vout = 1[V], Iout = 5[A], ΔV = 5[V]로 설정하면, VTR = 6[V]가 된다. 그리고, 출력 앰프(4)에서의 전력 손실은, 하기와 같이 된다.

소비 전력 = (전원 전압 레벨 VTR - 출력 전압 레벨 Vout) × 출력 전류 Iout

= AV × 출력 전류 Iout

= 5[V] × 5[A]

= 25[W]

또한, 도 3은, 도 1에 나타낸 본 발명의 전원 장치(200)를 도 7에 나타낸 바와 같이 복수개 실장한 경우에, 전원 장치(200) 전체에서 출력 가능한 총 전류와 출력 전력의 개념도이다. 도 9의 일례에 맞추어서, Vout = 10[V](최대 출력 레벨), 바이어스 전압 ΔV = 5[V], 전원 유닛 U1의 정격 전력 150[W]로 설정하면, DAC(2)의 설정 전압에 의해, 출력 전류 Iout이 변화한다. 예를 들면, 출력 전압 Vout = 10[V]에서는, 최대 출력 전류의 합계가 10[A]가 되고, 출력 전압 Vout = 1[V]에서는, 최대 출력 전류의 합계가 25[A]로 증가한다.

그리고, 도 3에 있어서, 스텝다운 컨버터(8)의 변환 효율을 100%로 계산하고 있다. 실제로는 95% 정도이지만, 도 6 및 도 7에 나타낸 전원 장치(100)와 비교하 여, 설정 전압의 전압 레벨 Vout이 낮을수록, 전력의 사용 효율이 대폭 개선된다.

이와 같이, 레벨 시프트 회로(9)가, 전압 레벨이 가변인 설정 전압에 바이어스 전압 ΔV를 더하여 기준 전압을 생성한다. 그리고, 스텝다운 컨버터(8)는, 전원 전압의 전압 레벨 VTR을 기준 전압과 마찬가지로 행하여 출력 앰프(4)에 공급하므로, 출력 앰프(4)의 출력 전압 레벨에 구애받지 않고, 출력 앰프(4)에서의 소비 전력(손실분)을 일정(ΔV × Iout)하게 유지할 수 있다. 이로써, 방열을 억제할 수 있고, 방열 설계를 위한 구성 요소가 대폭 감소되고, 회로 구성의 소형화를 도모할 수 있으므로, 비용도 억제할 수 있다.

또한, 스텝다운 컨버터(8)가, 설정 전압에 추종시킨 전압 레벨을 출력 앰프(4)로 설정하므로, 전원 유닛 U1의 전압 레벨 VDD를 높일 수 있게 된다. 이로써, 전원 유닛 U1으로부터의 각 앰프(1, 3), DAC(2) 등에서의 배선 경로를 흐르는 공급 전력량을 저감할 수 있다. 따라서, 비용을 억제한 테스터를 구성할 수 있다.

또한, 출력 앰프(4)의 소비 전력(손실분)을 일정하게 유지하므로, 테스터에 전원 장치(200)를 복수 채널 실장하고, 또한 출력 앰프(4)의 출력 전압이 낮은 경우라 하더라도, 전원 유닛 U1의 정격 출력 전력을 억제할 수 있다. 바꾸어 말하면, 전력 유닛 U1의 전력을 증가시키지 않고, 복수 채널의 전원 장치(200)로부터 출력 전력을 출력할 수 있다. 그리고, 최근, 테스터에서는, DUT(7)에 공급하는 전원 전류의 경향으로서 저전원 전압 레벨일수록 대전류화의 경향이 크고, 따라서, 테스터에 실장하는 전원 장치(200)의 개수가 많고, DUT(7)에 대한 전압 레벨이 낮을수록, 전원 유닛 U1의 사용 효율이 개선된다.

[제2 실시예]

도 4는, 본 발명의 제2 실시예를 나타낸 구성도이다. 여기서, 도 1과 동일한 요소에는 동일한 부호를 부여하고, 그에 대한 설명을 생략한다. 도 4에 있어서, 타이밍 조정부(10)가 새로 설치된다. 타이밍 조정부(10)는, 클록부(도시하지 않음)로부터의 클록 신호에 기초하여, 전류 측정 회로(6)의 ADC(도시하지 않음)의 변환의 타이밍과 스텝다운 컨버터(8)의 스위칭의 타이밍 조정을 행한다. 즉, 전류 측정 회로(6)에 AD 변환시켜서 전류 측정을 행하게 하고 있는 동안에는, 스텝다운 컨버터(8)의 스위칭을 정지시킨다. 일례로서는, 타이밍 조정부(10)가, 클록 신호에 동기하여 INH 신호를 생성하고, INH 신호가 로 레벨의 타이밍에서 전류 측정 회로(6)에 AD 변환시킨다. 그리고, 타이밍 조정부(10)가 INH 신호와 클록 신호의 AND를 구하여, 스텝다운 컨버터(8)에 출력한다.

즉, 테스터에서는, DUT(7)에 대한 출력 전류 Iout을 고정밀도로 측정할 필요가 있다. 그리고, 전술한 바와 같이, 전류 측정은, 전류 검출 회로(5)에 의해 DUT(7)에 대한 전류를 전압으로 변환하고, 전류 측정 회로(7)의 ADC(도시하지 않음)에 의해 전압을 AD 변환하여 후단의 판정 회로(도시하지 않음)에 출력한다. 그리고, 판정 회로(도시하지 않음)가 DUT(7)의 불량 여부를 판정한다. 스텝다운 컨버터(8)의 스위칭에 의해, 컨버터(8)로부터의 출력에는 전압 노이즈 및 전류 노이즈가 실린다. 그리고, 일반적으로, 전원 장치(200)로부터의 전압 노이즈는, DUT(7)의 DUT단에 콘덴서를 설치하여 제거하고 있다. 한편, 전원 장치(200)의 전류 측정은, 전류 노이즈의 증가에 의해 전류 측정 정밀도가 악화된다.

그래서, 도 4에 나타낸 회로에서는, 타이밍 조정부(10)가, 전류 측정 회로(7)에서 전류 측정중(측정에 사용하는 데이터를 AD 변환중)에는, 스텝다운 컨버터(8)의 스위칭 동작을 정지시킨다. 이로써, 스텝다운 컨버터(8)의 스위칭에 의한 전류 노이즈를 저감할 수 있고, 고정밀도로 출력 전류를 측정할 수 있다.

그리고, 본 발명은 이에 한정되지 않고, 이하에 나타내는 바와 같이 구성될 수도 있다.

스텝다운 컨버터(8)가, 출력 앰프(4)의 플러스측의 전원 전압 레벨을 설정 전압에 추종시키는 구성을 나타냈으나, 출력 앰프의 마이너스측의 전원 전압 레벨을 추종시켜도 된다. 즉, 도 5에 나타낸 바와 같이 구성될 수도 있다. 여기서, 도 1과 동일한 요소에는 동일한 부호를 부여하고, 그에 대한 설명은 생략한다. 도 5에 있어서, 스텝다운 컨버터(11), 바이어스 전원(12)이 설치된다. 그리고, 바이어스 전원(12)이, 설정 전압에 바이어스 전압 ΔV를 더하여 기준 전압을 생성한다. 또한, 스텝다운 컨버터(11)가, 전원 유닛 U1으로부터의 전원 전압 레벨 VEE를 낮게 하여, 바이어스 전원(12)으로부터의 기준 전압과 동일한 전압 레벨 VTR＇로 변환하여, 출력 앰프(4)의 마이너스측의 전원 전압 단자에 출력한다. 물론, 플러스측의 스텝다운 컨버터(8) 및 바이어스 전원(9)를 구비하지 않고, 마이너스측 만을 설정 전압에 추종시켜도 된다.

또한, 전원 장치(200)를 복수개 채널 실장하고, 동일한 전원 유닛 U1으로부터 전력이 공급되는 구성을 나타냈으나, 도시하지 않은 스위치 제어부를 설치하고, 상기 스위치 제어부가, 전원 장치(200) 간의 스텝다운 컨버터(8)의 동기를 도모하 여 스위칭 제어하면 된다.

또한, 바이어스 전원(8)의 바이어스 전압 ΔV = 5[V]로 설정하는 구성을 나타냈으나, 전위차 ΔV는 임의의 값이다. 마찬가지로, 전원 장치(200)의 출력 전압의 범위나, 전원 유닛 U1의 정격 출력 전력 등도 임의의 값이다.

또한, 전원 장치(200)에 전류 검출 회로(5) 및 전류 측정 회로(6)를 설치하는 구성을 나타냈으나, 전류 측정이 불필요한 경우 등에는 전류 검출 회로(5) 및 전류 측정 회로(6)를 설치하지 않아도 된다.

또한, 레벨 시프트 회로의 일례로서, 바이어스 전원(9, 11)을 사용하는 구성을 나타냈으나, 설정 전압의 전압 레벨에 소정의 바이어스 전압을 더하는 것이라면, 어떠한 구성이라도 된다.

그리고, 전원 장치(200)를 테스터에 사용하는 구성을 나타냈으나, 본 발명에 따른 전원 장치를 사용 용도는 테스터에 한정하지 않고, 또한 부하도 DUT에 한정되지 않는다. 즉, 고효율을 목적으로 하는 경우나 DC 증폭기로 사용하는 경우 등에 적용할 수도 있다.

본 발명에 따르면, 이하와 같은 효과가 있다.

청구항 1 내지 청구항 3에 따르면, 전압 변환부가, 출력 앰프의 전원 전압의 전압 레벨을 설정 전압의 전압 레벨에 추종시키므로, 출력 앰프(4)의 출력 전압 레벨에 관계없이, 출력 앰프(4)에서의 소비 전력(손실분)을 일정하게 유지할 수 있다. 이로써, 방열을 억제할 수 있고, 방열 설계를 위한 구성 요소가 대폭 감소되 고, 회로 구성상 소형화를 도모할 수 있으므로, 비용도 억제할 수 있다.

청구항 4 내지 청구항 8에 따르면, 청구항 1 내지 청구항 3에 기재된 전원 장치를 반도체 시험 시스템에 사용하므로, 전원 장치로부터의 방열을 억제할 수 있고, 방열 설계를 위한 구성 요소가 대폭 감소되고, 시스템 전체에서의 소형화를 도모할 수 있으므로, 비용도 억제할 수 있다.

청구항 7 또는 청구항 8에 따르면, 출력 앰프(4)의 소비 전력(손실분)이 일정하게 유지되므로, 전원 장치를 복수개 설치하여, 출력 앰프(4)의 출력 전압이 낮은 경우라 하더라도, 전원 유닛의 정격 출력 전력을 억제할 수 있다.

Claims

부하에 인가하는 인가 전압을 피드백하여 설정 전압과의 오차를 구하고, 상기 오차에 기초하여 출력 앰프가 상기 부하에 대한 전류량을 증감시켜서 상기 부하에 소정의 전압을 인가하는 전원 장치에 있어서,

상기 출력 앰프의 전원 전압의 전압 레벨을 상기 설정 전압의 전압 레벨에 추종시키는 전압 변환부를 설치하고,

상기 전압 변환부는,

상기 설정 전압의 전압 레벨에 바이어스 전압을 더하는 레벨 시프트 회로와,

상기 레벨 시프트 회로로부터의 전압 레벨을 기준 전압으로 하여 입력받고, 상기 출력 앰프에 출력하는 전원 전압을 상기 기준 전압과 동일한 전압 레벨로 변환하여 출력하는 DC-DC 컨버터를 구비하는,

전원 장치.
삭제
제1항에 있어서,

상기 DC-DC 컨버터는 스텝다운 컨버터인, 전원 장치.
디바이스의 검사를 행하는 반도체 시험 시스템에 있어서,

전원 유닛과,

상기 전원 유닛으로부터 전력이 공급되어 구동하는 제1항에 기재된 전원 장치

를 구비하고, 부하는 피검사 대상인 디바이스인,

반도체 시험 시스템.
디바이스의 검사를 행하는 반도체 시험 시스템에 있어서,

전원 유닛과,

상기 전원 유닛으로부터 전력이 공급되어 구동하는 제1항에 기재된 전원 장치

를 구비하고, 부하는 피검사 대상인 디바이스이며,

상기 전원 장치의 DC-DC 컨버터는 스위칭 전원이며, 시스템 제어용의 클록 신호와 동기하여 스위칭 제어하는,

반도체 시험 시스템.
제5항에 있어서,

상기 전원 장치로부터 상기 피검사 대상인 디바이스에 공급되는 전류를 측정하는 전류 측정 회로와,

상기 전류 측정 회로가 전류를 측정하는 중에는, 상기 스위칭 전원의 스위칭을 정지시키는 타이밍 조정부

를 설치한 반도체 시험 시스템.
제4항 내지 제6항 중 어느 한 항에 있어서,

상기 전원 장치를 복수개 구비하고, 복수개의 상기 전원 장치에는 동일한 전원 유닛으로부터 전력이 공급되는, 반도체 시험 시스템.
제5항 또는 제6항에 있어서,

상기 전원 장치를 복수개 구비하고, 복수개의 상기 전원 장치에는 동일한 전원 유닛으로부터 전력이 공급되고, 상기 전원 장치 간을 동기시켜서 스위칭 제어하는, 반도체 시험 시스템.