JP6271285B2 - 半導体試験装置 - Google Patents

Description

本発明は、半導体試験装置および半導体装置に関する。

従来、半導体試験装置の一つとして、逆方向電流（ＩＲ）測定を行うためのＩＲテスターが知られている。ＩＲテスターは、ダイオードに所定の逆方向電圧（試験電圧ＶＲ）を印加し、ダイオードに流れる電流が安定した後に電流を測定することにより、ダイオードの逆方向特性を試験するものである。

ＩＲテスターは、試験電圧ＶＲを出力する電源部、および電源部を制御するための信号を出力する電源制御アンプを有する。電源制御アンプは、フィードバック制御により試験電圧ＶＲが所望の値になるように電源部を制御するが、各種容量成分によりフィードバック経路に遅延が生じる。このような遅延を生じさせる容量成分として、ダイオードが有する接合容量等の容量成分や、電源部のドライバ回路に含まれるスイッチング素子の容量成分などが挙げられる。

フィードバック経路の遅延は、ミラー効果によって、電源制御アンプの入力側からみた容量が増大することによってさらに大きくなる。ミラー効果は、電源部に含まれる配線抵抗および容量成分によるＣＲ時定数に起因する。

そこで、フィードバック経路の遅延によって電源制御アンプが発振することを防止するために、コンデンサを用いた位相補償が行われる。この場合、位相補償用コンデンサを電源制御アンプの入出力間に設ける。

試験電圧ＶＲの上限（フルスケール）付近では電源制御アンプの出力が大きいために位相補償用コンデンサがチャージされる時間が短く、電源制御アンプの発振が最も起こり易い。このため、位相補償用コンデンサの静電容量は、試験電圧ＶＲの上限付近に合わせて最適化される。

なお、特許文献１に記載された半導体試験装置では、被測定デバイスの電源ピンに接続されたバイパスコンデンサの容量値を測定し、その値に応じて位相補償量を変化させることで、容量値にかかわらず位相余裕を確保してテスト時間を短縮することを目的としている。この場合、バイパスコンデンサの容量値を予め測定しておく必要がある。

特開２０１０−１９０７６８号公報

上記のように、従来の半導体試験装置では、試験電圧ＶＲの上限付近で位相補償量を最適化している。このため、試験電圧ＶＲを上限から乖離した値に設定すればするほど、電源制御アンプの出力に対して位相補償量が過大となり、電源制御アンプの出力信号の立ち上がりが遅くなる。その結果、電源部の出力する試験電圧ＶＲの立ち上がりが遅くなり、試験時間が長くなってしまうという課題があった。

上述の課題は、順方向電圧（ＶＦ）測定を行うためのＶＦテスターの場合についても同様である。ＶＦテスターは、ダイオードに所定の順方向電流（試験電流ＩＦ）を印加し、ダイオードのアノード−カソード間の電圧が安定した後に電圧を測定することにより、ダイオードの順方向特性を試験するものである。ＶＦテスターは、試験電流ＩＦを出力する電源部、および電源部を制御するための信号を出力する電源制御アンプを有する。ＩＲテスターの場合と同様、試験電流ＩＦの上限付近で位相補償量を最適化しているため、試験電流ＩＦを上限から乖離した値に設定すればするほど、電源制御アンプの出力信号の立ち上がりが遅くなり、試験時間が長くなってしまうという課題があった。

また、ＶＦ測定の場合には、試験電流ＩＦが大電流であるため、試験時間が長くなるとダイオードに熱的な影響を及ぼす。この影響により順方向電圧（ＶＦ）が低下して本来の順方向電圧の測定が困難となり、その結果、試験精度が低下するという課題もあった。

本発明は、上記の技術的認識に基づいてなされたものであり、その目的は、被測定半導体装置に印加する試験電圧または試験電流が上限値から乖離した場合であっても、試験時間が長くなることを回避し、被測定半導体装置の試験効率を向上させることである。

本発明の一態様に係る半導体試験装置は、
被測定半導体装置に電気的に接続される第１および第２の検査端子と、
直流電圧源と、前記直流電圧源が前記第１の検査端子に供給する電圧を制御することにより、前記被測定半導体装置に印加される試験電圧を調節する電圧調節部とを有する電源部と、
前記試験電圧に対応した設定電圧を出力する制御部と、
前記制御部から前記設定電圧を入力する第１の入力端子と、前記電源部から前記試験電圧に基づくフィードバック電圧を入力する第２の入力端子と、前記電源部の前記電圧調節部に電源制御信号を出力する出力端子とを有し、前記フィードバック電圧が前記設定電圧に等しくなるように前記電源部を制御する電源制御アンプと、
前記設定電圧に応じて前記電源制御信号を位相補償して、前記第１および第２の入力端子のうち反転入力端子に対応する端子にフィードバックする位相補償部と、
前記第２の検査端子に電気的に接続され、前記被測定半導体装置に流れる電流を測定する電流測定部と、
を備え、
前記制御部は、前記電流測定部により測定された電流値に基づいて前記被測定半導体装置の良否を判定することを特徴とする。

また、前記半導体試験装置において、
前記位相補償部は、前記設定電圧が高くなるにつれて前記電源制御信号に対する位相補償量を大きくしてもよい。

また、前記半導体試験装置において、
前記位相補償部は、前記電源制御アンプの出力端子および反転入力端子間の静電容量を変化させる可変容量手段として構成されており、前記設定電圧が高くなるにつれて前記静電容量を増加させるようにしてもよい。

また、前記半導体試験装置において、
前記電流測定部は、前記第１の検査端子に電気的に接続された複数の被測定半導体装置に流れる電流をそれぞれ測定し、
前記制御部は、前記電流測定部により前記各被測定半導体装置について測定された電流値に基づいて、前記各被測定半導体装置の良否を判定するようにしてもよい。

また、前記半導体試験装置において、
前記位相補償部は、前記電源制御アンプの出力端子および反転入力端子間の静電容量を変化させる可変容量手段として構成されており、前記複数の被測定半導体装置の個数に応じて前記静電容量を増加させるようにしてもよい。

また、前記半導体試験装置において、
前記静電容量は、式（１）で与えられるようにしてもよい。

ここで、Ｃ：前記可変容量手段の静電容量、Ｃ０：前記被測定半導体装置の個数が１個の場合における前記可変容量手段の静電容量、ｎ：前記被測定半導体装置の個数である。

また、前記半導体試験装置において、
前記位相補償部は、静電容量の異なる複数のコンデンサを有し、
前記各コンデンサの一端は、前記各コンデンサに対応付けて設けられた複数の絶縁手段を介して前記電源制御アンプの前記反転入力端子に電気的に接続され、前記各コンデンサの他端は、前記電源制御アンプの前記出力端子に電気的に接続され、
前記複数の絶縁手段は、前記設定電圧に応じて前記制御部が出力する位相補償量制御信号を受信し、前記位相補償量制御信号に基づいて、対応付けられたコンデンサと、前記電源制御アンプの前記反転入力端子との間を、電気的に接続された状態または電気的に絶縁された状態にするようにしてもよい。

また、前記半導体試験装置において、
前記被測定半導体装置は、ダイオードであり、
前記電源部は、前記ダイオードの逆方向に前記試験電圧を印加し、
前記制御部は、前記電流測定部により測定された、前記ダイオードのアノード−カソード間を流れる電流の値が所定の閾値よりも小さい場合に前記ダイオードが正常であると判定するようにしてもよい。

本発明の別態様に係る半導体試験装置は、
被測定半導体装置に電気的に接続される第１および第２の検査端子と、
直流電流源と、前記直流電流源が前記第１の検査端子に供給する電流を制御することにより、前記被測定半導体装置に印加される試験電流を調節する電流調節部とを有する電源部と、
前記試験電流に対応した設定電圧を出力する制御部と、
前記制御部から前記設定電圧を入力する第１の入力端子と、前記電源部から前記試験電流に基づくフィードバック電圧を入力する第２の入力端子と、前記電源部の前記電流調節部に電源制御信号を出力する出力端子とを有し、前記フィードバック電圧が前記設定電圧に等しくなるように前記電源部を制御する電源制御アンプと、
前記設定電圧に応じて前記電源制御信号を位相補償して、前記第１および第２の入力端子のうち反転入力端子に対応する端子にフィードバックする位相補償部と、
前記第１の検査端子および前記第２の検査端子間の電圧を測定する電圧測定部と、
を備え、
前記制御部は、前記電圧測定部により測定された電圧値に基づいて前記被測定半導体装置の良否を判定することを特徴とする。

また、前記半導体試験装置において、
前記位相補償部は、前記設定電圧が高くなるにつれて前記電源制御信号に対する位相補償量を大きくするようにしてもよい。

また、前記半導体試験装置において、
前記被測定半導体装置は、ダイオードであり、
前記電源部は、前記ダイオードの順方向に前記試験電流を印加し、
前記制御部は、前記電圧測定部により測定された、前記ダイオードのアノード−カソード間の電圧値が所定の閾値よりも小さい場合に前記ダイオードが正常であると判定するようにしてもよい。

本発明の一態様に係る半導体装置は、本発明に係る半導体試験装置により試験されたものであってもよい。

本発明に係る半導体試験装置では、位相補償部が設定電圧に応じて電源制御信号を位相補償して電源制御アンプの反転入力端子にフィードバックする。これにより、被測定半導体装置に印加する試験電圧（または試験電流）が上限値から乖離した場合であっても、被測定半導体装置の端子間に流れる電流（または被測定半導体装置の端子間電圧）の測定時間が長くなることを回避することができる。

よって、本発明によれば、被測定半導体装置に印加する試験電圧または試験電流が上限値から乖離した場合であっても、被測定半導体装置の試験時間が長くなることを回避し、試験効率を向上させることができる。

本発明の第１の実施形態に係る半導体試験装置１の概略的な構成を示す図である。 半導体試験装置１の電源部２の構成例を示す図である。 半導体試験装置１の電流測定部６の構成例を示す図である。 半導体試験装置１の位相補償部５の構成例を示す図である。 試験電圧ＶＲの時間波形の一例を示す図である。 第１の実施形態の変形例に係る半導体試験装置１Ａの概略的な構成を示す図である。 本発明の第２の実施形態に係る半導体試験装置１Ｂの概略的な構成を示す図である。

以下、図面を参照しつつ、本発明の実施形態について具体的に説明する。
（第１の実施形態）
本発明の第１の実施形態に係る半導体試験装置１について、図１〜図４を参照して説明する。図１は第１の実施形態に係る半導体試験装置１の概略的な構成を示している。図２は半導体試験装置１の電源部２の構成例を示し、図３は半導体試験装置１の電流測定部６の構成例を示し、図４は半導体試験装置１の位相補償部５の構成例を示している。

半導体試験装置１は、図１に示すように、検査端子Ｔ１と、検査端子Ｔ２と、電源部２と、制御部３と、電源制御アンプ４と、位相補償部５と、電流測定部６とを備えている。

次に、半導体試験装置１の各構成要素について詳しく説明する。
検査端子Ｔ１，Ｔ２は、被測定半導体装置９０を接続するための端子であり、被測定半導体装置９０に電気的に接続される。図１に示すように、検査端子Ｔ１は電源部２に電気的に接続され、検査端子Ｔ２は電流測定部６に電気的に接続されている。

被測定半導体装置９０は、例えばダイオードである。この場合、図１に示すように、検査端子Ｔ１はダイオードのカソードに接続され、検査端子Ｔ２はダイオードのアノードに接続される。これにより、電源部２は、ダイオードの逆方向に試験電圧ＶＲを印加することになる。

電源部２は、被測定半導体装置９０に所定の試験電圧ＶＲを印加するように構成されている。電源部２は、設定電圧ＶＲ＿ＲＥＦに応じた試験電圧ＶＲを検査端子Ｔ１から出力するように構成されている。電源部２は、図２に示すように、所定の直流電圧を出力する直流電圧源２１と、試験電圧ＶＲを調節する電圧調節部２２と、試験電圧ＶＲを検出する電圧検出回路２３と、電源電圧ＶＣＣに接続された抵抗Ｒｃとを有している。

電圧調節部２２は、直流電圧源２１が検査端子Ｔ１に供給する電圧を制御するように構成されている。これにより、電圧調節部２２は、被測定半導体装置９０に印加される試験電圧ＶＲを調節する。

電圧調節部２２は、図２に示すように、スイッチング素子Ｑ１，Ｑ２と、抵抗Ｒｄ，Ｒｅとを有する。ここで、スイッチング素子Ｑ１，Ｑ２は、例えば、ｎ型の電界効果型トランジスタ（ＭＯＳＦＥＴ）である。

スイッチング素子Ｑ１は、ゲート端子が電源制御アンプ４の出力端子に接続され、ソース端子が接地され、ドレイン端子が抵抗Ｒｅを介してスイッチング素子Ｑ２のゲート端子に接続されている。

スイッチング素子Ｑ２は、ソース端子が検査端子Ｔ１に接続され、ドレイン端子が直流電圧源２１の正極に接続されている。

抵抗Ｒｄは、直流電圧源２１の正極に一端が接続され、スイッチング素子Ｑ１のドレイン端子に他端が接続されている。

抵抗Ｒｅは、スイッチング素子Ｑ２のゲート端子に一端が接続され、スイッチング素子Ｑ１のドレイン端子に他端が接続されている。

なお、スイッチング素子Ｑ１，Ｑ２は、所要の耐圧を得るために、複数のスイッチング素子をカスケード接続したものとして構成されてもよい。また、スイッチング素子Ｑ１，Ｑ２は、ＭＯＳＦＥＴに限らず、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）でもよい。

電圧検出回路２３は、試験電圧ＶＲに基づく電圧をフィードバック電圧ＶＲ＿ＦＢとして電源制御アンプ４に出力する。例えば、電圧検出回路２３は、図２に示すように、抵抗Ｒａおよび抵抗Ｒｂからなる分圧回路である。この分圧回路は、電源部２の出力電圧を分圧して得られた分圧電圧をフィードバック電圧ＶＲ＿ＦＢとして電源制御アンプ４に出力する。

抵抗Ｒｃは、図２に示すように、電源制御アンプ４の出力端子に一端が接続され、電源電圧ＶＣＣに他端が接続されている。電源電圧ＶＣＣは、制御部３等を駆動するための電圧である。抵抗Ｒｃを設けることで、電圧調節部２２のスイッチング素子Ｑ１（後述）はゲート電圧が０においてオン状態（即ちノーマリー・オン）となる。

次に、電源部２の動作の詳細について説明する。
まず、被測定半導体装置９０に試験電圧ＶＲを印加しない場合について説明する。この場合、電源制御アンプ４は電源制御信号を出力しないが、電圧調節部２２のスイッチング素子Ｑ１は、抵抗Ｒｃによりオン状態となる。このため、電圧調節部２２のスイッチング素子Ｑ２のゲート端子の電圧は０となり、スイッチング素子Ｑ２はオフ状態となる。その結果、検査端子Ｔ１と直流電圧源２１とは電気的に絶縁され、被測定半導体装置９０に試験電圧ＶＲは印加されない。

一方、被測定半導体装置９０に試験電圧ＶＲを印加する場合、電源制御アンプ４は、出力端子から電源制御信号を出力する。電源制御信号の電圧は、図２の構成例の場合には負の電圧であり、電圧調節部２２のスイッチング素子Ｑ１がオフ状態となる境界付近の電圧である。これにより、スイッチング素子Ｑ２のゲート端子には、抵抗ＲｄおよびＲｅを介して直流電圧源２１の電圧が印加され、スイッチング素子Ｑ２はオン状態になる。スイッチング素子Ｑ２のオン状態の程度は、電源制御アンプ４の出力電圧に応じて変化する。例えば、試験電圧ＶＲを上げたい場合には、電源制御アンプ４は出力電圧を下げる。これにより、スイッチング素子Ｑ１はより完全なオフ状態に近づき、スイッチング素子Ｑ２はより完全なオン状態に近づく。その結果、検査端子Ｔ１の電圧は上昇する。

次に、制御部３について説明する。制御部３は、図１に示すように、ＳＩＧ＿ＯＵＴ出力端子、ＶＲ＿ＲＥＦ出力端子およびＩＲ＿ｄｃｔ入力端子を有する。なお、制御部３は、マイコン等により構成される。

制御部３は、ＶＲ＿ＲＥＦ出力端子から、被測定半導体装置９０に印加する試験電圧ＶＲに対応した設定電圧ＶＲ＿ＲＥＦを出力する。例えば、制御部３は、所望の試験電圧ＶＲの１／１００の電圧を設定電圧ＶＲ＿ＲＥＦとして出力する。

制御部３は、ＳＩＧ＿ＯＵＴ出力端子から、位相補償部５の位相補償量を制御するための信号（位相補償量制御信号）を出力する。位相補償量制御信号は、設定電圧ＶＲ＿ＲＥＦに対応して出力される。

なお、制御部３は、ＳＩＧ＿ＯＵＴ出力端子としてｎ本のデジタル出力端子を備え、位相補償量制御信号として、設定電圧ＶＲ＿ＲＥＦに対応したｎビットの信号を出力してもよい。即ち、制御部３は、設定電圧ＶＲ＿ＲＥＦに基づくデコード信号を位相補償量制御信号として出力してもよい。

制御部３は、ＩＲ＿ｄｃｔ入力端子から、後述の電流測定部６により測定された電流値を入力する。そして、制御部３は、電流測定部６により測定された電流値に基づいて、被測定半導体装置９０の良否を判定する。具体的には、被測定半導体装置９０がダイオードの場合、制御部３は、電流測定部６により測定された電流値（即ち、ダイオードのアノード−カソード間を流れる電流の値）が所定の閾値よりも小さい場合に、当該ダイオードの逆方向特性が正常であると判定する。

電源制御アンプ４は、フィードバック電圧ＶＲ＿ＦＢが設定電圧ＶＲ＿ＲＥＦに等しくなるように、電源部２を制御するように構成されている。電源制御アンプ４は、図１に示すように、オペアンプにより構成される。

電源制御アンプ４は、図１に示すように、制御部３から設定電圧ＶＲ＿ＲＥＦを入力する第１の入力端子（−）と、電源部２からフィードバック電圧ＶＲ＿ＦＢを入力する第２の入力端子（＋）と、電源部２を制御するための電源制御信号を電圧調節部２２に出力する出力端子とを有する。電源制御信号は、電源制御アンプ４が第１および第２の入力端子から入力した電圧値に基づいて生成される。

次に、電流測定部６について説明する。電流測定部６は、図１に示すように、検査端子Ｔ２に一端が電気的に接続され、制御部３のＩＲ＿ｄｃｔ入力端子に他端が電気的に接続されている。電流測定部６は、被測定半導体装置９０に流れる電流ＩＲを測定するように構成されている。

図３は、電流測定部６の一例を示している。この場合、電流測定部６は、オペアンプ６１および抵抗Ｒｇを有する。オペアンプ６１は、検査端子Ｔ２に接続された第１の入力端子（−）と、接地された第２の入力端子（＋）と、ＩＲ＿ｄｃｔ入力端子に接続された出力端子とを有する。抵抗Ｒｇは、オペアンプ６１の出力端子に一端が接続され、オペアンプ６１の第１の入力端子（−）に他端が接続されている。このように構成した場合、第１の入力端子（−）が接地電位に等しくなるため、試験電圧ＶＲを全て被測定半導体装置９０に印加することができる。

次に、位相補償部５について図４を参照して詳しく説明する。
位相補償部５は、電源制御アンプ４の出力端子から出力された電源制御信号を設定電圧ＶＲ＿ＲＥＦに応じて位相補償して、電源制御アンプ４の第１の入力端子（−）にフィードバックする。

なお、電源制御アンプ４の第２の入力端子（＋）に設定電圧ＶＲ＿ＲＥＦが入力され、第１の入力端子（−）にフィードバック電圧ＶＲ＿ＦＢが入力される場合であっても、位相補償部５は、位相補償した電源制御信号を第１の入力端子（−）にフィードバックすることが好ましい。即ち、位相補償部５は、位相補償した電源制御信号を電源制御アンプ４の反転入力端子にフィードバックすることが好ましい。

また、設定電圧ＶＲ＿ＲＥＦが高いほど電源制御アンプ４の出力が大きくなることから、位相補償部５は、設定電圧ＶＲ＿ＲＥＦが高くなるにつれて、電源制御信号に対する位相補償量を大きくすることが好ましい。これにより、設定された試験電圧ＶＲに適した位相補償を行うことができる。

位相補償部５は、電源制御アンプ４の出力端子および反転入力端子間の静電容量を変化させる可変容量手段として構成される。このような可変容量手段は、複数のコンデンサを用いて構成することが可能であり、例えば、図４に示すように、静電容量の異なる複数のコンデンサＣ１〜Ｃ５を用いて構成される。各コンデンサの静電容量は、例えば、Ｃ１＜Ｃ２＜Ｃ３＜Ｃ４＜Ｃ５となるように選択される。

各コンデンサＣ１〜Ｃ５の一端はそれぞれ、絶縁手段として機能するフォトカプラＰＣ１〜ＰＣ５を介して、電源制御アンプ４の反転入力端子（第１の入力端子（−））に電気的に接続されている。フォトカプラＰＣ１〜ＰＣ５は、それぞれコンデンサＣ１〜Ｃ５に対応付けて設けられている。

また、各コンデンサＣ１〜Ｃ５の他端は、電源制御アンプ４の出力端子に電気的に接続されている。

図４に示すように、抵抗Ｒ１〜Ｒ５は、電源電圧ＶＣＣに一端が接続され、フォトカプラＰＣ１〜ＰＣ５のダイオードのアノードに他端が接続されている。

位相補償部５（フォトカプラＰＣ１〜ＰＣ５）は、制御部３のＳＩＧ＿ＯＵＴ出力端子から出力された位相補償量制御信号を受信する。この場合、位相補償量制御信号は、設定電圧ＶＲ＿ＲＥＦに基づく５ビットのデコード信号である。そして、フォトカプラＰＣ１〜ＰＣ５は、受信した位相補償量制御信号に基づいて、対応付けられたコンデンサと、電源制御アンプ４の反転入力端子との間を、電気的に接続された状態または電気的に絶縁された状態にする。ここで、対応付けられたコンデンサとは、フォトカプラＰＣｉ（ｉ＝１，２，・・，５）に対してコンデンサＣｉのことである。

次に、位相補償部５による電源制御信号の位相補償について詳しく説明する。
位相補償部５は、第１のレンジ〜第５のレンジごとに位相補償量を設定する。ここで、第１〜第５のレンジは、設定電圧ＶＲ＿ＲＥＦのとり得る範囲を小さい順に区分したものである。

例えば、第１のレンジは設定電圧ＶＲ＿ＲＥＦが１Ｖ以上１．３Ｖ未満のレンジであり、第２のレンジは設定電圧ＶＲ＿ＲＥＦが１．３Ｖ以上２Ｖ未満のレンジであり、第３のレンジは設定電圧ＶＲ＿ＲＥＦが２Ｖ以上３Ｖ未満のレンジであり、第４のレンジは設定電圧ＶＲ＿ＲＥＦが３Ｖ以上５Ｖ未満のレンジであり、第５のレンジは設定電圧ＶＲ＿ＲＥＦが５Ｖ以上のレンジである。

設定電圧ＶＲ＿ＲＥＦが第１のレンジ内にある場合、フォトカプラＰＣ１に接続されたＳＩＧ＿ＯＵＴ出力端子からＬレベル信号が出力され、残りのフォトカプラＰＣ２〜ＰＣ５に接続されたＳＩＧ＿ＯＵＴ出力端子からＨレベル信号が出力される。これにより、フォトカプラＰＣ１は、コンデンサＣ１と、電源制御アンプ４の第１の入力端子（−）との間を電気的に接続された状態とする。一方、フォトカプラＰＣ２〜ＰＣ５は、コンデンサＣ２〜Ｃ５と、電源制御アンプ４の第１の入力端子（−）との間を電気的に絶縁された状態とする。よって、位相補償部５の位相補償量は、コンデンサＣ１の静電容量で決まる値となる。

設定電圧ＶＲ＿ＲＥＦが第２のレンジ内にある場合は、フォトカプラＰＣ２のみが、対応付けられたコンデンサと、電源制御アンプ４の第１の入力端子（−）との間を電気的に接続された状態とする。よって、位相補償部５の位相補償量は、コンデンサＣ２の静電容量で決まる値となる。前述のようにコンデンサＣ１〜Ｃ５の静電容量はＣ１＜Ｃ２＜Ｃ３＜Ｃ４＜Ｃ５となるように選択されるため、設定電圧ＶＲ＿ＲＥＦのレンジが上がるにつれて、位相補償部５による位相補償量は大きくなる。これにより、設定電圧ＶＲ＿ＲＥＦに応じた位相補償量が自動的に設定される。

なお、位相補償部５の構成は上記のものに限られない。別の例として、静電容量が同じ複数のコンデンサを用い、設定電圧ＶＲ＿ＲＥＦのレンジが上がるにつれて、コンデンサの並列接続数が増えるように位相補償部５を構成してもよい。この場合、設定電圧ＶＲ＿ＲＥＦが第１のレンジ内にある場合、一つのコンデンサの静電容量のみが位相補償部５の位相補償量となり、設定電圧が第２のレンジ内にある場合、２つのコンデンサの合成容量が位相補償部５の位相補償量となる。

また、さらに別の例として、位相補償量制御信号に応じて静電容量を変化させることが可能な可変容量コンデンサを用いて位相補償部５を構成してもよい。

なお、絶縁手段については、フォトカプラ以外のもの（半導体スイッチ、リレー素子など）を用いて、位相補償用のコンデンサと電源制御アンプ４との間を、電気的に接続された状態または電気的に絶縁された状態にしてもよい。

上述したように、半導体試験装置１において、位相補償部５による位相補償量は、設定電圧ＶＲ＿ＲＥＦに応じた値に設定される。このため、設定電圧ＶＲ＿ＲＥＦが上限値から乖離した場合（例えば設定電圧が前述の第１〜第４のレンジ内の場合）であっても、設定電圧ＶＲ＿ＲＥＦに適した位相補償量が設定されるため、電源制御アンプ４の電源制御信号の立ち上がり時間が長くならない。従って、試験電圧ＶＲの立ち上がり時間が長くなることを回避することができる。

試験対象のダイオードに印加する逆方向電圧（試験電圧ＶＲ）が上限値から乖離した場合であっても、逆方向電流（電流ＩＲ）の測定時間が長くなることを回避することができる。その結果、ダイオードのＩＲ試験の効率を向上させることができる。

図５は、試験電圧ＶＲの上限値が１０００Ｖであり、試験電圧ＶＲとして２００Ｖを出力した場合における、試験電圧ＶＲの時間波形の一例を示している。この場合、従来の半導体試験装置では試験電圧ＶＲが立ち上がるのに５ｍｓ要していたのに対して、本発明の半導体試験装置１では２．５ｍｓで試験電圧ＶＲが立ち上がっており、試験電圧ＶＲの立ち上がり時間が大幅に短縮されていることがわかる。

以上説明したように、第１の実施形態によれば、被測定半導体装置に印加する試験電圧が上限値から乖離した場合であっても、被測定半導体装置の端子間に流れる電流の測定時間が長くなることを回避することができる。その結果、被測定半導体装置の試験効率を向上させることができる。

（第１の実施形態の変形例）
次に、半導体試験装置１の変形例に係る半導体試験装置１Ａについて、図６を参照して説明する。変形例に係る半導体試験装置１Ａは、複数個の被測定半導体装置を同時に試験し、それらの中から良品を選別するもの（いわゆるチップ自動選別機）である。チップ自動選別機を用いることで、複数個の被測定半導体装置を同時に試験できることから試験効率が改善する。

図６は、半導体試験装置１Ａの概略的な構成を示している。なお、図６では、３個の被測定半導体装置９１〜９３が試験されるが、被測定半導体装置の個数はこれに限るものではない。

半導体試験装置１Ａは、図６に示すように、検査端子Ｔ１と、検査端子Ｔ２１〜Ｔ２３と、電源部２と、制御部３と、電源制御アンプ４と、位相補償部５と、電流測定部６とを備えている。

図６に示すように、被測定半導体装置９１〜９３は例えばダイオードであり、カソードが検査端子Ｔ１に電気的に接続されている。被測定半導体装置９１，９２，９３のアノードは、検査端子Ｔ２１，Ｔ２２，Ｔ２３にそれぞれ電気的に接続されている。

電源部２は、被測定半導体装置９１〜９３に試験電圧ＶＲを印加する。

半導体試験装置１Ａの制御部３は、図６に示すように、ＳＩＧ＿ＯＵＴ出力端子、ＶＲ＿ＲＥＦ出力端子、ＩＲ＿ｄｃｔ１入力端子、ＩＲ＿ｄｃｔ２入力端子およびＩＲ＿ｄｃｔ３入力端子を有する。

半導体試験装置１Ａの電流測定部６は、図６に示すように電流測定ユニット７，８，９を有し、被測定半導体装置９１〜９３に流れる電流をそれぞれ測定する。

電流測定ユニット７は、検査端子Ｔ２１に一端が電気的に接続され、制御部３のＩＲ＿ｄｃｔ１入力端子に他端が電気的に接続されている。電流測定ユニット８は、検査端子Ｔ２２に一端が電気的に接続され、制御部３のＩＲ＿ｄｃｔ２入力端子に他端が電気的に接続されている。電流測定ユニット９は、検査端子Ｔ２３に一端が電気的に接続され、制御部３のＩＲ＿ｄｃｔ３入力端子に他端が電気的に接続されている。電流測定ユニット７，８，９はそれぞれ、被測定半導体装置９１，９２，９３に流れる電流を測定する。

半導体試験装置１Ａの制御部３は、ＩＲ＿ｄｃｔ１入力端子、ＩＲ＿ｄｃｔ２入力端子およびＩＲ＿ｄｃｔ３入力端子から、電流測定ユニット７、電流測定ユニット８および電流測定ユニット９により測定された電流値をそれぞれ入力する。そして、制御部３は、被測定半導体装置９１〜９３について測定された電流値に基づいて、被測定半導体装置９１〜９３の良否をそれぞれ判定する。

上記の半導体試験装置１Ａによれば、第１の実施形態と同様、被測定半導体装置に印加する試験電流が上限値から乖離した場合であっても試験時間が長くなることを回避し、被測定半導体装置の試験効率を向上させることができる。

ところで、チップ自動選別機の場合、複数の（例えば数十以上の）被測定半導体装置が半導体試験装置１Ａに並列に接続されることから、電源制御アンプ４からみた容量が被測定半導体装置の個数に応じて増大する。したがって、従来の半導体試験装置のように試験電圧ＶＲの上限付近で位相補償量を最適化した場合、位相補償量は被測定半導体装置の個数が増えるほど大きくなる。このため、試験電圧ＶＲが上限値から乖離した場合、電源制御アンプ４の出力電圧の立ち上がり時間（ひいては試験電圧ＶＲの立ち上がり時間）は大幅に長くなり、その結果試験効率が大きく低下することになる。

これに対して、本変形例によれば、設定電圧ＶＲ＿ＲＥＦに応じて位相補償量を制御するため、試験電圧ＶＲが上限値から乖離した場合であっても、試験電圧ＶＲの立ち上がり時間が大幅に長くなることを回避することができる。換言すれば、本変形例によれば、同時試験する被測定半導体装置の数が増えるほど、試験効率の向上効果が大きくなるといえる。
なお、半導体試験装置１Ａの位相補償部５は、被測定半導体装置の個数に応じて、電源制御アンプ４の出力端子および反転入力端子間の静電容量Ｃを増加させることが好ましい。例えば、静電容量は、式（１）で与えられる値とする。

ここで、Ｃ：可変容量手段の静電容量（即ち、電源制御アンプ４の出力端子および反転入力端子間の静電容量）、Ｃ０：被測定半導体装置の個数が１個の場合における可変容量手段の静電容量（即ち、第１の実施形態に係る半導体試験装置１の位相補償部５による静電容量）、ｎ：被測定半導体装置の個数である。

これにより、同時試験する被測定半導体装置の個数が増減した場合であっても、被測定半導体装置の個数に応じた位相補償量を設定することができる。

（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体試験装置１Ｂについて、図７を参照して説明する。図７は、半導体試験装置１Ｂの概略的な構成を示している。

半導体試験装置１Ｂは、検査端子Ｔ３と、検査端子Ｔ４と、電源部２Ａと、制御部３Ａと、電源制御アンプ４Ａと、位相補償部５と、電圧測定部１０とを備えている。

次に、半導体試験装置１Ｂの各構成要素について詳しく説明する。
検査端子Ｔ３，Ｔ４は、被測定半導体装置９０を接続するための端子であり、被測定半導体装置９０に電気的に接続される。図７に示すように、検査端子Ｔ３は電源部２Ａの電流調節部２６に電気的に接続され、検査端子Ｔ４は電源部２Ａの電流検出回路２７に電気的に接続されている。

被測定半導体装置９０は、例えばダイオードである。この場合、図７に示すように、検査端子Ｔ３はダイオードのアノードに接続され、検査端子Ｔ４はダイオードのカソードに接続される。これにより、電源部２Ａは、ダイオードの順方向に試験電流ＩＦを印加することになる。

電源部２Ａは、被測定半導体装置９０に所定の試験電流ＩＦを印加するように構成されている。電源部２Ａは、設定電圧ＩＦ＿ＲＥＦに応じた試験電流ＩＦを検査端子Ｔ３から出力するように構成されている。電源部２Ａは、図７に示すように、所定の直流電流を出力する直流電流源２５と、試験電流ＩＦを調節する電流調節部２６と、試験電流ＩＦを測定する電流検出回路２７とを有している。

電流調節部２６は、直流電流源２５が検査端子Ｔ３に供給する電流を制御するように構成されている。これにより、電流調節部２６は、被測定半導体装置９０に印加される試験電流ＩＦを調節する。

図７に示すように、電流調節部２６は、例えば、直流電流源２５にドレイン端子が電気的に接続され、検査端子Ｔ３にソース端子が電気的に接続されたスイッチング素子Ｑ３により構成される。ここで、スイッチング素子Ｑ３は、例えば、ｎ型の電界効果型トランジスタ（ＭＯＳＦＥＴ）である。

電源制御アンプ４Ａから出力される電源制御信号が大きいほどスイッチング素子Ｑ３はより完全なオン状態になるため、電源部２Ａは被測定半導体装置９０に対して、より大きな試験電流ＩＦを流すことになる。

なお、スイッチング素子Ｑ３は、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）でもよい。

電流検出回路２７は、図７に示すように、検査端子Ｔ４に一端が電気的に接続され、直流電流源２５に他端が電気的に接続されている。電流検出回路２７は、検出した試験電流ＩＦに基づいて生成されたフィードバック電圧ＩＦ＿ＦＢを、電源制御アンプ４Ａに出力する。なお、電流検出回路２７は、例えば、抵抗または電流センサから構成される。

次に、制御部３Ａについて説明する。制御部３Ａは、図７に示すように、ＳＩＧ＿ＯＵＴ出力端子、ＩＦ＿ＲＥＦ出力端子およびＶＦ＿ｄｃｔ入力端子を有する。なお、制御部３Ａは、マイコン等により構成される。

制御部３Ａは、ＩＦ＿ＲＥＦ出力端子から、被測定半導体装置９０に印加する試験電流ＩＦに対応した設定電圧ＩＦ＿ＲＥＦを出力する。例えば、制御部３Ａは、所望の試験電流ＩＦの１／１００の電流を１Ωの抵抗に流したときに抵抗の両端に発生する電圧を設定電圧ＩＦ＿ＲＥＦとして出力する。

制御部３Ａは、ＳＩＧ＿ＯＵＴ出力端子から、位相補償部５の位相補償量を制御するための信号（位相補償量制御信号）を出力する。位相補償量制御信号は、設定電圧ＩＦ＿ＲＥＦに対応して出力される。

なお、制御部３Ａは、ＳＩＧ＿ＯＵＴ出力端子としてｎ本のデジタル出力端子を備え、位相補償量制御信号として、設定電圧ＩＦ＿ＲＥＦに対応したｎビットの信号を出力してもよい。即ち、制御部３Ａは、設定電圧ＩＦ＿ＲＥＦに基づくデコード信号を位相補償量制御信号として出力してもよい。

制御部３Ａは、ＶＦ＿ｄｃｔ入力端子から、後述の電圧測定部１０により測定された電圧値を入力する。そして、制御部３Ａは、電圧測定部１０により測定された電圧値に基づいて、被測定半導体装置９０の良否を判定する。具体的には、被測定半導体装置９０がダイオードの場合、制御部３Ａは、電圧測定部１０により測定された電圧値（即ち、ダイオードのアノード−カソード間の電圧値）が所定の閾値よりも小さい場合に、当該ダイオードの順方向特性が正常であると判定する。

電源制御アンプ４Ａは、フィードバック電圧ＩＦ＿ＦＢが設定電圧ＩＦ＿ＲＥＦに等しくなるように、電源部２Ａを制御するように構成されている。電源制御アンプ４Ａは、図７に示すように、オペアンプにより構成される。

電源制御アンプ４Ａは、図７に示すように、制御部３Ａから設定電圧ＩＦ＿ＲＥＦを入力する第１の入力端子（＋）と、電源部２Ａからフィードバック電圧ＩＦ＿ＦＢを入力する第２の入力端子（−）と、電源部２Ａを制御するための電源制御信号を電流調節部２６に出力する出力端子とを有する。電源制御信号は、電源制御アンプ４Ａが第１および第２の入力端子から入力した電圧値に基づいて生成される。

位相補償部５は、電源制御アンプ４Ａの出力端子から出力された電源制御信号を設定電圧ＩＦ＿ＲＥＦに応じて位相補償して、電源制御アンプ４Ａの第２の入力端子（−）にフィードバックする。

位相補償部５は、設定電圧ＩＦ＿ＲＥＦが高いほど電源制御アンプ４Ａの出力が大きくなることから、設定電圧ＩＦ＿ＲＥＦが高くなるにつれて、電源制御信号に対する位相補償量を大きくすることが好ましい。これにより、設定された試験電流ＩＦに適した位相補償を行うことができる。

なお、位相補償部５は、電源制御アンプ４Ａの出力端子および反転入力端子間の静電容量を変化させる可変容量手段として構成されるが、具体的な構成は第１の実施形態と同様であるため、詳しい説明は省略する。

次に、電圧測定部１０について説明する。電圧測定部１０は、検査端子Ｔ３および検査端子Ｔ４間の電圧を測定する。これにより、電圧測定部１０は、被測定半導体装置９０の電圧（被測定半導体装置９０がダイオードの場合はアノード−カソード間の電圧）を測定する。

上述したように、半導体試験装置１Ｂにおいて、位相補償部５による位相補償量は、設定電圧ＩＦ＿ＲＥＦに応じた値に設定される。このため、設定電圧ＩＦ＿ＲＥＦが上限値から乖離した場合であっても、設定電圧ＩＦ＿ＲＥＦに適した位相補償量が設定されるため、電源制御アンプ４Ａの電源制御信号の立ち上がり時間が長くならない。従って、試験電流ＩＦの立ち上がり時間が長くなることを回避することができる。

試験対象のダイオードに印加する順方向電流（試験電流ＩＦ）が上限値から乖離した場合であっても、順方向電圧（電圧ＶＦ）の測定時間が長くなることを回避することができる。その結果、ダイオードのＶＦ試験の効率を向上させることができる。

さらに、大電流の試験電流ＩＦを被測定半導体装置９０に印加する時間が短縮されるため、被測定半導体装置９０への熱的な影響を軽減し、ＶＦ測定を高精度に行うことができる。

以上説明したように、第２の実施形態によれば、被測定半導体装置に印加する試験電流が上限値から乖離した場合であっても、被測定半導体装置の端子間の電圧の測定時間が長くなることを回避することができる。その結果、被測定半導体装置の試験効率を向上させることができる。

上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。

１，１Ａ，１Ｂ 半導体試験装置
２，２Ａ 電源部
３，３Ａ 制御部
４，４Ａ 電源制御アンプ
５ 位相補償部
６ 電流測定部
７，８，９ 電流測定ユニット
１０ 電圧測定部
２１ 直流電圧源
２２ 電圧調節部
２３ 電圧検出回路
２５ 直流電流源
２６ 電流調節部
２７ 電流検出回路
６１ オペアンプ
９０〜９３ 被測定半導体装置
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５ コンデンサ
ＩＦ 試験電流
ＩＲ （逆方向）電流
ＰＣ１，ＰＣ２，ＰＣ３，ＰＣ４，ＰＣ５ フォトカプラ
Ｑ１，Ｑ２，Ｑ３ スイッチング素子
Ｒａ，Ｒｂ，Ｒｃ，Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５ 抵抗
Ｔ１，Ｔ２，Ｔ２１，Ｔ２２，Ｔ２３，Ｔ３，Ｔ４ 検査端子
ＶＣＣ 電源電圧
ＶＦ （順方向）電圧
ＶＲ 試験電圧
ＶＲ＿ＦＢ，ＩＦ＿ＦＢ フィードバック電圧
ＶＲ＿ＲＥＦ，ＩＦ＿ＲＥＦ 設定電圧

Claims (11)

1. 被測定半導体装置に電気的に接続される第１および第２の検査端子と、
   直流電圧源と、前記直流電圧源が前記第１の検査端子に供給する電圧を制御することにより、前記被測定半導体装置に印加される試験電圧を調節する電圧調節部とを有する電源部と、
   前記試験電圧に対応した設定電圧を出力する制御部と、
   前記制御部から前記設定電圧を入力する第１の入力端子と、前記電源部から前記試験電圧に基づくフィードバック電圧を入力する第２の入力端子と、前記電源部の前記電圧調節部に電源制御信号を出力する出力端子とを有し、前記フィードバック電圧が前記設定電圧に等しくなるように前記電源部を制御する電源制御アンプと、
   前記設定電圧に応じて前記電源制御信号を位相補償して、前記第１および第２の入力端子のうち反転入力端子に対応する端子にフィードバックする位相補償部と、
   前記第２の検査端子に電気的に接続され、前記被測定半導体装置に流れる電流を測定する電流測定部と、
   を備え、
   前記制御部は、前記電流測定部により測定された電流値に基づいて前記被測定半導体装置の良否を判定することを特徴とする半導体試験装置。
2. 前記位相補償部は、前記設定電圧が高くなるにつれて前記電源制御信号に対する位相補償量を大きくすることを特徴とする請求項１に記載の半導体試験装置。
3. 前記位相補償部は、前記電源制御アンプの出力端子および反転入力端子間の静電容量を変化させる可変容量手段として構成されており、前記設定電圧が高くなるにつれて前記静電容量を増加させることを特徴とする請求項１に記載の半導体試験装置。
4. 前記電流測定部は、前記第１の検査端子に電気的に接続された複数の被測定半導体装置に流れる電流をそれぞれ測定し、
   前記制御部は、前記電流測定部により前記各被測定半導体装置について測定された電流値に基づいて、前記各被測定半導体装置の良否を判定することを特徴とする請求項１に記載の半導体試験装置。
5. 前記位相補償部は、前記電源制御アンプの出力端子および反転入力端子間の静電容量を変化させる可変容量手段として構成されており、前記複数の被測定半導体装置の個数に応じて前記静電容量を増加させることを特徴とする請求項４に記載の半導体試験装置。
6. 前記静電容量は、式（１）で与えられることを特徴とする請求項５に記載の半導体試験装置。
   

   

   ここで、Ｃ：前記可変容量手段の静電容量、Ｃ０：前記被測定半導体装置の個数が１個の場合における前記可変容量手段の静電容量、ｎ：前記被測定半導体装置の個数である。
7. 前記位相補償部は、静電容量の異なる複数のコンデンサを有し、
   前記各コンデンサの一端は、前記各コンデンサに対応付けて設けられた複数の絶縁手段を介して前記電源制御アンプの前記反転入力端子に電気的に接続され、前記各コンデンサの他端は、前記電源制御アンプの前記出力端子に電気的に接続され、
   前記複数の絶縁手段は、前記設定電圧に応じて前記制御部が出力する位相補償量制御信号を受信し、前記位相補償量制御信号に基づいて、対応付けられたコンデンサと、前記電源制御アンプの前記反転入力端子との間を、電気的に接続された状態または電気的に絶縁された状態にすることを特徴とする請求項１に記載の半導体試験装置。
8. 前記被測定半導体装置は、ダイオードであり、
   前記電源部は、前記ダイオードの逆方向に前記試験電圧を印加し、
   前記制御部は、前記電流測定部により測定された、前記ダイオードのアノード−カソード間を流れる電流の値が所定の閾値よりも小さい場合に前記ダイオードが正常であると判定することを特徴とする請求項１〜７のいずれかに記載の半導体試験装置。
9. 被測定半導体装置に電気的に接続される第１および第２の検査端子と、
   直流電流源と、前記直流電流源が前記第１の検査端子に供給する電流を制御することにより、前記被測定半導体装置に印加される試験電流を調節する電流調節部とを有する電源部と、
   前記試験電流に対応した設定電圧を出力する制御部と、
   前記制御部から前記設定電圧を入力する第１の入力端子と、前記電源部から前記試験電流に基づくフィードバック電圧を入力する第２の入力端子と、前記電源部の前記電流調節部に電源制御信号を出力する出力端子とを有し、前記フィードバック電圧が前記設定電圧に等しくなるように前記電源部を制御する電源制御アンプと、
   前記設定電圧に応じて前記電源制御信号を位相補償して、前記第１および第２の入力端子のうち反転入力端子に対応する端子にフィードバックする位相補償部と、
   前記第１の検査端子および前記第２の検査端子間の電圧を測定する電圧測定部と、
   を備え、
   前記制御部は、前記電圧測定部により測定された電圧値に基づいて前記被測定半導体装置の良否を判定することを特徴とする半導体試験装置。
10. 前記位相補償部は、前記設定電圧が高くなるにつれて前記電源制御信号に対する位相補償量を大きくすることを特徴とする請求項９に記載の半導体試験装置。
11. 前記被測定半導体装置は、ダイオードであり、
    前記電源部は、前記ダイオードの順方向に前記試験電流を印加し、
    前記制御部は、前記電圧測定部により測定された、前記ダイオードのアノード−カソード間の電圧値が所定の閾値よりも小さい場合に前記ダイオードが正常であると判定することを特徴とする請求項９または１０に記載の半導体試験装置。

Images