JPH102930A - Ｉｃテスタ - Google Patents

Abstract

(57)【要約】 【課題】ドライバの出力電圧を高速に所定の設定値に制
御することができるＩＣテスタを提供することにある。 【解決手段】電流検出回路の検出信号により負荷の状態
変化を検出する負荷状態変化検出回路を設けて所定以上
の負荷変動があったときには、瞬間的に大きな制御値を
発生させて被検査デバイスの端子電圧が変化しないよう
な電圧を接続ケーブルに供給し、あるいは、接続ケーブ
ルの電圧を瞬間的に低減あるいは遮断して端子電圧の変
動を抑える。そして、端子電圧に発生する設定電圧との
誤差分は、通常の誤差増幅器による制御で補正して一致
させるものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＩＣテスタに関
し、詳しくは、被検査デバイス（以下ＤＵＴ）の負荷状
態の変動に対して、ＩＣテスタのピンエレクトロニクス
回路に配置されたドライバの出力電圧を高速に所定の設
定値に制御することができるようなＩＣテスタのドライ
バに関する。

【０００２】

【従来の技術】従来のＩＣテスタにあっては、ピンエレ
クトロニクス回路に配置されたドライバが波形フォーマ
ッタから送出される波形信号（パターン信号）を受け、
さらに、出力波形のＨＩＧＨレベル（以下“Ｈ”）側の
電圧、ＬＯＷレベル（以下“Ｌ”）側の電圧を指定する
出力電圧設定回路からそれぞれの電圧信号を受けて、
“Ｈ”，“Ｌ”の所定の電圧波形をテスト信号として、
そのドライバが受け持つＤＵＴの端子に出力している。

【０００３】

【発明が解決しようとする課題】最近では、ＤＵＴの動
作クロック速度の向上に伴い、ドライバから出力される
波形について、その電圧の立上がり、立下がりのタイミ
ングに短くなってきていて、しかも、ピンエレクトロニ
クス回路からＤＵＴの端子までの間は、長い同軸ケーブ
ルやコンタクトピンで接続されているので、負荷となる
端子側までのインダクタンスやキャパシタンスが増加
し、これが問題になる。特に、負荷側に流れる電流が急
激に大きくなると、端子に加わる出力電圧が低下し、逆
に、負荷側での電流が急激に小さくなると、出力電圧が
過大になる。そのために、従来の回路では、負荷端子の
電圧をドライバにフィードバックさせ、設定された電圧
になるように制御することで端子電圧を所定の一定電圧
に設定している。また、負荷側にバイパスコンデンサを
設けて変動を抑制することが行われる。この場合、ケー
ブルのインダクタンスと前記のバイパスコンデンサによ
り共振回路が形成され、この共振周波数の範囲で高速に
フィードバックを掛けるようにしている。

【０００４】しかし、ＤＵＴ側の動作速度が高速になっ
た上に、最近のＩＣでは、低消費電力設計のために、パ
ワーセーブモードのＯＮ／ＯＦＦに応じて負荷状態が大
きく変化することから、ドライバからの出力電圧がそれ
による過渡変動を受けやすい。前記の共振回路による位
相遅れなどにより、共振周波数以上のフィードバック回
路もフィードバック制御ができず、端子電圧を設定され
た一定値に制御しきれない。この発明の目的は、このよ
うな従来技術の問題点を解決するものであって、負荷側
に変動が生じてもドライバの出力電圧を高速に所定の設
定値に制御することができるＩＣテスタを提供すること
にある。

【０００５】

【課題を解決するための手段】このような目的を達成す
るためのこの発明のＩＣテスタの特徴は、被検査デバイ
スの端子に一定電圧の信号を供給するＩＣテスタにおい
て、テストパターン信号に応じてＨＩＧＨレベルとＬＯ
Ｗレベルの所定の電圧信号を順次出力するテスト信号発
生回路と、このテスト信号発生回路の出力を受けて被検
査デバイスの端子の電圧と出力の電圧との差に応じてこ
れらを一致させるための誤差信号を発生する誤差信号発
生回路と、この誤差信号を受けてこれを電力増幅して被
検査デバイスの端子に接続ケーブルを介して電力を供給
する電力出力回路と、接続ケーブルと電力出力回路の出
力との間に挿入された電流検出回路と、この電流検出回
路の検出信号を受けて負荷の状態変化を検出する負荷状
態変化検出回路と、この負荷状態変化検出回路の検出信
号に応じて誤差信号に対して所定の制御値を瞬間的に加
算あるいは減算することで被検査デバイスの端子電圧の
増減変化を抑制する抑制回路とを備えるものである。

【０００６】

【発明の実施の形態】このように、電流検出回路の検出
信号により負荷の状態変化を検出する負荷状態変化検出
回路を設け、負荷変動があったときには、これに見合う
制御値を発生させて被検査デバイスの端子電圧が変化し
ないような電流を接続ケーブルに供給し、あるいは、接
続ケーブルの電流を瞬間的に低減あるいは遮断して端子
電圧の変動を抑える。そして、端子電圧に発生する設定
電流との誤差分は、通常の誤差増幅器による制御で補正
して一致させるようにする。このようにすることで、例
えば、被検査デバイスの内部回路がパワーセーブモード
に入ったときに、急激に電流が低減しても端子電圧の過
渡的な上昇を瞬間的に抑制し、また、被検査デバイスの
内部回路がパワーセーブモードから通常の動作モードに
入ったときに急激に電流が増加しても端子電圧の過渡的
な低下を瞬間的に抑制して、端子電圧の変動を高速に抑
えることができる。ところで、テスト信号発生回路は、
実施例では、パターン波形を受ける入力段回路と“Ｈ”
側プログラマブル電圧設定回路、そして“Ｌ”側プログ
ラマブル電圧設定回路で構成される。また、負荷状態変
化検出回路は、実施例ではピークホールド回路、コンパ
レータ等で構成される。さらに、抑制回路は、コンパレ
ータの出力に応じて正負のパルス電圧を発生する正負パ
ルス電圧発生回路により構成される。

【０００７】

【実施例】図１は、この発明によるＩＣテスタを適用し
たＩＣテスタのピンエレクトロニクス回路に配置された
ドライバを中心とする一実施例のブロック図である。図
中、１は、ＩＣテスタのドライバであって、波形フォー
マッタ１０からテストパターンの波形信号を受ける。２
は、ドライバ１の入力段回路であり、３は“Ｈ”側プロ
グラマブル電圧設定回路、４は“Ｌ”側プログラマブル
電圧設定回路、５は出力段回路である。そして、６は、
ドライバ１とＤＵＴ７の端子８とを接続する接続ケーブ
ル、７はＤＵＴである。なお、８は、ドライバ１が受け
持つＤＵＴ７の端子である。また、Ｒは、接続ケーブル
６の有する抵抗値であり、Ｌは、そのインダクタンスで
ある。そして、Ｃは、ＤＵＴ７の端子８に接続された変
動抑制用のバイパスコンデンサであって、その容量とし
ては、接続ケーブル６のキャパシタンスも含まれてい
る。

【０００８】入力段回路２は、波形フォーマッタ１０か
ら“Ｈ”，“Ｌ”に変化する発生波形のパターン信号を
受ける。この入力信号が“Ｈ”のときには、プログラマ
ブルに設定される“Ｈ”側電圧設定回路３のからの電圧
の“Ｈ”出力をテスト信号として発生し、この入力信号
が“Ｌ”のときには、プログラマブルに設定される
“Ｌ”側電圧設定回路４のからの電圧の“Ｌ”出力をテ
スト信号として発生する。そして、これらを目標値電圧
値として出力段回路５に送出する。出力段回路５は、端
子８の電圧をフィードバックして電圧を発生させること
で全体としてゲイン１のバッファ電力増幅器である。こ
れは、入力段回路２のテスト信号出力に応じた電圧値の
出力を発生して接続ケーブル６を介してＤＵＴ７の端子
８に供給する。出力段回路５は、誤差増幅器５１と、加
算回路５２、電力増幅器５３、出力電流検出回路５４、
ピークホールド回路５５、コンパレータ５６ａ，５６
ｂ、正負パルス電圧発生回路５７、ローパスフィルタ
（ＬＰＦ）５８、抑止パルス発生回路５９とからなる。

【０００９】誤差増幅器５１は、入力段回路２からのテ
スト電圧信号を一方の入力に受け、ＬＰＦ５８を介して
端子８の電圧を他方の入力に受けてこれらを比較して出
力端子８の電圧を入力段回路２からのテスト電圧信号に
一致させるために、これらの差に応じた電圧信号を誤差
信号として発生して加算回路５２に送出する。加算回路
５２は、誤差増幅器５１の電圧値と正負パルス電圧発生
回路５７からの電圧値とを受けて、これらを加算した制
御電圧値を電力増幅器５３に送出する。電力増幅器５３
は、入力電流を電流ブーストして出力する。その出力
は、出力電流検出回路５４を介して接続ケーブル６に加
えられて、端子８に送出される。

【００１０】出力電流検出回路５４は、電力増幅器５３
の出力と接続ケーブル６との間に挿入された分流回路
と、この分流回路の電流を電圧に変換して増幅する増幅
器とからなる。その出力は、コンパレータ５６ａ，５６
ｂの入力にそれぞれ加えられる。コンパレータ５６ａの
比較基準側は、ピークホールド回路５５から供給された
基準電圧をレベルシフト回路５６ｃを介して受けて基準
電圧に対してΔＶだけ上へレベルシフトした電圧を閾値
とする。そして、入力信号がこの閾値を越えた時点で出
力を発生する。コンパレータ５６ｂの比較基準側もピー
クホールド回路５５から供給された基準電圧をレベルシ
フト回路５６ｄを介して受けて基準電圧に対してΔＶだ
け下にレベルシフトした電圧を閾値とする。そして、入
力信号がこの閾値より低下した時点で出力を発生する反
転形のコンパレータである。なお、それぞれのコンパレ
ータの出力側にはチャッタリング防止のためにワンショ
ット回路が設けられているが、それは図示していない。
また、レベルシフト回路５６ｃ，５６ｄを簡単に図示す
るために、図では、ダイオード表示しているが、これ
は、通常のダイオードの０．５Ｖ乃至０．７Ｖの順方向
降下電圧を意味するものではない。単にレベルシフト回
路の代表として表記しているだけである。

【００１１】正負パルス電圧発生回路５７は、コンパレ
ータ５６ａの出力により正側のパルス電圧を発生し、コ
ンパレータ５６ｂの出力により負側のパルス電圧を発生
する。そして、抑止パルス発生回路５９からのパルスを
受けている一定期間だけその出力の発生を停止する。抑
止パルス発生回路５９は、ワンショット回路で構成さ
れ、入力段回路２のテスト電圧信号（目標値電圧値）が
変化するその立上がりと立下がりの一定期間の間、パル
スを発生して正負パルス電圧発生回路５７の出力動作を
停止させる。この期間は、ドライバ１のスルーレートに
対応して設定される電流が初期に流れるためである。こ
れは、端子８の電圧が設定されるべき目標電圧になる期
間でもある。ピークホールド回路５５は、抑止パルス発
生回路５９からのパルスの後縁の立下がり信号を受けて
出力電流検出回路５４の出力値（検出電流値に対応する
電圧値）を定常値としてホールドする。すなわち、立上
がりあるいは立下がりからスルーレートに対応する期間
後には、定常状態の電流値が出力され、流れるからであ
る。そこで、それに対応する電圧を現在の定常負荷状態
の電流値の検出信号として保持する。この値を基準にし
てコンパレータ５６ａ，５６ｂが負荷の変動状態を検出
する。なお、前記のレベルシフト分のΔＶは、ノイズ、
その他、定常状態としての動作変動分である。

【００１２】以下、全体的な動作を説明する。波形フォ
ーマッタ１のパターン波形出力に応じて、入力段回路２
は、“Ｈ”、“Ｌ”に変化する目標値となるテスト電圧
信号を発生する。これが誤差増幅器５１、加算回路５２
を経て電力増幅器５３に加えられて、誤差増幅器５１、
ＬＰＦ５８のフィードバックループにより動作して、入
力された電圧に応じて端子８に電流が送出される。そし
て、端子８の電圧が設定電圧にされる。このときには、
抑止パルス発生回路５９がパルスを発生するので、加算
回路５２には、正負パルス電圧発生回路５７から電圧は
供給されない。従来と同様にドライバ１が持つスルーレ
ートに従って、端子８の電圧が目標値になる。そして、
抑止パルス発生回路５９のパルスが停止するタイミング
で、電力増幅器５３が出力している現在の電流値に対応
する電圧値がピークホールド回路５５に保持される。

【００１３】例えば、パワーセーブの状態から通常の動
作状態に入って負荷変動が発生し、電流値が検出電圧値
において現在よりΔＶ分以上に増加したときには、コン
パレータ５６ａがそれを検出する。その結果、正負パル
ス電圧発生回路５７が正のパルス電圧を発生してそれを
加算回路５２に送出する。これにより、加算回路５２の
出力電圧がパルス電圧分だけ加算され、急激に電力増幅
器５３の入力側の電圧が増加し、これに対応して出力電
圧が増加して端子８の電圧降下を高速にかつ一時的に抑
止する。そこで、端子８の電圧低下が抑えられる。そし
て、このパルス電圧分による端子電圧の変化と設定され
ている電圧値との誤差分については、続いて誤差増幅器
５１、ＬＰＦ５８のフィードバックループにより一致す
るように電力出力増幅器５３の電圧値が制御される。な
お、正負パルス電圧発生回路５７により発生する正側の
加算する電圧値は、パワーセーブの状態から通常の動作
状態に入ったときに接続ケーブル６による電圧降下分を
補う値であり、これは、接続ケーブル６の抵抗Ｒとイン
ダクタンスＬ、そして出力電流値検出回路５４の出力値
により決定される。また、通常の動作状態からパワーセ
ーブの状態に入って負荷変動が発生し、電流値が検出電
圧値において現在よりΔＶ分以上に減少したときには、
コンパレータ５６ｂがそれを検出し、正負パルス電圧発
生回路５７が負のパルス電圧を発生してそれを加算回路
５２に送出する。その結果、加算回路５２の出力電流が
パルス電圧分だけ減算され、急激に電力増幅器５３の入
力側の電圧が減少し、これに対応して出力電圧が減少し
て端子８の電圧上昇を高速にかつ一時的に抑止する。こ
れにより、端子８の電圧上昇が抑えられる。そして、前
記と同様に、このパルス電流分による端子電圧の変化と
設定されている電圧値との誤差については、誤差増幅器
５１、ＬＰＦ５８のフィードバックループにより一致す
るように動作させる。なお、正負パルス電圧発生回路５
７により発生する負側の減算する電圧値は、通常モード
からパワーセーブの状態に入ったときに電圧上昇分と接
続ケーブル６による電圧分を補う値である。

【００１４】

【発明の効果】以上の説明のとおり、この発明にあって
は、電流検出回路の検出信号により負荷の状態変化を検
出する負荷状態変化検出回路を設けて所定以上の負荷変
動があったときには、瞬間的に大きな制御値を発生させ
て被検査デバイスの端子電圧が変化しないような電圧を
接続ケーブルに供給し、あるいは、接続ケーブルの電圧
を瞬間的に低減あるいは遮断して端子電圧の変動を抑え
る。そして、端子電圧に発生する設定電圧との誤差分
は、通常の誤差増幅器による制御で補正して一致させる
ようにする。その結果、負荷の状態変化による端子電圧
の変動を高速に抑えることができ、ＩＣテスタのドライ
バの出力電圧を高速に所定の設定値に制御することがで
きるる。

【図面の簡単な説明】

【図１】図１は、この発明によるＩＣテスタを適用した
ＩＣテスタのピンエレクトロニクス回路に配置されたド
ライバを中心とする一実施例のブロック図である。

【符号の説明】

１…波形フォーマッタ、２…入力段回路、３…“Ｈ”側
プログラマブル電圧設定回路、４…“Ｌ”側プログラマ
ブル電圧設定回路、５…出力段回路、６…接続ケーブ
ル、７…ＤＵＴ（被検査デバイス）、８…端子、１０…
ドライバ、５１…誤差増幅器、５２…加算回路、５３…
電力増幅器、５４…出力電流検出回路、５５…ピークホ
ールド回路、５６ａ，５６ｂ…コンパレータ、５７…正
負パルス電圧発生回路、５８…ローパスフィルタ（ＬＰ
Ｆ）、５９…抑止パルス発生回路、Ｒ…接続ケーブルの
有する抵抗値、Ｌ…インダクタンス、Ｃ…バイパスコン
デンサ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】被検査デバイスの端子に一定電圧の信号を
   供給するＩＣテスタにおいて、テストパターン信号に応
   じてＨＩＧＨレベルとＬＯＷレベルの所定の電圧信号を
   順次出力するテスト信号発生回路と、このテスト信号発
   生回路の出力を受けて前記端子の電圧と前記出力の電圧
   との差に応じてこれらを一致させるための誤差信号を発
   生する誤差信号発生回路と、この誤差信号を受けてこれ
   を電力増幅して前記端子に接続ケーブルを介して電力を
   供給する電力出力回路と、前記接続ケーブルと前記電力
   出力回路の出力との間に挿入された電流検出回路と、こ
   の電流検出回路の検出信号を受けて負荷の状態変化を検
   出する負荷状態変化検出回路と、この負荷状態変化検出
   回路の検出信号に応じて前記誤差信号に対して所定の制
   御値を瞬間的に加算あるいは減算することで前記端子電
   圧の増減変化を抑制する抑制回路とを備えるＩＣテス
   タ。
2. 【請求項２】さらに、前記誤差信号発生回路と前記電力
   出力回路との間に前記誤差信号と前記所定の制御値とを
   加算する加算回路を有し、前記端子には、バイパスコン
   デンサが設けられ、前記負荷状態変化検出回路は、前記
   テスト信号発生回路の出力に応じてＨＩＧＨレベルとＬ
   ＯＷレベルのいずれかの出力が発生してから所定時間後
   のタイミングで前記電流検出回路の検出値を保持する保
   持回路と、この保持回路の保持値と前記検出値を比較し
   て前記検出値が前記保持値より上の第１の所定値を越え
   たとき第１の検出信号を発生し、前記検出値が前記保持
   値より下の第２の所定値より低下したときに第２の検出
   信号を発生するコンパレータとを備え、前記抑制回路
   は、前記第１の検出信号に応じて加算される前記所定の
   制御値を瞬間的に発生し、前記第２の検出信号に応じて
   前記加算回路に対して減算される値の前記所定の制御値
   を瞬間的に発生するパルス電流値発生回路である請求項
   １記載のＩＣテスタ。