JP2014211360A - 半導体試験装置 - Google Patents

Abstract

【課題】半導体装置の電源電圧の変動を抑制すると共に、半導体装置の電源電流の測定精度を向上させることができる半導体試験装置を提供することを課題とする。【解決手段】半導体試験装置は、半導体装置の試験を行う半導体試験装置であって、前記半導体装置の電源端子に電源電圧を供給するための電源線（２１１）と、複数の容量（２３１，２３２）と、前記複数の容量を前記電源線に接続するための第１のスイッチ（ＳＷ１，ＳＷ２）とを有し、前記第１のスイッチは、前記電源端子の電圧降下に応じて、前記電源線に接続する前記容量の数を変化させる。【選択図】図２

Description

本発明は、半導体試験装置に関する。

被試験デバイスに電流を供給して試験を行う試験装置が知られている（例えば、特許文献１参照）。試験装置は、被試験デバイスに供給する電流を発生する第１電源ユニットと、第１電源ユニットが発生した電流を被試験デバイスに供給する第１同軸ケーブル及び第２同軸ケーブルとを備える。第１電源ユニットは、第１電源ユニットが発生する電流が所定の抵抗を通過した場合の電圧降下量を検出する電流検出部と、電流検出部が検出した電圧降下量に応じて、被試験デバイスに供給する電流を制御する電流制御部とを有する。第１同軸ケーブルは、第１電源ユニットから被試験デバイスの方向に電流を流す第１の内部導体と、第１の内部導体の周囲に絶縁体を介して設けられ、被試験デバイスから第１電源ユニットの方向に電流を流す第１の外部導体とを有する。第２同軸ケーブルは、被試験デバイスから第１電源ユニットの方向に電流を流す第２の内部導体と、第１の内部導体の周囲に絶縁体を介して設けられ、第１電源ユニットから被試験デバイスの方向に電流を流す第２の外部導体とを有する。

また、被試験デバイスを試験する試験装置が知られている（例えば、特許文献２参照）。パターン発生部は、被試験デバイスに試験パターンを入力する。判定部は、被試験デバイスの出力信号に基づいて、被試験デバイスの良否を判定する。電源装置は、被試験デバイスに電源電力を供給する。負荷変動補償回路は、被試験デバイスが消費する消費電流の変動により生じる被試験デバイスに印加される電源電圧の変動を補償するべく、消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する。設定部は、試験パターンが被試験デバイスに入力された場合における、電源電圧の変動量を検出し、検出した変動量に基づいて、負荷変動補償回路における電流範囲を設定する。

また、被試験デバイスを試験する試験装置が知られている（例えば、特許文献３参照）。複数のコンデンサは、それぞれ予め定められた所定の電圧で充電される。切替部は、所定の電圧に充電されたコンデンサのうち、いずれから被試験デバイスに電源電力を供給するかを切り替える。判定部は、被試験デバイスの動作結果に基づいて、被試験デバイスの良否を判定する。

また、被測定デバイスの第１端子と第２端子との間に所定電圧を印加し第２端子の電位を変動させて被測定デバイスの出力信号を測定する試験装置が知られている（例えば、特許文献４参照）。第１充電回路は、第１スイッチ素子を介して、第１コンデンサを所定電圧で充電させる。第２充電回路は、第２スイッチ素子を介して、第２コンデンサを所定電圧で充電させる。第３スイッチ素子は、第１コンデンサと第２コンデンサとを直列に接続させる。充放電回路は、第４スイッチ素子を介して、第２コンデンサを所定電圧まで充放電させる。制御回路は、第１スイッチ素子及び第２スイッチ素子を所定時間オンにさせ、所定時間経過してから第１スイッチ素子及び第２スイッチ素子をオフにした後に、第３スイッチ素子をオンにし次いで第４スイッチ素子をオンにする。試験装置は、第２コンデンサの充放電期間に第１及び第２のコンデンサの電圧を被測定デバイスの第１及び第２の端子に印加する。

国際公開第２００５／０７６０２３号 国際公開第２００７／０４９４７６号 特開２０１１−５８８０３号公報 特開平９−２９２４４３号公報

試験装置が被測定デバイスの試験を行う場合、被測定デバイスの急激な電流変動に対し、試験装置の電源が追従できず、瞬間的に電圧降下し、被測定デバイスの動作不具合を引き起こすことがある。その対策として、電源へバイパスコンデンサを接続する対策がある。しかし、その場合でも、電流変動が大きく、バイパスコンデンサでは追従しきれない場合が多い。また、バイパスコンデンサの容量を大きくして、急激な電流変動に対応すると、電源投入後にバイパスコンデンサの電荷チャージ時間が発生するため、安定待ち時間が増加し、被測定デバイスの試験時間の増加要因となる。また、バイパスコンデンサからのリーク電流も大きくなり、被測定デバイスの電源電流を測定しようとすると、本来測定すべき被測定デバイスの電源電流がバイパスコンデンサのリーク電流に隠されてしまい、正確な被測定デバイスの電源電流の測定が困難となる。

本発明の目的は、半導体装置の電源電圧の変動を抑制すると共に、半導体装置の電源電流の測定精度を向上させることができる半導体試験装置を提供することである。

半導体試験装置は、半導体装置の試験を行う半導体試験装置であって、前記半導体装置の電源端子に電源電圧を供給するための電源線と、複数の容量と、前記複数の容量を前記電源線に接続するための第１のスイッチとを有し、前記第１のスイッチは、前記電源端子の電圧降下に応じて、前記電源線に接続する前記容量の数を変化させる。

電源線に接続する容量の数を変化させることにより、半導体装置の電源電圧の変動を抑制すると共に、半導体装置の電源電流の測定精度を向上させることができる。

図１は、第１の実施形態による半導体試験システムの構成例を示す図である。 図２（Ａ）は第１の実施形態による半導体試験回路の構成例を示す図であり、図２（Ｂ）は第１の実施形態による半導体試験システムの処理例を示すタイムチャートである。 図３は、半導体試験回路の構成例を示す図である。 図４（Ａ）は第２の実施形態による半導体試験システムの一部の構成例を示す図であり、図４（Ｂ）は第２の実施形態による半導体試験システムの処理例を示すタイムチャートである。 図５（Ａ）は第３の実施形態による半導体試験システムの一部の構成例を示す図であり、図５（Ｂ）は図５（Ａ）のスイッチの構成例を示す回路図である。 図６（Ａ）は第４の実施形態による半導体試験システムの一部の構成例を示す図であり、図６（Ｂ）は第４の実施形態による半導体試験システムの処理例を示すタイムチャートである。 図７（Ａ）及び（Ｂ）は、第５の実施形態による半導体試験システムの一部の構成例を示す図である。 図８は、第５の実施形態による半導体試験システムの処理例を示すタイムチャートである。 図９（Ａ）は第６の実施形態による半導体試験システムの一部の構成例を示す図であり、図９（Ｂ）は電圧波形を示す図である。 図１０（Ａ）〜（Ｃ）は、電圧波形を示す図である。

（第１の実施形態）
図１は、第１の実施形態による半導体試験システムの構成例を示す図である。半導体試験システムは、テスタ１０１、ケーブル１０３、テストヘッド１０４、テストボード１０５及び半導体装置１０６を有する。テスタ１０１は、電源ユニット１０２を有する。ケーブル１０３は、テスタ１０１及びテストヘッド１０４を電気的に接続する。半導体装置１０６は、被測定装置であり、例えば大規模集積回路（ＬＳＩ：Large Scale Integration）である。半導体装置１０６は、テストボード１０５上に搭載され、テストボード１０５に電気的に接続される。テストボード１０５は、テストヘッド１０４に電気的に接続される。テスタ１０１は、ケーブル１０３、テストヘッド１０４及びテストボード１０５を介して、半導体装置１０６に電気的に接続され、半導体装置１０６に対して、電源電圧を供給し、試験パターンデータを出力し、試験結果データを入力する。テスタ１０１内の電源ユニット１０２は、ケーブル１０３、テストヘッド１０４及びテストボード１０５を介して、半導体装置１０６に電源電圧を供給する。

図２（Ａ）は、半導体試験回路２００の構成例を示す図である。半導体試験回路２００は、図１のテストボード１０５上に設けられる。電源ユニット１０２は、図１のテスタ１０１内に設けられる。半導体試験装置は、テスタ１０１及び半導体試験回路２００を有し、半導体装置１０６の試験を行う。電源フォース線２１１及び電源センス線２１２は、電源ユニット１０２及び半導体装置１０６の電源端子２１３間に接続される。電源ユニット１０２は、電源フォース線２１１を介して、半導体装置１０６の電源端子２１３に電源電圧を供給する。半導体装置１０６は、電源端子２１３により、電源電圧の供給を受けて動作する。また、電源ユニット１０２は、電源センス線２１２を介して、半導体装置１０６の電源端子２１３の電圧を検出する。

比較器２０１は、負入力端子に電源ユニット１０２の電源電圧を入力し、正入力端子に半導体装置１０６の電源端子２１３の電圧を入力し、電源ユニット１０２の電源電圧及び半導体装置１０６の電源端子２１３の電圧を比較し、比較の結果をノードＮ３に出力する。第１の容量２３１の第１の電極は、電源フォース線２１１に接続される。スイッチＳＷ１は、比較器２０１の出力ノードＮ３の電圧に応じて、第１の容量２３１の第２の電極を、グランド電位ノード又はノードＮ１に接続する。第２の容量２３２は、ノードＮ４及びグランド電位ノード間に接続される。スイッチＳＷ２は、比較器２０１の出力ノードＮ３の電圧に応じて、ノードＮ４を、第１の電位ノードＶ１又はノードＮ１に接続する。スイッチＳＷ１及びＳＷ２は、リレースイッチでもよいし、トランジスタスイッチでもよい。

図２（Ｂ）は、本実施形態による半導体試験システムの処理例を示すタイムチャートである。電源電圧２２２は、図２（Ａ）の半導体試験回路２００を有する半導体試験システムにおける半導体装置１０６の電源端子２１３の電圧波形である。電源電圧２２１は、図２（Ａ）の半導体試験回路２００を有さず、第１の容量２３１を電源フォース線２１１及びグランド電位ノード間に固定接続した場合の半導体装置１０６の電源端子２１３の電圧波形である。

電源ユニット１０２は、電源フォース線２１１を介して、半導体装置１０６の電源端子２１３に一定の直流電源電圧（例えば３Ｖ）を供給する。半導体装置１０６は、テスタ１０１から試験パターンデータを入力し、内部の多数のトランジスタ等が動作すると、大電流が流れる。すると、半導体装置１０６の電源端子２１３の電源電圧２２１及び２２２が降下する。電源電圧２２１及び２２２の変動量が大きくなると、半導体装置１０６が正常に動作しない場合がある。本実施形態は、容量２３１及び２３２を設けることにより、電源電圧２２２の変動を抑制し、半導体装置１０６を正常に動作させることができる。電源電圧２２２は、電源電圧２２１に比べ、変動が抑制されている。

まず、時刻ｔ１の前では、電源ユニット１０２は、電源フォース線２１１を介して、半導体装置１０６の電源端子２１３に例えば３Ｖの直流電源電圧を供給する。この時、半導体装置１０６の電源端子２１３の電源電圧２２２もほぼ３Ｖである。比較器２０１は、半導体装置１０６の電源端子２１３の電源電圧２２２から電源ユニット１０２の電源電圧を減算した値が第１の閾値より大きいので、ハイレベルをノードＮ３に出力する。すると、スイッチＳＷ１は、図２（Ａ）に示すように、第１の容量２３１の第２の電極をグランド電位ノードに接続する。スイッチＳＷ２は、ノードＮ４を第１の電位ノードＶ１に接続する。これにより、第１の容量２３１は、電源フォース線２１１及びグランド電位ノード間に接続される。電源フォース線２１１には、電源ユニット１０２により、３Ｖの電源電圧が印加されている。これにより、第１の容量２３１は３Ｖに充電され、電源フォース線２１１の電圧変動を抑制することができる。第２の容量２３２は、第１の電位ノードＶ１及びグランド電位ノード間に接続される。第１の電位ノードＶ１には、例えば１Ｖの直流電圧が印加される。これにより、第２の容量２３２は、１Ｖに充電される。

半導体装置１０６が動作を開始し、半導体装置１０６に大電流が流れると、電源電圧２２２が降下を開始する。この際、第１の容量２３１が電源フォース線２１１に接続されているため、半導体装置１０６の電源端子２１３の電源電圧２２２の急激な変動を抑制することができる。これにより、半導体装置１０６の故障又は誤動作を防止することができる。

次に、時刻ｔ１では、比較器２０１は、半導体装置１０６の電源端子２１３の電源電圧２２２から電源ユニット１０２の電源電圧を減算した値が第１の閾値より小さくなるので、ローレベルをノードＮ３に出力する。例えば、時刻ｔ１の電源電圧２２２は、２．５Ｖである。

すると、時刻ｔ２では、スイッチＳＷ１は、図３に示すように、第１の容量２３１の第２の電極をノードＮ１に接続する。スイッチＳＷ２は、ノードＮ４をノードＮ１に接続する。これにより、第１の容量２３１及び第２の容量２３２は、電源フォース線２１１及びグランド電位ノード間に直列に接続される。上記のように、第１の容量２３１は３Ｖに充電され、第２の容量２３２は１Ｖに充電されているので、第１の容量２３１及び第２の容量２３２は、電源フォース線２１１に３Ｖ＋１Ｖ＝４Ｖの電圧を供給する。これにより、半導体装置１０６の電源端子２１３の電源電圧２２２の降下が緩やかになり、電源電圧２２２の急激な降下を防止することができる。

次に、時刻ｔ３では、電源ユニット１０２は、電源センス線２１２を介して、半導体装置１０６の電源端子２１３の電源電圧２２２を検出し、電源電圧２２２が所定値より低くなると、電源フォース線２１１の電圧を上昇させる。これにより、半導体装置１０６の電源端子２１３の電源電圧２２２も上昇する。

次に、時刻ｔ４では、比較器２０１は、半導体装置１０６の電源端子２１３の電源電圧２２２から電源ユニット１０２の電源電圧を減算した値が第２の閾値より大きくなるので、ハイレベルをノードＮ３に出力する。なお、比較器２０１は、ヒステリシス特性を有し、時刻ｔ１の第１の閾値と時刻ｔ４の第２の閾値とを異ならせることができる。

すると、時刻ｔ５では、スイッチＳＷ１は、図２（Ａ）に示すように、第１の容量２３１の第２の電極をグランド電位ノードに接続する。スイッチＳＷ２は、ノードＮ４を第１の電位ノードＶ１に接続する。これにより、第１の容量２３１は、電源フォース線２１１及びグランド電位ノード間に接続される。その後、電源フォース線２１１には、電源ユニット１０２により、３Ｖの電源電圧が印加され、第１の容量２３１は約３Ｖに充電され、電源フォース線２１１の電圧変動を抑制することができる。第２の容量２３２は、第１の電位ノードＶ１及びグランド電位ノード間に接続される。第１の電位ノードＶ１には、例えば１Ｖの直流電圧が印加されるので、第２の容量２３２は、１Ｖに充電される。これにより、半導体装置１０６の電源端子２１３の電源電圧２２２の過上昇を防止し、電源電圧２２２の変動を抑制することができる。

スイッチＳＷ１及びＳＷ２は、複数の容量２３１及び／又は２３２を電源フォース線２１１に接続するための第１のスイッチであり、半導体装置１０６の電源端子２１３の電圧降下に応じて、電源フォース線２１１に接続する容量２３１，２３２の数を変化させる。ここで、半導体装置１０６の電源端子２１３の電圧降下は、電源ユニット１０２の電源電圧に対する半導体装置１０６の電源端子２１３の電圧の降下である。

時刻ｔ１より前では、スイッチＳＷ１及びＳＷ２は、半導体装置１０６の電源端子２１３の電圧降下が第１の閾値より小さいので、第１の容量２３１を電源フォース線２１１に接続し、第２の容量２３２を電源フォース線２１１に接続せずに第１の電位ノードＶ１により充電させる。

時刻ｔ２では、スイッチＳＷ１及びＳＷ２は、半導体装置１０６の電源端子２１３の電圧降下が第１の閾値より大きいので、第１の容量２３１及び第２の容量２３２を直列に電源フォース線２１１に接続する。

比較器２０１は、電源ユニット１０２の電源電圧及び半導体装置１０６の電源端子２１３の電圧２２２を比較する。スイッチＳＷ１及びＳＷ２は、比較器２０１の比較の結果に応じて、電源フォース線２３１に接続する容量の数を変化させる。

本実施形態によれば、電源フォース線２１１に容量２３１及び／又は２３２を接続することにより、半導体装置１０６の電源端子２１３の電源電圧２２２の急激な変動を抑制することができる。仮に電源フォース線２１１に大きな容量を固定接続すると、電源電圧の変動を抑制する点では好ましいが、電源投入後に電源電圧が安定するまでの待機時間が長くなってしまい、容量からのリーク電流が大きくなり、半導体装置１０６の電源電流を正しく測定することが困難になる。

本実施形態によれば、半導体装置１０６の電源端子２１３の電源電圧降下が大きくない期間では、１個の容量２３１のみが電源フォース線２１１に接続されるので、電源投入後に電源電圧が安定するまでの待機時間が短くなる。また、１個の容量２３１からのリーク電流は小さく、半導体装置１０６の電源電流を正しく測定することができる。

また、半導体装置１０６の電源端子２１３の電源電圧降下が大きい期間では、２個の容量２３１及び２３２の直列接続回路が電源フォース線２１１に接続されるので、電源フォース線２１１の急激な電圧降下を抑制し、半導体装置１０６の電源端子２１３の電源電圧２２２の電圧変動を抑制することができる。

（第２の実施形態）
図４（Ａ）は、図２（Ａ）に対応し、第２の実施形態による半導体試験システムの一部の構成例を示す図である。本実施形態（図４（Ａ））は、第１の実施形態（図２（Ａ））に対して、第３の容量２３３、スイッチＳＷ３，ＳＷ４及び比較器２０２を追加したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。

比較器２０２は、負入力端子に電源ユニット１０２の電源電圧を入力し、正入力端子に半導体装置１０６の電源端子２１３の電圧を入力し、電源ユニット１０２の電源電圧及び半導体装置１０６の電源端子２１３の電圧を比較し、比較の結果を出力端子に出力する。

ノードＮ４は、第２の容量２３２の第１の端子に接続される。スイッチＳＷ３は、比較器２０２の出力電圧に応じて、第２の容量２３２の第２の端子を、グランド電位ノード又はノードＮ２に接続する。第３の容量２３３の第２の端子は、グランド電位ノードに接続される。スイッチＳＷ４は、比較器２０２の出力電圧に応じて、第３の容量２３３の第１の端子を、第２の電位ノードＶ２又はノードＮ２に接続する。第２の電位ノードＶ２には、例えば１Ｖの直流電圧が印加される。

第１の実施形態は、２個の容量２３１及び２３２を用いて、電源電圧の変動を抑制したが、その抑制量が十分でない場合、第２の実施形態が好ましい。第２の実施形態は、３個の容量２３１〜２３３を用いるので、第１の実施形態に比べて、電源電圧の変動抑制の効果を大きくすることができる。

図４（Ｂ）は、本実施形態による半導体試験システムの処理例を示すタイムチャートである。電源電圧４２２は、図４（Ａ）の半導体試験回路２００を有する半導体試験システムにおける半導体装置１０６の電源端子２１３の電圧波形である。電源電圧４２１は、図４（Ａ）の半導体試験回路２００を有さず、第１の容量２３１を電源フォース線２１１及びグランド電位ノード間に固定接続した場合の半導体装置１０６の電源端子２１３の電圧波形である。

電源ユニット１０２は、電源フォース線２１１を介して、半導体装置１０６の電源端子２１３に直流電源電圧（例えば３Ｖ）を供給する。半導体装置１０６は、テスタ１０１から試験パターンデータを入力し、内部の多数のトランジスタ等が動作すると、大電流が流れる。すると、半導体装置１０６の電源端子２１３の電源電圧４２１及び４２２が急激に降下する。本実施形態は、３個の容量２３１〜２３３を設けることにより、電源電圧４２２の変動を抑制し、半導体装置１０６を正常に動作させることができる。電源電圧４２２は、電源電圧４２１に比べ、変動が抑制されている。

まず、時刻ｔ１の前では、電源ユニット１０２は、電源フォース線２１１を介して、半導体装置１０６の電源端子２１３に例えば３Ｖの直流電源電圧を供給する。この時、半導体装置１０６の電源端子２１３の電源電圧４２２もほぼ３Ｖである。比較器２０１は、半導体装置１０６の電源端子２１３の電源電圧４２２から電源ユニット１０２の電源電圧を減算した値が第１の閾値より大きいので、ハイレベルをノードＮ３に出力する。比較器２０２も、半導体装置１０６の電源端子２１３の電源電圧４２２から電源ユニット１０２の電源電圧を減算した値が第２の閾値より大きいので、ハイレベルを出力端子に出力する。

すると、スイッチＳＷ１は、図４（Ａ）に示すように、第１の容量２３１の第２の電極をグランド電位に接続する。スイッチＳＷ２は、ノードＮ４を第１の電位ノードＶ１に接続する。スイッチＳＷ３は、第２の容量２３２の第２の電極をグランド電位ノードに接続する。スイッチＳＷ４は、第３の容量２３３の第１の電極を第２の電位ノードＶ２に接続する。これにより、第１の容量２３１は、電源フォース線２１１及びグランド電位ノード間に接続される。電源フォース線２１１には、電源ユニット１０２により、３Ｖの電源電圧が印加されているので、第１の容量２３１は３Ｖに充電され、電源フォース線２１１の電圧変動を抑制することができる。第２の容量２３２は、第１の電位ノードＶ１及びグランド電位ノード間に接続される。第１の電位ノードＶ１には、例えば１Ｖの直流電圧が印加されるので、第２の容量２３２は、１Ｖに充電される。第３の容量２３３は、第２の電位ノードＶ２及びグランド電位ノード間に接続される。第２の電位ノードＶ２には、例えば１Ｖの直流電圧が印加されるので、第３の容量２３３は、１Ｖに充電される。

半導体装置１０６が動作を開始し、半導体装置１０６に大電流が流れると、電源電圧４２２が降下を開始する。この際、第１の容量２３１が電源フォース線２１１に接続されているため、半導体装置１０６の電源端子２１３の電源電圧４２２の急激な変動を抑制することができる。これにより、半導体装置１０６の故障又は誤動作を防止することができる。

次に、時刻ｔ１では、比較器２０１は、半導体装置１０６の電源端子２１３の電源電圧４２２から電源ユニット１０２の電源電圧を減算した値が第１の閾値より小さくなるので、ローレベルをノードＮ３に出力する。すると、スイッチＳＷ１は、第１の容量２３１の第２の電極をノードＮ１に接続する。スイッチＳＷ２は、ノードＮ４をノードＮ１に接続する。これにより、第１の容量２３１及び第２の容量２３２は、電源フォース線２１１及びグランド電位ノード間に直列に接続される。上記のように、第１の容量２３１は３Ｖに充電され、第２の容量２３２は１Ｖに充電されているので、第１の容量２３１及び第２の容量２３２は、電源フォース線２１１に３Ｖ＋１Ｖ＝４Ｖの電圧を供給する。これにより、半導体装置１０６の電源端子２１３の電源電圧４２２の降下が緩やかになり、電源電圧４２２の急激な降下を防止することができる。

次に、時刻ｔ２では、比較器２０２は、半導体装置１０６の電源端子２１３の電源電圧４２２から電源ユニット１０２の電源電圧を減算した値が第２の閾値より小さくなるので、ローレベルを出力端子に出力する。ここで、第２の閾値は、第１の閾値より小さい。すると、スイッチＳＷ３は、第２の容量２３２の第２の電極をノードＮ２に接続する。スイッチＳＷ４は、第３の容量２３３の第１の電極をノードＮ２に接続する。これにより、第１の容量２３１、第２の容量２３２及び第３の容量２３３は、電源フォース線２１１及びグランド電位ノード間に直列に接続される。上記のように、第１の容量２３１は３Ｖに充電され、第２の容量２３２は１Ｖに充電され、第３の容量２３３は１Ｖに充電されているので、第１の容量２３１、第２の容量２３２及び第３の容量２３３は、電源フォース線２１１に３Ｖ＋１Ｖ＋１Ｖ＝５Ｖの電圧を供給する。これにより、半導体装置１０６の電源端子２１３の電源電圧４２２の降下がさらに緩やかになり、電源電圧４２２の急激な降下を防止することができる。

その後、電源ユニット１０２は、電源センス線２１２を介して、半導体装置１０６の電源端子２１３の電源電圧４２２を検出し、電源電圧４２２が所定値より低くなると、電源フォース線２１１の電圧を上昇させる。これにより、半導体装置１０６の電源端子２１３の電源電圧４２２も上昇する。

次に、時刻ｔ３では、比較器２０２は、半導体装置１０６の電源端子２１３の電源電圧４２２から電源ユニット１０２の電源電圧を減算した値が第３の閾値より大きくなるので、ハイレベルを出力端子に出力する。なお、比較器２０２は、ヒステリシス特性を有し、時刻ｔ２の第２の閾値と時刻ｔ３の第３の閾値とを異ならせることができる。

すると、スイッチＳＷ３は、第２の容量２３２の第２の電極をグランド電位に接続する。スイッチＳＷ４は、第３の容量２３３の第１の電極を第２の電位ノードＶ２に接続する。これにより、第１の容量２３１及び第２の容量２３２は、電源フォース線２１１及びグランド電位ノード間に直列に接続される。第１の容量２３１は３Ｖに充電され、第２の容量２３２は１Ｖに充電されているので、第１の容量２３１及び第２の容量２３２は、電源フォース線２１１に３Ｖ＋１Ｖ＝４Ｖの電圧を供給し、供給電圧が低下する。これにより、半導体装置１０６の電源端子２１３の電源電圧４２２の過上昇を防止することができる。

次に、時刻ｔ４では、比較器２０１は、半導体装置１０６の電源端子２１３の電源電圧４２２から電源ユニット１０２の電源電圧を減算した値が第４の閾値より大きくなるので、ハイレベルをノードＮ３に出力する。なお、比較器２０１は、ヒステリシス特性を有し、時刻ｔ１の第１の閾値と時刻ｔ４の第４の閾値とを異ならせることができる。

すると、スイッチＳＷ１は、第１の容量２３１の第２の電極をグランド電位に接続する。スイッチＳＷ２は、ノードＮ４を第１の電位ノードＶ１に接続する。これにより、第１の容量２３１は、電源フォース線２１１及びグランド電位ノード間に接続される。その後、電源フォース線２１１には、電源ユニット１０２により３Ｖの電源電圧が印加され、第１の容量２３１は３Ｖに充電され、電源フォース線２１１の電圧変動を抑制することができる。第２の容量２３２は、第１の電位ノードＶ１及びグランド電位ノード間に接続される。第１の電位ノードＶ１には、例えば１Ｖの直流電圧が印加されるので、第２の容量２３２は、１Ｖに充電される。これにより、半導体装置１０６の電源端子２１３の電源電圧４２２の過上昇をさらに防止し、電源電圧４２２の変動を抑制することができる。

以上のように、時刻ｔ１の前では、スイッチＳＷ１及びＳＷ２は、半導体装置１０６の電源端子２１３の電圧降下が第１の閾値より小さい場合には、第１の容量２３１を電源フォース線２１１に接続し、第２の容量２３２及び第３の容量２３３を電源フォース線２１１に接続せずに充電する。

次に、時刻ｔ１では、スイッチＳＷ１及びＳＷ２は、半導体装置１０６の電源端子２１３の電圧降下が第１の閾値より大きくかつ第２の閾値より小さい場合には、第１の容量２３１及び第２の容量２３２を直列に電源フォース線２１１に接続する。

次に、時刻ｔ２では、スイッチＳＷ１及びＳＷ２は、半導体装置１０６の電源端子２１３の電圧降下が第２の閾値より大きい場合には、第１の容量２３１、第２の容量２３２及び第３の容量２３３を直列に電源フォース線２１１に接続する。

本実施形態は、３個の容量２３１〜２３３を用いるので、第１の実施形態に比べて、電源電圧の変動抑制の効果を大きくすることができる。

（第３の実施形態）
図５（Ａ）は、図２（Ａ）に対応し、第３の実施形態による半導体試験システムの一部の構成例を示す図である。本実施形態（図５（Ａ））は、第１の実施形態（図２（Ａ））に対して、比較器２０１の代わりにレベルシフトダイオード５０１を設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。

レベルシフトダイオード５０１は、アノードが半導体装置１０６の電源端子２１３に接続され、カソードがスイッチＳＷ１及びＳＷ２の制御端子に接続され、電源端子２１３の電圧をレベルシフトしてスイッチＳＷ１及びＳＷ２を制御する。スイッチＳＷ１及びＳＷ２は、レベルシフトダイオード５０１のカソードの電圧に応じて、オン／オフ制御される。レベルシフトダイオード５０１は、スイッチＳＷ１及びＳＷ２をオン／オフ制御する電圧を調整するための素子である。例えば、半導体装置１０６の電源端子２１３が３Ｖの場合、レベルシフトダイオード５０１は、アノードが３Ｖであり、カソードが２．５Ｖであり、スイッチＳＷ１は第１の容量２３１の第２の電極をグランド電位ノードに接続し、スイッチＳＷ２はノードＮ４を第１の電位ノードＶ１に接続する。また、半導体装置１０６の電源端子２１３が２．５Ｖの場合、レベルシフトダイオード５０１は、アノードが２．５Ｖであり、カソードが１．５Ｖであり、スイッチＳＷ１は第１の容量２３１の第２の電極をノードＮ１に接続し、スイッチＳＷ２はノードＮ４をノードＮ１に接続する。

図５（Ｂ）は、図５（Ａ）のスイッチＳＷ２の構成例を示す回路図である。以下、スイッチＳＷ２の構成例を説明するが、スイッチＳＷ１もスイッチＳＷ２と同様の構成を有する。

インバータ５１５は、ノードＮ３の電圧の論理反転電圧を出力する。インバータ５１６は、インバータ５１５の出力電圧の論理反転電圧を出力する。ｎチャネル電界効果トランジスタ５１１は、ドレインが第１の第１の電位ノードＶ１に接続され、ゲートがノードＮ３に接続され、ソースがノードＮ４に接続される。ｐチャネル電界効果トランジスタ５１２は、ソースが第１の電位ノードＶ１に接続され、ゲートがインバータ５１５の出力端子に接続され、ドレインがノードＮ４に接続される。ｎチャネル電界効果トランジスタ５１３は、ドレインがノードＮ１に接続され、ゲートがインバータ５１５の出力端子に接続され、ソースがノードＮ４に接続される。ｐチャネル電界効果トランジスタ５１２は、ソースがノードＮ１に接続され、ゲートがインバータ５１６の出力端子に接続され、ドレインがノードＮ４に接続される。

ノードＮ３の電圧がハイレベル（２．５Ｖ）になると、トランジスタ５１１及び５１２がオンし、トランジスタ５１３及び５１４がオフする。この場合、ノードＮ４は、第１の電位ノードＶ１に接続される。

ノードＮ３の電圧がローレベル（１．５Ｖ）になると、トランジスタ５１１及び５１２がオフし、トランジスタ５１３及び５１４がオンする。この場合、ノードＮ４は、ノードＮ１に接続される。

以上のように、スイッチＳＷ１及びＳＷ２は、レベルシフトダイオード５０１によりレベルシフトされた電圧に応じて、電源フォース線２１１に接続する容量の数を変化させる。本実施形態は、半導体装置１０６の電源端子２１３の電圧降下量を特定できていれば、レベルシフトダイオード５０１を使用することにより、図２（Ａ）の比較器２０１が不要になる。これにより、本実施形態は、第１の実施形態と比べ、高速の応答特性を得ることができる。

（第４の実施形態）
図６（Ａ）は、図２（Ａ）に対応し、第４の実施形態による半導体試験システムの一部の構成例を示す図である。本実施形態（図６（Ａ））は、第１の実施形態（図２（Ａ））に対して、比較器６０１、スイッチＳＷ１２〜ＳＷ１４及びインダクタＬ１〜Ｌ４を追加したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。

比較器６０１は、負入力端子に電源ユニット１０２の電源電圧を入力し、正入力端子に半導体装置１０６の電源端子２１３の電圧を入力し、電源ユニット１０２の電源電圧及び半導体装置１０６の電源端子２１３の電圧を比較し、比較の結果を出力端子に出力する。インダクタＬ１は、半導体装置１０６の電源端子２１３及び電源フォース線２１１間に接続される。スイッチＳＷ１２及びインダクタＬ２の直列接続回路は、半導体装置１０６の電源端子２１３及び電源フォース線２１１間に接続される。スイッチＳＷ１３及びインダクタＬ３の直列接続回路は、半導体装置１０６の電源端子２１３及び電源フォース線２１１間に接続される。スイッチＳＷ１４及びインダクタＬ４の直列接続回路は、半導体装置１０６の電源端子２１３及び電源フォース線２１１間に接続される。スイッチＳＷ１２〜ＳＷ１４は、比較器６０１の比較結果に応じて、オン／オフする。

図６（Ｂ）は、図２（Ｂ）に対応し、本実施形態による半導体試験システムの処理例を示すタイムチャートである。電源電圧６１２は、図６（Ａ）の半導体試験回路２００を有する半導体試験システムにおける半導体装置１０６の電源端子２１３の電圧波形である。電源電圧６１１は、図２（Ａ）の電源電圧２２１に対応する。

まず、時刻ｔ１の前では、半導体装置１０６の電源端子２１３の電源電圧６１２は、ほぼ３Ｖである。比較器２０１は、半導体装置１０６の電源端子２１３の電源電圧６１２から電源ユニット１０２の電源電圧を減算した値が第１の閾値より大きいので、ハイレベルをノードＮ３に出力する。すると、スイッチＳＷ１は、第１の容量２３１の第２の電極をグランド電位ノードに接続する。スイッチＳＷ２は、ノードＮ４を第１の電位ノードＶ１に接続する。これにより、第１の容量２３１は、電源フォース線２１１及びグランド電位ノード間に接続される。電源フォース線２１１には、電源ユニット１０２により３Ｖの電源電圧が印加されているので、第１の容量２３１は３Ｖに充電され、電源フォース線２１１の電圧変動を抑制することができる。第２の容量２３２は、第１の電位ノードＶ１及びグランド電位ノード間に接続される。第１の電位ノードＶ１には、例えば１Ｖの直流電圧が印加される。これにより、第２の容量２３２は、１Ｖに充電される。

同様に、比較器６０１は、半導体装置１０６の電源端子２１３の電源電圧６１２から電源ユニット１０２の電源電圧を減算した値が第２の閾値より小さいので、ローレベルを出力端子に出力する。すると、スイッチＳＷ１２〜ＳＷ１４は、オンする。

次に、時刻ｔ１では、比較器２０１は、半導体装置１０６の電源端子２１３の電源電圧６１２から電源ユニット１０２の電源電圧を減算した値が第１の閾値より小さくなるので、ローレベルをノードＮ３に出力する。

すると、時刻ｔ２では、スイッチＳＷ１は、第１の容量２３１の第２の電極をノードＮ１に接続する。スイッチＳＷ２は、ノードＮ４をノードＮ１に接続する。これにより、第１の容量２３１及び第２の容量２３２は、電源フォース線２１１及びグランド電位ノード間に直列に接続される。上記のように、第１の容量２３１は３Ｖに充電され、第２の容量２３２は１Ｖに充電されているので、第１の容量２３１及び第２の容量２３２は、電源フォース線２１１に３Ｖ＋１Ｖ＝４Ｖの電圧を供給する。これにより、半導体装置１０６の電源端子２１３の電源電圧６１２の降下が緩やかになり、電源電圧６１２の急激な降下を防止することができる。

その後、電源ユニット１０２は、電源センス線２１２を介して、半導体装置１０６の電源端子２１３の電源電圧６１２を検出し、電源電圧６１２が所定値より低くなると、電源フォース線２１１の電圧を上昇させる。これにより、半導体装置１０６の電源端子２１３の電源電圧６１２も上昇する。

その後、第１の実施形態と同様に、スイッチＳＷ１及びＳＷ２は、時刻ｔ１の前の状態に戻る。

次に、時刻ｔ３では、比較器６０１は、半導体装置１０６の電源端子２１３の電源電圧６１２から電源ユニット１０２の電源電圧を減算した値が第２の閾値より大きいので、ハイレベルを出力端子に出力する。すると、時刻ｔ４では、スイッチＳＷ１２〜ＳＷ１４は、オフする。その後、比較器６０１はローレベルを出力し、スイッチＳＷ１２〜ＳＷ１４はオンする。

以上のように、時刻ｔ１〜ｔ３において、電源電圧６１２の降下を抑制するために急峻な電流供給が必要となるので、複数のインダクタＬ１〜Ｌ４を並列に接続し、インダクタンスを低減させる。

電源電圧６１２の電位回復のための電圧上昇及び／又は供給電流の増加を行うと、電源電圧６１２はやがて過上昇となるが、この過上昇を防止するため、時刻ｔ３及びｔ４では、比較器６０１がそれを検出し、スイッチＳＷ１２〜ＳＷ１４がインダクタＬ２〜Ｌ４を切り離し、インダクタンスを増加させ、電圧及び電流の急峻な変動を防止することで、電源電圧６１２の過上昇を防止する。

第２のスイッチＳＷ１２〜ＳＷ１４は、半導体装置１０６の電源端子２１３の電圧６１２に応じて、電源フォース線２１１のインダクタンス値を変化させる。これにより、半導体装置１０６への電圧及び電流供給が安定し、正確な半導体装置１０６の試験が可能になる。

（第５の実施形態）
図７（Ａ）は、図６（Ａ）に対応し、第５の実施形態による半導体試験システムの一部の構成例を示す図である。本実施形態（図７（Ａ））は、第４の実施形態（図６（Ａ））に対して、比較器２０２，２０３，６０２，６０３、容量２３３，２３４及びスイッチＳＷ３〜ＳＷ６を追加したものである。以下、本実施形態が第４の実施形態と異なる点を説明する。

比較器２０１〜２０３、６０１〜６０３は、半導体装置１０６の電源端子２１３の電源電圧６１２から電源ユニット１０２の電源電圧を減算した値が閾値より大きい場合にはハイレベルを出力し、小さい場合にはローレベルを出力する。ただし、図７（Ｂ）に示すように、それぞれ、比較器２０１〜２０３、６０１〜６０３のオフセット調整端子に接続される抵抗６１１の値は異なり、比較器２０１〜２０３、６０１〜６０３のそれぞれの閾値が異なる。なお、比較器２０１〜２０３、６０１〜６０３には、電源電圧端子Ｖｃが設けられている。

ノードＮ４は、第２の容量２３２の第１の端子に接続される。スイッチＳＷ３は、比較器２０２の出力電圧に応じて、第２の容量２３２の第２の端子を、グランド電位ノード又はノードＮ２に接続する。スイッチＳＷ４は、比較器２０２の出力電圧に応じて、第３の容量２３３の第１の端子を、第２の電位ノードＶ２又はノードＮ２に接続する。第２の電位ノードＶ２には、例えば１Ｖの直流電圧が印加される。スイッチＳＷ５は、比較器２０３の出力電圧に応じて、第３の容量２３３の第２の端子を、グランド電位ノード又はノードＮ５に接続する。スイッチＳＷ６は、比較器２０３の出力電圧に応じて、第４の容量２３４の第１の端子を、ノードＮ５又は第３の電位ノードＶ３に接続する。第３の電位ノードＶ３には、例えば１Ｖの直流電圧が印加される。第４の容量２３４の第２の電極は、グランド電位ノードに接続される。

スイッチＳＷ１４は、比較器６０１の出力電圧に応じてオン又はオフする。スイッチＳＷ１３は、比較器６０２の出力電圧に応じてオン又はオフする。スイッチＳＷ１２は、比較器６０３の出力電圧に応じてオン又はオフする。

図８は、図６（Ｂ）に対応し、本実施形態による半導体試験システムの処理例を示すタイムチャートである。電源電圧７０２は、図７（Ａ）の半導体試験回路２００を有する半導体試験システムにおける半導体装置１０６の電源端子２１３の電圧波形である。電源電圧７０１は、図２（Ａ）の電源電圧２２１に対応する。

定常時、電源電圧７０２は、ほぼ電圧Ｖａ４である。電圧Ｖａ４は、電源ユニット１０２が電源フォース線２１１に供給する電圧であり、例えば３Ｖである。この場合、第４の実施形態と同様に、スイッチＳＷ１２〜ＳＷ１４はオンする。スイッチＳＷ１は、第１の容量２３１の第２の電極をグランド電位ノードに接続する。スイッチＳＷ２は、ノードＮ４を第１の電位ノードＶ１に接続する。スイッチＳＷ３は、第２の容量２３２の第２の電極をグランド電位ノードに接続する。スイッチＳＷ４は、第３の容量２３３の第１の電極を第２の電位ノードＶ２に接続する。スイッチＳＷ５は、第３の容量２３３の第２の電極をグランド電位ノードに接続する。スイッチＳＷ６は、第４の容量２３４の第１の電極を第３の電位ノードＶ３に接続する。第１の容量２３１は、電源フォース線２１１及びグランド電位ノード間に接続される。第２の容量２３２は、第１の電位ノードＶ１の１Ｖに充電される。第３の容量２３３は、第２の電位ノードＶ２の１Ｖに充電される。第４の容量２３４は、第３の電位ノードＶ３の１Ｖに充電される。

その後、電源電圧７０２が電圧Ｖａ３に低下すると、比較器２０１は、ローレベルを出力する。すると、スイッチＳＷ１は、第１の容量２３１の第２の電極をノードＮ１に接続する。スイッチＳＷ２は、ノードＮ４をノードＮ１に接続する。第１の容量２３１及び第２の容量２３２は、電源フォース線２１１及びグランド電位ノード間に直列に接続される。第１の容量２３１は３Ｖに充電され、第２の容量２３２は１Ｖに充電されているので、電源フォース線２１１には３Ｖ＋１Ｖ＝４Ｖが印加され、電源電圧７０２の低下を抑制することができる。

その後、電源電圧７０２が電圧Ｖａ２に低下すると、比較器２０２は、ローレベルを出力する。すると、スイッチＳＷ３は、第２の容量２３２の第２の電極をノードＮ２に接続する。スイッチＳＷ４は、第３の容量２３３の第１の電極をノードＮ２に接続する。容量２３１〜２３３は、電源フォース線２１１及びグランド電位ノード間に直列に接続される。容量２３１は３Ｖに充電され、容量２３２及び２３３は１Ｖに充電されているので、電源フォース線２１１には３Ｖ＋１Ｖ＋１Ｖ＝５Ｖが印加され、電源電圧７０２の低下をさらに抑制することができる。

その後、電源電圧７０２が電圧Ｖａ１に低下すると、比較器２０３は、ローレベルを出力する。すると、スイッチＳＷ５は、第３の容量２３３の第２の電極をノードＮ５に接続する。スイッチＳＷ６は、第４の容量２３４の第１の電極をノードＮ５に接続する。容量２３１〜２３４は、電源フォース線２１１及びグランド電位ノード間に直列に接続される。容量２３１は３Ｖに充電され、容量２３２〜２３４は１Ｖに充電されているので、電源フォース線２１１には３Ｖ＋１Ｖ＋１Ｖ＋１Ｖ＝６Ｖが印加され、電源電圧７０２の低下をさらに抑制することができる。

その後、電源電圧７０２が電圧Ｖａ５に上昇すると、比較器６０１は、ハイレベルを出力する。すると、スイッチＳＷ１４は、オフする。これにより、電源フォース線２１１のインダクタンス値が増加し、電源電圧６１２の過上昇を防止することができる。

その後、電源電圧７０２が電圧Ｖａ６に上昇すると、比較器６０２は、ハイレベルを出力する。すると、スイッチＳＷ１３は、オフする。これにより、電源フォース線２１１のインダクタンス値がさらに増加し、電源電圧６１２の過上昇をさらに防止することができる。

その後、電源電圧７０２が電圧Ｖａ７に上昇すると、比較器６０３は、ハイレベルを出力する。すると、スイッチＳＷ１２は、オフする。これにより、電源フォース線２１１のインダクタンス値がさらに増加し、電源電圧６１２の過上昇をさらに防止することができる。

本実施形態は、４個の容量２３１〜２３４を用いることにより、電源電圧の低下を防止し、４個のインダクタＬ１〜Ｌ４を用いることにより、電源電圧の過上昇を防止することができる。

（第６の実施形態）
図９（Ａ）は、第６の実施形態による半導体試験システムの一部の構成例を示す図である。本実施形態（図９（Ａ））は、第４の実施形態（図６（Ａ））に対して、比較２０１，６０１を削除し、容量２３３，２３４、キャプチャメモリ９０２、解析部９０３及びスイッチ制御回路９０４を追加したものである。以下、本実施形態が第４の実施形態と異なる点を説明する。

第１〜第５の実施形態は、電源電圧の変動に対して、受動的に動作する半導体試験装置を説明したが、半導体試験回路２００の動作速度では、電源電圧の変動を十分に抑制できない場合がある。そのような場合でも、電源電圧の変動を十分に抑制することができる半導体試験装置の実施形態を、以下、説明する。

第１の容量２３１は、電源フォース線２１１及びグランド電位ノード間に接続される。スイッチＳＷ２２は、第２の容量２３２の第１の電極及び電源フォース線２１１間に接続される。スイッチＳＷ２３は、第３の容量２３３の第１の電極及び電源フォース線２１１間に接続される。スイッチＳＷ２４は、第４の容量２３４の第１の電極及び電源フォース線２１１間に接続される。容量２３２〜２３４の第２の電極は、グランド電位ノードに接続される。テスタ１０１は、電源ユニット１０２の他、キャプチャメモリ９０２、解析部９０３及びスイッチ制御回路９０４を有する。

まず、テスタ１０１は、半導体装置１０６を試験するための試験パターンデータ９０１を解析するために、試験パターンデータ９０１を半導体装置１０６のデータ端子に出力する。すると、半導体装置１０６は、試験パターンデータ９０１を入力し、試験パターンデータ９０１に応じた動作を行う。これにより、半導体装置１０６の電源端子２１３の電圧は、例えば図９（Ｂ）のように変動する。

キャプチャメモリ９０２は、クロック信号ＣＫに同期して、図９（Ｂ）に示すように、半導体装置１０６の電源端子２１３の電圧をサンプリングし、そのサンプリングした電圧を記憶する。解析部９０３は、キャプチャメモリ９０２に記憶された電圧の周波数を解析し、その解析された周波数に応じたスイッチ制御を決定する。

解析部９０３は、図１０（Ａ）に示すように、半導体装置１０６の電源端子２１３の電圧の周波数が高周波数である場合には、電源フォース線２１１に接続する容量を小さくし、電源フォース線２１１のインダクタンス値を大きくするように、スイッチＳＷ１２〜ＳＷ１４及びＳＷ２２〜ＳＷ２４を制御する。インダクタンス値を大きくすることにより、図１０（Ｃ）に示すように、半導体装置１０６の電源端子２１３の電圧の変動を抑制することができる。

また、解析部９０３は、図１０（Ｂ）に示すように、半導体装置１０６の電源端子２１３の電圧の周波数が低周波数である場合には、電源フォース線２１１に接続する容量を大きくし、電源フォース線２１１のインダクタンス値を小さくするように、スイッチＳＷ１２〜ＳＷ１４及びＳＷ２２〜ＳＷ２４を制御する。容量を大きくすることにより、図１０（Ｃ）に示すように、半導体装置１０６の電源端子２１３の電圧の変動を抑制することができる。

以上のように、解析部９０３は、半導体装置１０６に試験パターンデータ９０１を入力したときの半導体装置１０６の電源端子２１３の電圧波形を解析する。そして、解析部９０３は、解析された周波数が周波数閾値より高い期間では電源フォース線２１１に接続する容量値を第１の値に、解析された周波数が周波数閾値より低い期間では電源フォース線２１１に接続する容量値を第１の値より大きい第２の値になるように、第１のスイッチＳＷ２２〜ＳＷ２４を制御することを決定する。また、解析部９０３は、解析された周波数が周波数閾値より高い期間では電源フォース線２１１のインダクタンス値を第１のインダクタンス値に、解析された周波数が周波数閾値より低い期間では電源フォース線２１１のインダクタンス値を第１のインダクタンス値より小さい第２のインダクタンス値になるように、第２のスイッチＳＷ１２〜ＳＷ１４を制御することを決定する。

上記の解析後、半導体試験装置は、半導体装置１０６の試験を行う。テスタ１０６は、半導体装置１０６のデータ端子に試験パターンデータ９０１を再び出力する。解析部９０３は、上記の解析の結果に応じて、スイッチＳＷ１２〜ＳＷ１４及びＳＷ２２〜ＳＷ２４の制御をスイッチ制御回路９０４に指示する。スイッチ制御回路９０４は、その指示に応じて、スイッチＳＷ１２〜ＳＷ１４及びＳＷ２２〜ＳＷ２４を制御する。第１のスイッチＳＷ２２〜ＳＷ２４は、解析部９０３で解析された周波数が周波数閾値より高い期間では電源フォース線２１１に接続する容量値を第１の値に、解析された周波数が周波数閾値より低い期間では電源フォース線２１１に接続する容量値を第１の値より大きい第２の値になるように、オン又はオフする。また、第２のスイッチＳＷ１２〜ＳＷ１４は、解析部９０３で解析された周波数が周波数閾値より高い期間では電源フォース線２１１のインダクタンス値を第１のインダクタンス値に、解析された周波数が周波数閾値より低い期間では電源フォース線２１１のインダクタンス値を第１のインダクタンス値より小さい第２のインダクタンス値になるように、オン又はオフする。

なお、解析部９０３は、３個以上の周波数帯域に分割し、解析された周波数が属する周波数帯域に応じて、スイッチＳＷ２２〜ＳＷ２４等を制御することにより、３個以上の容量値のうちの１個の値になるように制御し、スイッチＳＷ１２〜ＳＷ１４等を制御することにより、３個以上のインダクタンス値のうちの１個の値になるように制御するようにしてもよい。

本実施形態によれば、半導体装置１０６の電源端子２１３の電圧波形の周波数に応じて、最適な容量値及びインダクタンス値を決定することができ、より適切に電源端子２１３の電圧変動を抑制することができる。なお、解析部９０３が解析する際、実際の試験パターン９０１と同じ試験パターンデータ９０１を半導体装置１０６に入力することが好ましい。ただし、試験パターンデータ９０１が長大な場合には、電源端子２１３の電圧変動を再現可能な試験パターンデータを用いて、解析を行い、解析時間を短縮するようにしてもよい。

第１〜第６の実施形態によれば、電源フォース線２１１に接続する容量の数を変化させることにより、半導体装置１０６の電源電圧の変動を抑制すると共に、半導体装置１０６の電源電流の測定精度を向上させることができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

以上の実施形態に関し、さらに以下の付記を開示する。
（付記１）
半導体装置の試験を行う半導体試験装置であって、
前記半導体装置の電源端子に電源電圧を供給するための電源線と、
複数の容量と、
前記複数の容量を前記電源線に接続するための第１のスイッチとを有し、
前記第１のスイッチは、前記電源端子の電圧降下に応じて、前記電源線に接続する前記容量の数を変化させることを特徴とする半導体試験装置。
（付記２）
前記複数の容量は、第１の容量及び第２の容量を有し、
前記第１のスイッチは、
前記電源端子の電圧降下が第１の閾値より小さい場合には、前記第１の容量を前記電源線に接続し、前記第２の容量を前記電源線に接続せずに充電し、
前記電源端子の電圧降下が前記第１の閾値より大きい場合には、前記第１の容量及び前記第２の容量を直列に前記電源線に接続することを特徴とする付記１記載の半導体試験装置。
（付記３）
さらに、前記電源線を介して前記電源端子に電源電圧を供給する電源ユニットと、
前記電源ユニットの電源電圧及び前記電源端子の電圧を比較する比較器とを有し、
前記第１のスイッチは、前記比較器の比較の結果に応じて、前記電源線に接続する前記容量の数を変化させることを特徴とする付記２記載の半導体試験装置。
（付記４）
前記複数の容量は、第３の容量をさらに有し、
前記第１のスイッチは、
前記電源端子の電圧降下が第１の閾値より小さい場合には、前記第１の容量を前記電源線に接続し、前記第２の容量及び前記第３の容量を前記電源線に接続せずに充電し、
前記電源端子の電圧降下が前記第１の閾値より大きくかつ第２の閾値より小さい場合には、前記第１の容量及び前記第２の容量を直列に前記電源線に接続し、
前記電源端子の電圧降下が前記第２の閾値より大きい場合には、前記第１の容量、前記第２の容量及び前記第３の容量を直列に前記電源線に接続することを特徴とする付記２又は３記載の半導体試験装置。
（付記５）
さらに、前記電源端子の電圧をレベルシフトするレベルシフトダイオードを有し、
前記第１のスイッチは、前記レベルシフトダイオードによりレベルシフトされた電圧に応じて、前記電源線に接続する前記容量の数を変化させることを特徴とする付記２記載の半導体試験装置。
（付記６）
さらに、前記電源端子の電圧に応じて、前記電源線のインダクタンス値を変化させる第２のスイッチを有することを特徴とする付記１〜５のいずれか１項に記載の半導体試験装置。
（付記７）
さらに、前記半導体装置に試験パターンデータを入力したときの前記電源端子の電圧波形を解析する解析部を有し、
前記第１のスイッチは、前記解析部により解析された結果に応じて、前記半導体装置に前記試験パターンデータを入力したときに、前記電源線に接続する前記容量の数を変化させることを特徴とする付記１記載の半導体試験装置。
（付記８）
前記解析部は、前記電圧波形の周波数を解析し、
前記第１のスイッチは、前記解析された周波数が周波数閾値より高い期間では前記電源線に接続する容量値を第１の値に制御し、前記解析された周波数が前記周波数閾値より低い期間では前記電源線に接続する容量値を前記第１の値より大きい第２の値に制御することを特徴とする付記７記載の半導体試験装置。
（付記９）
さらに、前記解析部により解析された結果に応じて、前記半導体装置に前記試験パターンデータを入力したときに、前記電源線のインダクタンス値を変化させる第２のスイッチを有することを特徴とする付記７記載の半導体試験装置。
（付記１０）
前記解析部は、前記電圧波形の周波数を解析し、
前記第１のスイッチは、前記解析された周波数が周波数閾値より高い期間では前記電源線に接続する容量値を第１の値に制御し、前記解析された周波数が前記周波数閾値より低い期間では前記電源線に接続する容量値を前記第１の値より大きい第２の値に制御し、
前記第２のスイッチは、前記解析された周波数が周波数閾値より高い期間では前記電源線のインダクタンス値を第１のインダクタンス値に制御し、前記解析された周波数が前記周波数閾値より低い期間では前記電源線のインダクタンス値を前記第１のインダクタンス値より小さい第２のインダクタンス値に制御することを特徴とする付記９記載の半導体試験装置。

１０１ テスタ
１０２ 電源ユニット
１０３ ケーブル
１０４ テストヘッド
１０５ テストボード
１０６ 半導体装置
２００ 半導体試験回路
２０１ 比較器
２１１ 電源フォース線
２１２ 電源センス線
２１３ 電源端子
２３１，２３２ 容量

Claims (7)

1. 半導体装置の試験を行う半導体試験装置であって、
   前記半導体装置の電源端子に電源電圧を供給するための電源線と、
   複数の容量と、
   前記複数の容量を前記電源線に接続するための第１のスイッチとを有し、
   前記第１のスイッチは、前記電源端子の電圧降下に応じて、前記電源線に接続する前記容量の数を変化させることを特徴とする半導体試験装置。
2. 前記複数の容量は、第１の容量及び第２の容量を有し、
   前記第１のスイッチは、
   前記電源端子の電圧降下が第１の閾値より小さい場合には、前記第１の容量を前記電源線に接続し、前記第２の容量を前記電源線に接続せずに充電し、
   前記電源端子の電圧降下が前記第１の閾値より大きい場合には、前記第１の容量及び前記第２の容量を直列に前記電源線に接続することを特徴とする請求項１記載の半導体試験装置。
3. さらに、前記電源線を介して前記電源端子に電源電圧を供給する電源ユニットと、
   前記電源ユニットの電源電圧及び前記電源端子の電圧を比較する比較器とを有し、
   前記第１のスイッチは、前記比較器の比較の結果に応じて、前記電源線に接続する前記容量の数を変化させることを特徴とする請求項２記載の半導体試験装置。
4. さらに、前記電源端子の電圧に応じて、前記電源線のインダクタンス値を変化させる第２のスイッチを有することを特徴とする請求項１〜３のいずれか１項に記載の半導体試験装置。
5. さらに、前記半導体装置に試験パターンデータを入力したときの前記電源端子の電圧波形を解析する解析部を有し、
   前記第１のスイッチは、前記解析部により解析された結果に応じて、前記半導体装置に前記試験パターンデータを入力したときに、前記電源線に接続する前記容量の数を変化させることを特徴とする請求項１記載の半導体試験装置。
6. 前記解析部は、前記電圧波形の周波数を解析し、
   前記第１のスイッチは、前記解析された周波数が周波数閾値より高い期間では前記電源線に接続する容量値を第１の値に制御し、前記解析された周波数が前記周波数閾値より低い期間では前記電源線に接続する容量値を前記第１の値より大きい第２の値に制御することを特徴とする請求項５記載の半導体試験装置。
7. さらに、前記解析部により解析された結果に応じて、前記半導体装置に前記試験パターンデータを入力したときに、前記電源線のインダクタンス値を変化させる第２のスイッチを有することを特徴とする請求項５記載の半導体試験装置。

Images