JP2008004848A - 半導体装置のトリミング方法 - Google Patents
半導体装置のトリミング方法 Download PDFInfo
- Publication number
- JP2008004848A JP2008004848A JP2006174627A JP2006174627A JP2008004848A JP 2008004848 A JP2008004848 A JP 2008004848A JP 2006174627 A JP2006174627 A JP 2006174627A JP 2006174627 A JP2006174627 A JP 2006174627A JP 2008004848 A JP2008004848 A JP 2008004848A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- semiconductor device
- load
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【解決手段】負荷回路に含まれる同期回路14が標準周波数のクロック信号によって動作可能な最低負荷電圧を調べ、その調べた電圧に基づいて負荷回路13に電力を供給する定電圧回路11の出力電圧をトリミングにより調整するようにしたので、負荷回路13の確実な動作が保証でき、しかも消費電力の少ない半導体装置10の製造が可能となる。
【選択図】図1
Description
このような要求に対し、半導体集積回路が形成されている半導体チップごとに電源端子と内部の回路との間に出力電圧レベルを調整できる電源電圧変換回路を設け、半導体チップごと又は半導体ウエハごとに回路の動作を検出する速度検出回路を設け、この速度検出回路の出力信号に基づいて回路の動作速度が一定になるように前記電源電圧変換回路の出力電圧レベルを調整する半導体集積回路装置の電源調節方法が開示されている(例えば、特許文献1参照)。
図1は、本発明に係る半導体装置のトリミング方法の一実施の形態を示すテスト回路のブロック図である。
半導体装置10は、定電圧回路11と負荷回路13とを含んでおり、入力電源端子Vin、負荷電源端子Vo、及びクロック信号入力端子CLを備えている。
テスタ20は、半導体装置10に負荷電源端子Voを介して負荷回路13に電力を供給し、クロック信号入力端子CLを介して負荷回路13にクロック信号CLKを出力する。
なお、負荷電源端子Voと接地電位との間に接続されているコンデンサCoはリプルやノイズ抑制用のバイパスコンデンサ(例えば、電解コンデンサ、セラミックコンデンサ)である。
負荷回路13は、外部クロック信号CLKに同期して動作する同期回路14を含んでいる。
定電圧回路11は、基準電圧Vref、誤差増幅回路AMP、出力トランジスタM1、及び抵抗R1、R2で構成されている。
定電圧回路11の出力電圧Voutは、Vref(R1+R2)/R2で表されるから、出力電圧Voutを調整するためには、抵抗R1か抵抗R2のいずれか一方、もしくは両方を可変抵抗にすれば良い。すなわち、抵抗R1か抵抗R2のいずれか一方、もしくは両方の抵抗を、レーザトリミングなどを用いて調整可能にしておくことにより出力電圧Voutを調整することができる。
同図において、S11〜S17は工程番号である。
工程S11において、テスタ20から負荷電源端子Voに電源(以下負荷電圧とする)を供給する。このときの負荷電圧は、定電圧回路11が出力する標準電圧に設定する。なお、このテスト時には、定電圧回路11はテスタ20からの印加電圧と競合しないように出力OFF状態にしておく。
工程S12において、テスタ20から負荷回路13にクロック信号入力端子CLを介してクロック信号CLKを供給する。このとき供給するクロック信号CLKの周波数は標準動作時のクロック信号より低い周波数に設定しておく。
工程S13において、負荷回路13の同期回路14の動作を確認する。
動作が正常であれば工程S14に移行し、クロック信号CLKの周波数を少し高くして、再び工程S13に戻る。
この工程S13と工程S14とを繰り返し行い、工程S13において、動作異常が発生した場合は工程S15に移行する。
工程S16では、動作異常が発生したクロック周波数から負荷回路13の同期回路14が標準周波数のクロック信号CLKで動作する最低負荷電圧を推測し、定電圧回路11の出力電圧Voutを何ボルトにするかを設定する。
工程S17では、この設定値に基づいて、抵抗R1及び抵抗R2のいずれか一方、もしくは両方をトリミングして、定電圧回路11の出力電圧Voutの電圧が負荷回路13の同期回路14がクロック信号CLKの標準周波数で動作する最低電圧に設定する。
なお、クロック周波数CLKと、その周波数で動作可能な同期回路14の電源電圧とは比例するので、事前に比例定数を調べておくことにより、正確に定電圧回路11の出力電圧Voutを同期回路14の動作可能な最低電圧に設定することができる。
S21〜S27は工程番号である。
工程S21において、テスタ20から負荷電源端子Voに負荷電圧を供給する。このときの負荷電圧は、定電圧回路11が出力する標準電圧より高めの電圧に設定する。なお、このテスト時には、定電圧回路11はテスタ20からの印加電圧と競合しないように出力OFF状態にしておく。
工程S22において、テスタ20から負荷回路13にクロック信号端子CLを介してクロック信号CLKを供給する。このとき供給するクロック信号CLKの周波数は標準動作時の周波数に設定しておく。
工程S23において、負荷回路13の同期回路14の動作を確認する。
動作が正常であれば工程S24に移行し、負荷電圧を少し下げ、再び工程S23に戻る。
この工程S23と工程S24とを繰り返し行い、工程S23において、動作異常が発生した場合は工程S25に移行する。
工程S25では、動作異常が発生したときの負荷電圧を調べ、この負荷電圧から負荷回路13が標準周波数のクロック信号で動作する最低負荷電圧を推測する。この推測値に基づいて定電圧回路11の出力電圧Voutの電圧を、抵抗R1及び抵抗R2のいずれか一方もしくは両方をトリミングして、定電圧回路11の出力電圧Voutを負荷回路13の同期回路14がクロック信号CLKの標準周波数で動作する最低電圧になるように調節する。
11 定電圧回路
12 トリミング回路
13 負荷回路
20 テスタ
CLK クロック信号
Claims (5)
- トリミングにより出力電圧が調整可能な定電圧回路と、該定電圧回路の出力電圧によって動作する負荷回路とを1チップに内蔵した半導体装置のトリミング方法において、
前記負荷回路は外部クロックに同期して動作する同期回路を含み、
該半導体装置のテスト時に、前記負荷回路の電源電圧を低下させるか、クロック周波数を高くして前記前記同期回路が所定の動作を行うことができなくなる電源電圧もしくは外部クロック周波数を調べ、
該電源電圧もしくは該外部クロック周波数に基づいて、前記定電圧回路の出力電圧をトリミングすることを特徴とする半導体装置のトリミング方法。 - トリミングにより出力電圧が調整可能な定電圧回路と、該定電圧回路の出力電圧によって動作する負荷回路とを1チップに内蔵した半導体装置のトリミング方法において、
前記負荷回路は外部クロックに同期して動作する同期回路を含み、
該半導体装置のテスト時に、前記負荷回路の電源に所定の電圧を印加し、
前記外部クロック周波数を徐々に高くして前記同期回路が所定の動作を行うことができなくなる前記外部クロック周波数を調べ、
該外部クロック周波数に基づいて、前記定電圧回路の出力電圧をトリミングすることを特徴とする半導体装置のトリミング方法。 - トリミングにより出力電圧が調整可能な定電圧回路と、該定電圧回路の出力電圧によって動作する負荷回路とを1チップに内蔵した半導体装置のトリミング方法において、
前記負荷回路は外部クロックに同期して動作する同期回路を含み、
該半導体装置のテスト時に、前記外部クロックに実使用時の周波数のクロック信号を入力し、
前記負荷回路の電源電圧を徐々に低下させて前記同期回路が所定の動作を行うことができなくなる前記負荷回路の電源電圧を調べ、
該電源電圧に基づいて、前記定電圧回路の出力電圧をトリミングすることを特徴とする半導体装置のトリミング方法。 - 前記定電圧回路として、シリーズレギュレータを用いることを特徴とする請求項1から3のいずれか1項記載の半導体装置のトリミング方法。
- 前記定電圧回路として、降圧型のDC−DCコンバータを用いることを特徴とする請求項1から3のいずれか1項記載の半導体装置のトリミング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006174627A JP5053577B2 (ja) | 2006-06-23 | 2006-06-23 | 出力電圧調整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006174627A JP5053577B2 (ja) | 2006-06-23 | 2006-06-23 | 出力電圧調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008004848A true JP2008004848A (ja) | 2008-01-10 |
JP5053577B2 JP5053577B2 (ja) | 2012-10-17 |
Family
ID=39008974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006174627A Expired - Fee Related JP5053577B2 (ja) | 2006-06-23 | 2006-06-23 | 出力電圧調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5053577B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111488054A (zh) * | 2020-04-29 | 2020-08-04 | Oppo广东移动通信有限公司 | 芯片电压配置方法及相关装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0738056A (ja) * | 1993-07-02 | 1995-02-07 | Hitachi Ltd | 半導体集積回路装置とその電源供給方法 |
JPH10214122A (ja) * | 1996-11-27 | 1998-08-11 | Yamaha Corp | 降圧回路および集積回路 |
JP2000164805A (ja) * | 1998-11-25 | 2000-06-16 | Fujitsu Ltd | 内部電圧生成回路 |
WO2002029893A1 (fr) * | 2000-10-03 | 2002-04-11 | Hitachi, Ltd | Dispositif à semi-conducteur |
JP2005354718A (ja) * | 2000-05-30 | 2005-12-22 | Renesas Technology Corp | 半導体集積回路装置 |
-
2006
- 2006-06-23 JP JP2006174627A patent/JP5053577B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0738056A (ja) * | 1993-07-02 | 1995-02-07 | Hitachi Ltd | 半導体集積回路装置とその電源供給方法 |
JPH10214122A (ja) * | 1996-11-27 | 1998-08-11 | Yamaha Corp | 降圧回路および集積回路 |
JP2000164805A (ja) * | 1998-11-25 | 2000-06-16 | Fujitsu Ltd | 内部電圧生成回路 |
JP2005354718A (ja) * | 2000-05-30 | 2005-12-22 | Renesas Technology Corp | 半導体集積回路装置 |
WO2002029893A1 (fr) * | 2000-10-03 | 2002-04-11 | Hitachi, Ltd | Dispositif à semi-conducteur |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111488054A (zh) * | 2020-04-29 | 2020-08-04 | Oppo广东移动通信有限公司 | 芯片电压配置方法及相关装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5053577B2 (ja) | 2012-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7859239B2 (en) | Switching regulator and method of adjusting pulse width | |
TWI303918B (en) | Switching regulator and method for switching output voltage thereof | |
US7482798B2 (en) | Regulated internal power supply and method | |
KR100947571B1 (ko) | 전원 장치 및 이것을 사용한 반도체 시험 시스템 | |
JP2005086931A (ja) | スイッチング電源装置とそれに用いられる半導体集積回路 | |
US20140032942A1 (en) | Voltage regulator, semiconductor device, and data processing system | |
US9104221B2 (en) | Power supply module, electronic device including the same and power supply method | |
JP2009291057A (ja) | 電流検出回路及びその電流検出回路を備えたスイッチングレギュレータ | |
US8575904B2 (en) | Semiconductor device and manufacturing method thereof | |
US8159306B2 (en) | Integrated circuit with low temperature coefficient and associated calibration method | |
CN104868729A (zh) | 包含系统电源单元的电子设备和供应电源电压的方法 | |
KR20010107531A (ko) | 반도체 집적 장치 및 집적 회로의 전압 강하 검출 방법 및그 전압 강하 보정 방법 | |
JP2009153278A (ja) | スイッチング電源回路 | |
JP5053577B2 (ja) | 出力電圧調整方法 | |
JP5091101B2 (ja) | ソフトスタート回路及びそのソフトスタート回路を備えた電源回路 | |
US20120119748A1 (en) | Battery voltage measurement system and battery voltage measurement method | |
US8957646B2 (en) | Constant voltage circuit and electronic device including same | |
JP2008283808A (ja) | 電力用半導体装置及びそれを用いた電子機器 | |
CN111610433A (zh) | 一种芯片上电和下电复位测试方法及装置 | |
JP2007122156A (ja) | ボルテージレギュレータ | |
EP3451111A1 (en) | Semiconductor device, signal processing system, and signal processing method | |
JP2014057421A (ja) | Dc−dcコンバータ | |
US20220050486A1 (en) | Constant voltage circuit | |
JP4810499B2 (ja) | 半導体集積回路装置および二次電池監視用半導体集積回路装置 | |
JP2007078526A (ja) | 電源制御集積回路装置の試験方法および試験回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120501 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120502 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120726 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |