KR102499510B1 - 전원 공급 회로 및 이를 포함하는 반도체 패키지 - Google Patents

전원 공급 회로 및 이를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR102499510B1
KR102499510B1 KR1020170111986A KR20170111986A KR102499510B1 KR 102499510 B1 KR102499510 B1 KR 102499510B1 KR 1020170111986 A KR1020170111986 A KR 1020170111986A KR 20170111986 A KR20170111986 A KR 20170111986A KR 102499510 B1 KR102499510 B1 KR 102499510B1
Authority
KR
South Korea
Prior art keywords
voltage
input voltage
input
power supply
received
Prior art date
Application number
KR1020170111986A
Other languages
English (en)
Other versions
KR20190025394A (ko
Inventor
강희원
고인혁
김남수
문은지
윤재상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170111986A priority Critical patent/KR102499510B1/ko
Priority to US15/935,114 priority patent/US10437272B2/en
Publication of KR20190025394A publication Critical patent/KR20190025394A/ko
Priority to US16/550,513 priority patent/US10747246B2/en
Application granted granted Critical
Publication of KR102499510B1 publication Critical patent/KR102499510B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1427—Voltage regulator [VR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Geometry (AREA)

Abstract

전원 공급 회로는 제1 비교기, 제2 비교기, 제1 전압 레귤레이터, 출력 단자, 제1 경로 및 제2 경로를 포함한다. 제1 비교기는 제1 입력 전압과 제1 기준 전압을 비교하여 제1 제어 신호를 발생한다. 제2 비교기는 제1 입력 전압과 다른 레벨을 가지는 제2 입력 전압과 제1 기준 전압을 비교하여 제2 제어 신호를 발생한다. 제1 전압 레귤레이터는 제1 및 제2 제어 신호들에 기초하여 선택적으로 활성화되고, 제1 입력 전압에 기초하여 제2 입력 전압과 동일한 레벨을 가지는 제1 전압을 발생한다. 출력 단자는 제2 입력 전압 및 제1 전압 중 하나를 전원 전압으로 출력한다. 제1 경로는 제1 입력 전압을 제1 전압 레귤레이터에 직접 제공한다. 제2 경로는 제2 입력 전압을 바이패스하여 출력 단자에 직접 제공한다.

Description

전원 공급 회로 및 이를 포함하는 반도체 패키지{POWER SUPPLY CIRCUIT AND SEMICONDUCTOR PACKAGE INCLUDING THE SAME}
본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 전원 공급 회로 및 상기 전원 공급 회로를 포함하는 반도체 패키지에 관한 것이다.
반도체 집적 회로는 전원 전압에 기초하여 동작하며, 외부에서 입력되는 전압을 그대로 전원 전압으로 공급하거나 외부에서 입력되는 전압을 변환하여 전원 전압을 공급하는 전원 공급 회로를 포함할 수 있다. 반도체 집적 회로를 구동하기 위한 전원 전압은 항상 일정한 레벨을 유지할 필요가 있다. 최근에는 서로 다른 레벨들을 가지는 입력 전압들이 수신되더라도 항상 일정한 레벨을 가지는 전원 전압을 출력할 수 있는 전원 공급 회로가 연구되고 있다.
본 발명의 일 목적은 두 개 이상의 서로 다른 입력 전압들 중 적어도 하나가 수신되는 경우에 항상 일정한 전원 전압을 발생할 수 있는 전원 공급 회로를 제공하는 것이다.
본 발명의 다른 목적은 상기 전원 공급 회로를 포함하여 하위 호환성(backward compatibility)을 확보할 수 있는 반도체 패키지를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 전원 공급 회로는 제1 비교기, 제2 비교기, 제1 전압 레귤레이터, 출력 단자, 제1 경로 및 제2 경로를 포함한다. 상기 제1 비교기는 제1 입력 전압과 제1 기준 전압을 비교하여 제1 제어 신호를 발생한다. 상기 제2 비교기는 상기 제1 입력 전압과 다른 레벨을 가지는 제2 입력 전압과 상기 제1 기준 전압을 비교하여 제2 제어 신호를 발생한다. 상기 제1 전압 레귤레이터는 상기 제1 및 제2 제어 신호들에 기초하여 선택적으로 활성화되고, 상기 제1 입력 전압에 기초하여 상기 제2 입력 전압과 동일한 레벨을 가지는 제1 전압을 발생한다. 상기 출력 단자는 상기 제2 입력 전압 및 상기 제1 전압 중 하나를 전원 전압으로 출력한다. 상기 제1 경로는 상기 제1 입력 전압을 상기 제1 전압 레귤레이터에 직접 제공한다. 상기 제2 경로는 상기 제2 입력 전압을 바이패스하여 상기 출력 단자에 직접 제공한다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 반도체 패키지는 베이스 기판, 제1 반도체 칩 및 제2 반도체 칩을 포함한다. 상기 제1 반도체 칩은 상기 베이스 기판 상에 배치되고, 외부로부터 수신되고 서로 다른 레벨을 가지는 제1 및 제2 입력 전압들 중 적어도 하나에 기초하여 전원 전압을 발생하는 전원 공급 회로를 포함한다. 상기 제2 반도체 칩은 상기 베이스 기판 상에 배치되고, 상기 제1 반도체 칩으로부터 수신되는 상기 전원 전압에 기초하여 동작한다. 상기 전원 공급 회로는 제1 비교기, 제2 비교기, 제1 전압 레귤레이터, 출력 단자, 제1 경로 및 제2 경로를 포함한다. 상기 제1 비교기는 상기 제1 입력 전압과 제1 기준 전압을 비교하여 제1 제어 신호를 발생한다. 상기 제2 비교기는 상기 제2 입력 전압과 상기 제1 기준 전압을 비교하여 제2 제어 신호를 발생한다. 상기 제1 전압 레귤레이터는 상기 제1 및 제2 제어 신호들에 기초하여 선택적으로 활성화되고, 상기 제1 입력 전압에 기초하여 상기 제2 입력 전압과 동일한 레벨을 가지는 제1 전압을 발생한다. 상기 출력 단자는 상기 제2 입력 전압 및 상기 제1 전압 중 하나를 상기 전원 전압으로 출력한다. 상기 제1 경로는 상기 제1 입력 전압을 상기 제1 전압 레귤레이터에 직접 제공한다. 상기 제2 경로는 상기 제2 입력 전압을 바이패스하여 상기 출력 단자에 직접 제공한다.
상기와 같은 본 발명의 실시예들에 따른 전원 공급 회로는, 서로 다른 레벨을 가지는 두 개 또는 복수 개의 입력 전압들 중 적어도 하나가 공급 또는 수신되는 환경에서, 입력 전압과 상관 없이 항상 일정한 레벨을 가지는 출력 전압을 발생할 수 있다. 입력 전압들 중 하나는 전압 레귤레이터를 바이패스하여 출력 단자에 직접 제공하고, 입력 전압들 중 나머지는 전압 레귤레이터를 통해 변환하여 출력 단자에 제공할 수 있다. 특히 상술한 바이패스를 위한 경로는 스위치 같은 별도의 추가 구성요소 없이 입출력 단자를 직접 연결하여 구현할 수 있다. 따라서, 간단한 구조를 가지면서 항상 일정한 레벨을 가지는 출력 전압을 효율적으로 발생할 수 있다.
또한, 상기와 같은 본 발명의 실시예들에 따른 반도체 패키지는, 상술한 전원 공급 회로를 포함함으로써, 반도체 패키지에서 사용되는 전원 전압이 변경되더라도 베이스 기판(즉, PCB)의 이원화 없이 단일 종류의 베이스 기판으로 전원 전압 변경 전후의 반도체 패키지를 모두 제조할 수 있으며, 따라서 하위 호환성을 확보할 수 있고 반도체 패키지의 제조 및 개발 비용이 절감될 수 있다.
도 1은 본 발명의 실시예들에 따른 전원 공급 회로를 나타내는 블록도이다.
도 2, 3, 4a 및 4b는 본 발명의 실시예들에 따른 전원 공급 회로의 동작을 설명하기 위한 도면들이다.
도 5a 및 5b는 본 발명의 실시예들에 따른 전원 공급 방법을 나타내는 순서도들이다.
도 6은 본 발명의 실시예들에 따른 전원 공급 회로를 나타내는 블록도이다.
도 7, 8 및 9는 본 발명의 실시예들에 따른 반도체 패키지를 나타내는 단면도들이다.
도 10은 본 발명의 실시예들에 따른 저장 장치를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 전원 공급 회로를 나타내는 블록도이다.
도 1을 참조하면, 전원 공급 회로(100)는 제1 비교기(110), 제2 비교기(120), 제1 전압 레귤레이터(130), 출력 단자(OT), 제1 경로(P1) 및 제2 경로(P2)를 포함한다. 전원 공급 회로(100)는 제1 입력 단자(IT1), 제2 입력 단자(IT2) 및 기준 전압 발생기(140)를 더 포함할 수 있다.
제1 입력 단자(IT1)는 제1 입력 전압(VCCQ1)을 수신할 수 있다. 제2 입력 단자(IT2)는 제2 입력 전압(VCCQ2)을 수신할 수 있다. 제1 입력 전압(VCCQ1) 및 제2 입력 전압(VCCQ2)은 서로 다른 레벨을 가질 수 있다.
제1 비교기(110)는 제1 입력 전압(VCCQ1)과 제1 기준 전압(VREF1)을 비교하여 제1 제어 신호(CS1)를 발생한다. 제2 비교기(120)는 제2 입력 전압(VCCQ2)과 제1 기준 전압(VREF1)을 비교하여 제2 제어 신호(CS2)를 발생한다.
제1 전압 레귤레이터(130)는 제1 및 제2 제어 신호들(CS1, CS2)에 기초하여 선택적으로 활성화된다. 제1 전압 레귤레이터(130)는 제1 입력 전압(VCCQ1)에 기초하여 제2 입력 전압(VCCQ2)과 동일한 레벨을 가지는 제1 전압(V1)을 발생한다.
제1 경로(P1)는 제1 입력 전압(VCCQ1)을 제1 전압 레귤레이터(130)에 직접 제공한다. 예를 들어, 제1 경로(P1)는 제1 입력 전압(VCCQ1)을 수신하는 제1 입력 단자(IT1)와 제1 전압 레귤레이터(130)를 직접 연결할 수 있다.
제2 경로(P2)는 제2 입력 전압(VCCQ2)을 바이패스하여 출력 단자(OT)에 직접 제공한다. 예를 들어, 제2 경로(P2)는 제2 입력 전압(VCCQ2)을 수신하는 제2 입력 단자(IT2)와 출력 단자(OT)를 직접 연결할 수 있다. 다시 말하면, 제2 경로(P2)에 의해 제2 입력 단자(IT2)와 출력 단자(OT)가 단락(short)될 수 있다.
출력 단자(OT)는 제2 입력 전압(VCCQ2) 및 제1 전압(V1) 중 하나를 전원 전압(VOUT)으로 출력한다. 도 2, 3, 4a 및 4b를 참조하여 후술하는 것처럼, 전원 전압(VOUT)은 항상 일정한 레벨(예를 들어, 제2 입력 전압(VCCQ2)과 실질적으로 동일한 레벨)을 가질 수 있으며, 전원 전압(VOUT)을 출력하는데 있어서 제1 경로(P1) 및 제2 경로(P2) 중 하나가 이용될 수 있다.
기준 전압 발생기(140)는 제1 기준 전압(VREF1)을 발생할 수 있다. 제1 기준 전압(VREF1)은 제1 입력 전압(VCCQ1) 및 제2 입력 전압(VCCQ2)의 수신 여부를 확인하는데 이용될 수 있다.
도 2, 3, 4a 및 4b는 본 발명의 실시예들에 따른 전원 공급 회로의 동작을 설명하기 위한 도면들이다.
도 2를 참조하면, 제1 입력 전압(VCCQ1)이 공급되지 않고 제2 입력 단자(IT2)를 통해 제2 입력 전압(VCCQ2)만이 공급될 수 있다. 이에 따라, 제1 경로(도 1의 P1)는 활성화되지 않을 수 있다. 도 2에서, 활성화되지 않은 상기 제1 경로를 점선으로 도시하였다.
제1 입력 전압(VCCQ1)이 공급되지 않았으므로, 제1 입력 단자(IT1)의 전압은 약 0V일 수 있다. 제1 비교기(110)는 상기 제1 입력 단자(IT1)의 전압(즉, 0V)과 제1 기준 전압(VREF1)을 비교하여, 제1 입력 전압(VCCQ1)이 수신되지 않음을 나타내는 제1 제어 신호(CS1)를 발생할 수 있다. 예를 들어, 제1 제어 신호(CS1)가 제1 논리 레벨(예를 들어, "0")을 가지는 경우에 제1 입력 전압(VCCQ1)이 수신되지 않음을 나타내고, 제1 제어 신호(CS1)가 제2 논리 레벨(예를 들어, "1")을 가지는 경우에 제1 입력 전압(VCCQ1)이 수신됨을 나타낼 수 있다.
제2 입력 전압(VCCQ2)이 공급되었으므로, 제2 비교기(120)는 제2 입력 단자(IT2)의 전압(즉, 제2 입력 전압(VCCQ2))과 제1 기준 전압(VREF1)을 비교하여, 제2 입력 전압(VCCQ2)이 수신됨을 나타내는 제2 제어 신호(CS2)를 발생할 수 있다. 제1 제어 신호(CS1)와 유사하게, 제2 제어 신호(CS2)가 상기 제1 논리 레벨을 가지는 경우에 제2 입력 전압(VCCQ2)이 수신되지 않음을 나타내고, 제2 제어 신호(CS2)가 상기 제2 논리 레벨을 가지는 경우에 제2 입력 전압(VCCQ2)이 수신됨을 나타낼 수 있다.
일 실시예에서, 제2 입력 전압(VCCQ2)의 레벨은 제1 입력 전압(VCCQ1)의 레벨보다 낮을 수 있다. 예를 들어, 상기 제1 입력 전압(VCCQ1)의 레벨은 약 1.8V이고, 상기 제2 입력 전압(VCCQ2)의 레벨은 약 1.2V일 수 있다. 이 경우, 제1 기준 전압(VREF1)의 레벨은 상기 제1 입력 전압(VCCQ1)의 레벨보다 낮고, 상기 제2 입력 전압(VCCQ2)의 레벨보다 높을 수 있다(즉, VCCQ2<VREF1<VCCQ1).
상술한 것처럼, 제1 입력 전압(VCCQ1)이 공급되지 않고 제2 입력 전압(VCCQ2)만이 공급된 경우에, 제1 및 제2 비교기들(110, 120)의 동작에 따라 제1 제어 신호(CS1)는 상기 제1 논리 레벨을 가지고, 제2 제어 신호(CS2)는 상기 제2 논리 레벨을 가질 수 있다. 이 경우, 제1 및 제2 제어 신호들(CS1, CS2)에 기초하여 제1 전압 레귤레이터(130)는 비활성화될 수 있다. 도 2에서, 비활성화된 제1 전압 레귤레이터(130)를 점선으로 도시하였다.
제2 입력 전압(VCCQ2)이 공급됨에 따라, 제2 경로(P2)가 활성화될 수 있다. 이 경우, 제2 경로(P2)를 통해 제2 입력 전압(VCCQ2)이 출력 단자(OT)에 직접 제공되며, 따라서 제2 입력 전압(VCCQ2)이 전원 전압(VOUT)으로 출력될 수 있다. 예를 들어, 전원 전압(VOUT)의 레벨은 상기 제2 입력 전압(VCCQ2)의 레벨과 동일한 약 1.2V일 수 있다.
도 3을 참조하면, 제2 입력 전압(VCCQ2)이 공급되지 않고 제1 입력 단자(IT1)를 통해 제1 입력 전압(VCCQ1)만이 공급될 수 있다. 이에 따라, 제2 경로(도 1의 P2)는 활성화되지 않을 수 있다. 도 3에서, 활성화되지 않은 상기 제2 경로를 점선으로 도시하였다.
제1 입력 전압(VCCQ1)이 공급되었으므로, 제1 비교기(110)는 제1 입력 단자(IT1)의 전압(즉, 제1 입력 전압(VCCQ1))과 제1 기준 전압(VREF1)을 비교하여, 제1 입력 전압(VCCQ1)이 수신됨을 나타내는 제1 제어 신호(CS1)를 발생할 수 있다.
제2 입력 전압(VCCQ2)이 공급되지 않았으므로, 제2 입력 단자(IT2)의 전압은 약 0V일 수 있다. 제2 비교기(120)는 상기 제2 입력 단자(IT2)의 전압(즉, 0V)과 제1 기준 전압(VREF1)을 비교하여, 제2 입력 전압(VCCQ2)이 수신되지 않음을 나타내는 제2 제어 신호(CS2)를 발생할 수 있다.
상술한 것처럼, 제2 입력 전압(VCCQ2)이 공급되지 않고 제1 입력 전압(VCCQ1)만이 공급된 경우에, 제1 및 제2 비교기들(110, 120)의 동작에 따라 제1 제어 신호(CS1)는 상기 제2 논리 레벨을 가지고, 제2 제어 신호(CS2)는 상기 제1 논리 레벨을 가질 수 있다. 이 경우, 제1 및 제2 제어 신호들(CS1, CS2)에 기초하여 제1 전압 레귤레이터(130)는 활성화될 수 있다.
또한, 제1 입력 전압(VCCQ1)이 공급됨에 따라, 제1 경로(P1)가 활성화될 수 있다. 이 경우, 제1 경로(P1)를 통해 제1 입력 전압(VCCQ1)이 제1 전압 레귤레이터(130)에 직접 제공되고, 제1 전압 레귤레이터(130)는 제1 입력 전압(VCCQ1)에 기초하여 제1 전압(V1)을 발생하며, 따라서 제1 전압(V1)이 전원 전압(VOUT)으로 출력될 수 있다.
일 실시예에서, 제1 전압(V1)은 제2 입력 전압(VCCQ2)과 동일한 레벨을 가지므로, 제1 전압(V1)의 레벨은 제1 입력 전압(VCCQ1)의 레벨보다 낮을 수 있다. 예를 들어, 제1 전압(V1)의 레벨은 상기 제2 입력 전압(VCCQ2)의 레벨과 동일한 약 1.2V일 수 있고, 이에 따라 전원 전압(VOUT)의 레벨 또한 약 1.2V일 수 있다.
일 실시예에서, 제1 전압 레귤레이터(130)는 상대적으로 높은 레벨의 제1 입력 전압(VCCQ1)을 상대적으로 낮은 레벨의 제1 전압(V1)으로 변환하는 LDO(low dropout) 레귤레이터일 수 있다.
도 2 및 3을 참조하여 상술한 것처럼, 전원 공급 회로(100)에 제1 및 제2 입력 전압들(VCCQ1, VCCQ2) 중 하나만이 공급 또는 수신된 경우에, 제1 경로(P1) 및 제2 경로(P2) 중 하나를 이용하여 항상 일정한 레벨을 갖는 전원 전압(VOUT)을 발생할 수 있다. 도 2에 도시된 것처럼, 제2 입력 전압(VCCQ2)이 수신되고 제1 입력 전압(VCCQ1)이 수신되지 않는 경우에, 제1 경로(P1) 및 제1 전압 레귤레이터(130)는 비활성화되고, 제2 경로(P2)는 활성화되며, 제2 경로(P2) 및 출력 단자(OT)를 통해 제2 입력 전압(VCCQ2)이 전원 전압(VOUT)으로 출력될 수 있다. 도 3에 도시된 것처럼, 제1 입력 전압(VCCQ1)이 수신되고 제2 입력 전압(VCCQ2)이 수신되지 않는 경우에, 제2 경로(P2)는 비활성화되며, 제1 경로(P1) 및 제1 전압 레귤레이터(130)는 활성화되어 제1 입력 전압(VCCQ1)을 기초로 제1 전압(V1)을 발생하고, 출력 단자(OT)를 통해 제1 전압(V1)이 전원 전압(VOUT)으로 출력될 수 있다.
한편, 하나의 기준 전압(VREF1)을 이용하여 제1 및 제2 입력 전압들(VCCQ1, VCCQ2)의 수신 여부를 확인하는 것으로 설명하였으나, 실시예에 따라서 서로 다른 두 개의 기준 전압들에 기초하여 제1 및 제2 입력 전압들(VCCQ1, VCCQ2)의 수신 여부를 확인하도록 구현될 수도 있다.
도 4a 및 4b를 참조하면, 전원 공급 회로(100)에 제1 및 제2 입력 전압들(VCCQ1, VCCQ2) 모두가 공급 또는 수신된 경우에도, 항상 일정한 레벨을 갖는 전원 전압(VOUT)을 발생할 수 있으며, 이 때 전원 전압(VOUT)을 발생하기 위해 도 2에 도시된 것처럼 제2 경로(P2)를 이용할 것인지, 또는 도 3에 도시된 것처럼 제1 경로(P1) 및 제1 전압 레귤레이터(130)를 이용할 것인지를 미리 설정할 수 있다.
일 실시예에서, 도 4a에 도시된 것처럼, 제1 및 제2 입력 전압들(VCCQ1, VCCQ2)이 모두 공급 또는 수신된 경우에(CASE3-1), 제1 및 제2 비교기들(110, 120)의 동작에 따라 제1 및 제2 제어 신호들(CS1, CS2)은 모두 상기 제2 논리 레벨을 가질 수 있다. 이 경우, 제1 전압 레귤레이터(130)가 비활성화(DISABLE)되도록 설정할 수 있으며, 따라서 제2 경로(P2) 및 출력 단자(OT)를 통해 제2 입력 전압(VCCQ2)이 전원 전압(VOUT)으로 출력될 수 있다.
다른 실시예에서, 도 4b에 도시된 것처럼, 제1 및 제2 입력 전압들(VCCQ1, VCCQ2)이 모두 공급 또는 수신된 경우에(CASE3-2), 제1 및 제2 비교기들(110, 120)의 동작에 따라 제1 및 제2 제어 신호들(CS1, CS2)은 모두 상기 제2 논리 레벨을 가질 수 있다. 이 경우, 제1 전압 레귤레이터(130)가 활성화(ENABLE)되도록 설정할 수 있으며, 따라서 제1 전압 레귤레이터(130)는 제1 경로(P1)를 통해 제공되는 제1 입력 전압(VCCQ1)을 기초로 제1 전압(V1)을 발생하고, 출력 단자(OT)를 통해 제1 전압(V1)이 전원 전압(VOUT)으로 출력될 수 있다.
일 실시예에서, 개발자 및/또는 사용자의 설정이나 사용 환경 등에 기초하여 도 4a의 실시예 및 도 4b의 실시예 중 하나로 설정될 수 있다. 예를 들어, 전력 소비를 감소시키고자 하는 경우에는 도 4a의 실시예에 따라 제1 전압 레귤레이터(130)를 비활성화시킬 수 있다. 다른 예에서, 전원 전압(VOUT)을 안정적으로 공급하고자 하는 경우에는 도 4b의 실시예에 따라 제1 전압 레귤레이터(130)를 활성화시킬 수 있다.
도 4a 및 4b의 예에서, 제2 입력 전압(VCCQ2)이 수신되고 제1 입력 전압(VCCQ1)이 수신되지 않는 경우(CASE1), 및 제1 입력 전압(VCCQ1)이 수신되고 제2 입력 전압(VCCQ2)이 수신되지 않는 경우(CASE2)에 있어서, 제1 및 제2 제어 신호들(CS1, CS2)의 논리 레벨 및 제1 전압 레귤레이터(130)의 활성화 여부는 도 2 및 3을 참조하여 상술한 것과 실질적으로 동일하므로, 중복되는 설명은 생략하도록 한다.
한편, 도 4a의 표 및 도 4b의 표 중 하나는 제1 전압 레귤레이터(130) 내에 저장될 수 있으며, 제1 전압 레귤레이터(130)는 도 4a의 표 및 도 4b의 표 중 하나와 제어 신호들(CS1, CS2)에 기초하여 선택적으로 활성화될 수 있다.
본 발명의 실시예들에 따른 전원 공급 회로(100)는, 서로 다른 레벨을 가지는 두 개의 입력 전압들(VCCQ1, VCCQ2) 중 적어도 하나가 공급 또는 수신되는 환경에서, 입력 전압과 상관 없이 항상 일정한 레벨을 가지는 출력 전압(VOUT)을 발생할 수 있다. 입력 전압들(VCCQ1, VCCQ2) 중 하나(VCCQ2)는 제1 전압 레귤레이터(130)를 바이패스하여 출력 단자(OT)에 직접 제공하고, 입력 전압들(VCCQ1, VCCQ2) 중 다른 하나(VCCQ1)는 제1 전압 레귤레이터(130)를 통해 변환하여 출력 단자(OT)에 제공할 수 있다. 특히 입력 전압(VCCQ2)을 바이패스하기 위한 경로(P2)는 스위치 같은 별도의 추가 구성요소 없이 입력 단자(IT2)와 출력 단자(OT)를 직접 연결하여 구현할 수 있다. 따라서, 간단한 구조를 가지면서 항상 일정한 레벨(즉, 입력 전압(VCCQ2)과 실질적으로 동일한 레벨)을 가지는 출력 전압(VOUT)을 효율적으로 발생할 수 있다.
도 5a 및 5b는 본 발명의 실시예들에 따른 전원 공급 방법을 나타내는 순서도들이다.
도 5a를 참조하면, 본 발명의 실시예들에 따른 전원 공급 방법에서, 먼저 제2 입력 전압(VCCQ2)이 수신되었는지 확인할 수 있고(단계 S110a), 그 후에 제1 입력 전압(VCCQ1)이 수신되었는지 확인할 수 있다(단계 S120a).
제2 입력 전압(VCCQ2)이 수신된 경우에(단계 S110a: 예), 제2 경로(P2)가 활성화될 수 있고, 제2 입력 전압(VCCQ2)을 바이패스하여 전원 전압(VOUT)으로 출력할 수 있다(단계 S130). 다시 말하면, 도 2에 도시된 것처럼, 제2 경로(P2)를 통해 제2 입력 전압(VCCQ2)이 출력 단자(OT)에 직접 제공되며, 따라서 제2 입력 전압(VCCQ2)이 전원 전압(VOUT)으로 출력될 수 있다. 이 때, 제1 경로(P1) 및 제1 전압 레귤레이터(130)는 비활성화될 수 있다.
제2 입력 전압(VCCQ2)이 수신되지 않고(단계 S110a: 아니오), 제1 입력 전압(VCCQ1)이 수신된 경우에(단계 S120a: 예), 제1 경로(P1) 및 제1 전압 레귤레이터(130)가 활성화될 수 있고, 제1 입력 전압(VCCQ1)에 기초하여 발생된 제1 전압(V1)을 전원 전압(VOUT)으로 출력할 수 있다(단계 S140). 다시 말하면, 제1 경로(P1)를 통해 제1 입력 전압(VCCQ1)이 제1 전압 레귤레이터(130)에 직접 제공되고, 제1 전압 레귤레이터(130)는 제1 입력 전압(VCCQ1)에 기초하여 제1 전압(V1)을 발생하며, 따라서 제1 전압(V1)이 전원 전압(VOUT)으로 출력될 수 있다. 이 때, 제2 경로(P2)는 비활성화될 수 있다.
제1 및 제2 입력 전압들(VCCQ1, VCCQ2)이 모두 수신되지 않은 경우에(단계 S110a: 아니오 & 단계 S120a: 아니오), 전원 전압(VOUT)이 발생되지 않을 수 있다.
한편, 도 5a의 실시예에서는 제2 입력 전압(VCCQ2)의 수신 여부를 먼저 확인하므로, 제1 및 제2 입력 전압들(VCCQ1, VCCQ2)이 모두 수신된 경우에, 단계 S110a 및 S130에 따라 제2 입력 전압(VCCQ2)을 바이패스하여 전원 전압(VOUT)으로 출력할 수 있다. 다시 말하면, 도 5a의 실시예는 도 4a의 실시예에 대응할 수 있다.
도 5b를 참조하면, 본 발명의 실시예들에 따른 전원 공급 방법에서, 먼저 제1 입력 전압(VCCQ1)이 수신되었는지 확인할 수 있고(단계 S120b), 그 후에 제2 입력 전압(VCCQ2)이 수신되었는지 확인할 수 있다(단계 S110b).
제1 및 제2 입력 전압들(VCCQ1, VCCQ2)의 수신 여부를 확인하는 순서가 변경되는 것을 제외하면, 도 5b의 실시예는 도 5a의 실시예와 실질적으로 동일하므로, 중복되는 설명은 생략하도록 한다.
한편, 도 5b의 실시예에서는 제1 입력 전압(VCCQ1)의 수신 여부를 먼저 확인하므로, 제1 및 제2 입력 전압들(VCCQ1, VCCQ2)이 모두 수신된 경우에, 단계 S120b 및 S140에 따라 제1 입력 전압(VCCQ1)에 기초하여 발생된 제1 전압(V1)을 전원 전압(VOUT)으로 출력할 수 있다. 다시 말하면, 도 5b의 실시예는 도 4b의 실시예에 대응할 수 있다.
도 6은 본 발명의 실시예들에 따른 전원 공급 회로를 나타내는 블록도이다.
도 6을 참조하면, 전원 공급 회로(200)는 제1 비교기(210), 제2 비교기(220), 제1 전압 레귤레이터(230), 출력 단자(OT), 제1 경로(P1) 및 제2 경로(P2)를 포함한다. 전원 공급 회로(200)는 제1 입력 단자(IT1), 제2 입력 단자(IT2), 제3 입력 단자(IT3), 기준 전압 발생기(240), 제3 비교기(250), 제4 비교기(260), 제2 전압 레귤레이터(270) 및 제3 경로(P3)를 더 포함할 수 있다.
도 6의 제1 비교기(210), 제2 비교기(220), 제1 전압 레귤레이터(230), 제1 경로(P1), 제2 경로(P2), 제1 입력 단자(IT1) 및 제2 입력 단자(IT2)는 도 1의 제1 비교기(110), 제2 비교기(120), 제1 전압 레귤레이터(130), 제1 경로(P1), 제2 경로(P2), 제1 입력 단자(IT1) 및 제2 입력 단자(IT2)와 각각 실질적으로 동일하고, 도 6의 기준 전압 발생기(240)는 제2 기준 전압(VREF2)을 추가적으로 발생하는 것을 제외하면 도 1의 기준 전압 발생기(140)와 실질적으로 동일하므로, 중복되는 설명은 생략하도록 한다.
제3 입력 단자(IT3)는 제3 입력 전압(VCCQ3)을 수신할 수 있다. 제3 입력 전압(VCCQ3)은 제1 및 제2 입력 전압들(VCCQ1, VCCQ2)들과 각각 서로 다른 레벨을 가질 수 있다.
제3 비교기(250)는 제2 입력 전압(VCCQ2)과 제2 기준 전압(VREF2)을 비교하여 제3 제어 신호(CS3)를 발생할 수 있다. 제4 비교기(260)는 제3 입력 전압(VCCQ3)과 제2 기준 전압(VREF2)을 비교하여 제4 제어 신호(CS4)를 발생한다. 제2 기준 전압(VREF2)은 제2 입력 전압(VCCQ2) 및 제3 입력 전압(VCCQ3)의 수신 여부를 확인하는데 이용될 수 있다.
제2 전압 레귤레이터(270)는 제3 및 제4 제어 신호들(CS3, CS4)에 기초하여 선택적으로 활성화되고, 제3 입력 전압(VCCQ3)에 기초하여 제2 입력 전압(VCCQ2)과 동일한 레벨을 가지는 제2 전압(V2)을 발생할 수 있다. 제3 경로(P3)는 제3 입력 전압(VCCQ3)을 제2 전압 레귤레이터(270)에 직접 제공할 수 있다.
출력 단자(OT)는 제2 입력 전압(VCCQ2), 제1 전압(V1) 및 제2 전압(V2) 중 하나를 전원 전압(VOUT)으로 출력할 수 있다. 전원 전압(VOUT)은 항상 일정한 레벨(예를 들어, 제2 입력 전압(VCCQ2)과 실질적으로 동일한 레벨)을 가질 수 있으며, 전원 전압(VOUT)을 출력하는데 있어서 제1, 제2 및 제3 경로들(P1, P2, P3) 중 하나가 이용될 수 있다.
상세하게 도시하지는 않았지만, 제3 및 제4 비교기들(250, 260), 제2 전압 레귤레이터(270) 및 제2 및 제3 경로들(P2, P3)의 구체적인 동작 방식은, 도 2, 3, 4a 및 4b를 참조하여 상술한 제1 및 제2 비교기들(110, 120), 제1 전압 레귤레이터(130) 및 제1 및 제2 경로들(P1, P2)의 동작 방식과 실질적으로 동일할 수 있다.
본 발명의 실시예들에 따른 전원 공급 회로(200)는, 서로 다른 레벨을 가지는 세 개의 입력 전압들(VCCQ1, VCCQ2, VCCQ3) 중 적어도 하나가 공급 또는 수신되는 환경에서, 입력 전압과 상관 없이 항상 일정한 레벨을 가지는 출력 전압(VOUT)을 발생할 수 있다. 입력 전압들(VCCQ1, VCCQ2, VCCQ3) 중 하나(VCCQ2)는 전압 레귤레이터들(230, 270)을 바이패스하여 출력 단자(OT)에 직접 제공하고, 입력 전압들(VCCQ1, VCCQ2, VCCQ3) 중 나머지들(VCCQ1, VCCQ3)은 전압 레귤레이터들(230, 270)을 통해 변환하여 출력 단자(OT)에 제공하며, 특히 입력 전압(VCCQ2)을 바이패스하기 위한 경로(P2)는 스위치 같은 별도의 추가 구성요소 없이 입력 단자(IT2)와 출력 단자(OT)를 직접 연결하여 구현할 수 있다. 따라서, 간단한 구조를 가지면서 항상 일정한 레벨을 가지는 출력 전압(VOUT)을 효율적으로 발생할 수 있다.
이상, 두 개의 입력 전압들(VCCQ1, VCCQ2) 또는 세 개의 입력 전압들(VCCQ1, VCCQ2, VCCQ3)에 기초하여 본 발명의 실시예들을 설명하였으나, 본 발명의 실시예들에 따른 전원 공급 회로 및 전원 공급 방법은 임의의 복수 개의 입력 전압들 중 적어도 하나가 공급 또는 수신되는 환경에 적용 가능할 수 있다.
도 7, 8 및 9는 본 발명의 실시예들에 따른 반도체 패키지를 나타내는 단면도들이다.
도 7을 참조하면, 반도체 패키지(500)는 베이스 기판(510), 제1 반도체 칩(530) 및 제2 반도체 칩(540)을 포함한다. 반도체 패키지(500)는 복수의 도전성 범프들(520a, 520b), 복수의 와이어들(W1, W2, W3), 복수의 본딩 와이어들(BW1, BW2, BW3, BW4) 및 밀봉 부재(550)를 더 포함할 수 있다. 와이어들(W1, W2, W3)은 베이스 기판(510) 내에 형성될 수 있고, 본딩 와이어들(BW1, BW2, BW3, BW4)은 베이스 기판(510) 상에 형성될 수 있다.
제1 반도체 칩(530)은 베이스 기판(510) 상에 배치되고, 전원 공급 회로(100)를 포함한다. 전원 공급 회로(100)는 도 1 등을 참조하여 상술한 본 발명의 실시예들에 따른 전원 공급 회로일 수 있다. 구체적으로, 전원 공급 회로(100)는 외부로부터 수신되고 서로 다른 레벨을 가지는 제1 및 제2 입력 전압들(VCCQ1, VCCQ2) 중 적어도 하나에 기초하여 전원 전압(VOUT)을 발생한다. 예를 들어, 도전성 범프(520a), 와이어(W1) 및 본딩 와이어(BW1)를 통해 제1 입력 전압(VCCQ1)이 수신되고, 도전성 범프(520b), 와이어(W2) 및 본딩 와이어(BW2)를 통해 제2 입력 전압(VCCQ2)이 수신될 수 있다.
전원 공급 회로(100)는 제1 비교기(110), 제2 비교기(120), 제1 전압 레귤레이터(130), 출력 단자(OT), 제1 경로(P1) 및 제2 경로(P2)를 포함하며, 제1 입력 단자(IT1), 제2 입력 단자(IT2) 및 기준 전압 발생기(140)를 더 포함할 수 있다. 입력 전압들(VCCQ1, VCCQ2) 중 하나(VCCQ2)는 제1 전압 레귤레이터(130)를 바이패스하여 출력 단자(OT)에 직접 제공하고, 입력 전압들(VCCQ1, VCCQ2) 중 다른 하나(VCCQ1)는 제1 전압 레귤레이터(130)를 통해 변환하여 출력 단자(OT)에 제공하며, 특히 입력 전압(VCCQ2)을 바이패스하기 위한 경로(P2)는 스위치 같은 별도의 추가 구성요소 없이 입력 단자(IT2)와 출력 단자(OT)를 직접 연결하여 구현함으로써, 간단한 구조를 가지면서 입력 전압과 상관 없이 항상 일정한 레벨(예를 들어, 입력 전압(VCCQ2)과 실질적으로 동일한 레벨)을 가지는 출력 전압(VOUT)을 효율적으로 발생할 수 있다.
제2 반도체 칩(540)은 베이스 기판(510) 상에 배치되고, 제1 반도체 칩(530)으로부터(즉, 전원 공급 회로(100)로부터) 수신되는 전원 전압(VOUT)에 기초하여 동작한다. 예를 들어, 본딩 와이어(BW3), 와이어(W3) 및 본딩 와이어(BW4)를 통해 전원 전압(VOUT)이 수신될 수 있다. 제2 반도체 칩(540)은 제1 반도체 칩(530)과 서로 이격되어 배치될 수 있다.
일 실시예에서, 제2 입력 전압(VCCQ2)을 수신하는 제2 입력 단자(IT2)와 출력 단자(OT)를 직접 연결하는 제2 경로(P2)는 제1 반도체 칩(530) 내에 형성될 수 있다. 예를 들어, 도 1에 도시된 것처럼 제2 경로(P2)는 전원 공급 회로(100) 내에 형성될 수도 있고, 또는 제1 반도체 칩(530) 내의 임의의 위치에 형성될 수도 있다.
일 실시예에서, 제1 반도체 칩(530)은 외부 장치로부터 전기적인 신호를 직접 수신하여 동작하고, 제2 반도체 칩(540)은 외부 장치로부터 전기적인 신호를 직접 수신하지 않고 제1 반도체 칩(530)으로부터 전기적인 신호를 수신하여 동작할 수 있다. 예를 들어, 제2 반도체 칩(540)은 적어도 하나의 비휘발성 메모치 장치를 포함하는 메모리 칩이고, 제1 반도체 칩(530)은 상기 비휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 컨트롤러 칩일 수 있다.
제1 및 제2 반도체 칩들(530, 540)과 본딩 와이어들(BW1, BW2, BW3, BW4)은 밀봉 부재(550)로 고정될 수 있고, 베이스 기판(510)의 하면에는 외부 장치와의 전기적인 연결을 위한 도전성 범프들(520a, 520b)이 형성될 수 있다.
한편, 도시하지는 않았지만, 제1 및 제2 반도체 칩들(530, 540)은 본딩 와이어들(BW1, BW2, BW3, BW4)과 연결되는 입출력 패드들을 더 포함할 수 있다.
도 8을 참조하면, 반도체 패키지(600)는 베이스 기판(610), 제1 반도체 칩(630) 및 제2 반도체 칩(640)을 포함하며, 복수의 도전성 범프들(620a, 620b), 복수의 와이어들(W1, W2, W3, W4), 복수의 본딩 와이어들(BW1, BW2, BW3, BW4) 및 밀봉 부재(650)를 더 포함할 수 있다.
도 8의 베이스 기판(610), 반도체 칩들(630, 640), 도전성 범프들(620a, 620b), 와이어들(W1, W2, W3), 본딩 와이어들(BW1, BW2, BW3, BW4) 및 밀봉 부재(650)는 도 7의 베이스 기판(510), 반도체 칩들(530, 540), 도전성 범프들(520a, 520b), 와이어들(W1, W2, W3), 본딩 와이어들(BW1, BW2, BW3, BW4) 및 밀봉 부재(550)와 각각 실질적으로 동일하며, 도 8의 반도체 패키지(600)는 와이어(W4)를 더 포함하고 이에 따라 전원 공급 회로(100a)의 구조가 일부 변경되는 것을 제외하면 도 7의 반도체 패키지(500)와 실질적으로 동일하므로, 중복되는 설명은 생략하도록 한다.
일 실시예에서, 제2 입력 전압(VCCQ2)을 수신하는 제2 입력 단자(IT2)와 출력 단자(OT)를 직접 연결하는 제2 경로(P2)는 베이스 기판(610) 내에 형성될 수 있다. 예를 들어, 도전성 범프(520b), 와이어(W2) 및 본딩 와이어(BW2)를 포함하는 제2 입력 전압(VCCQ2)의 수신 경로와, 본딩 와이어들(BW3, BW4) 및 와이어(W3)를 포함하는 전원 전압(VOUT)의 출력 경로는, 베이스 기판(610) 내에 형성되는 와이어(W4)에 의해 직접 연결될 수 있다. 이 경우, 도 1의 전원 공급 회로(100)와 다르게, 제1 반도체 칩(610)에 포함되는 전원 공급 회로(100a)에서 제2 경로(P2)가 생략될 수 있다.
도 9를 참조하면, 반도체 패키지(700)는 베이스 기판(710), 제1 반도체 칩(730) 및 제2 반도체 칩(740)을 포함하며, 복수의 도전성 범프들(720a, 720b), 복수의 와이어들(W1, W2), 복수의 본딩 와이어들(BW1, BW2, BW5) 및 밀봉 부재(750)를 더 포함할 수 있다.
도 9의 베이스 기판(710), 반도체 칩들(730, 740), 도전성 범프들(720a, 720b), 와이어들(W1, W2), 본딩 와이어들(BW1, BW2, BW5) 및 밀봉 부재(750)는 도 7의 베이스 기판(510), 반도체 칩들(530, 540), 도전성 범프들(520a, 520b), 와이어들(W1, W2), 본딩 와이어들(BW1, BW2, BW4) 및 밀봉 부재(550)와 각각 실질적으로 동일하고, 도 9의 반도체 패키지(700)는 제2 반도체 칩(740)이 제1 반도체 칩(730) 상에 배치되는 것을 제외하면 도 7의 반도체 패키지(500)와 실질적으로 동일하므로, 중복되는 설명은 생략하도록 한다.
일 실시예에서, 제2 반도체 칩(740)은 제1 반도체 칩(730) 상에 배치될 수 있다. 예를 들어, 본딩 와이어들(BW1, BW2, BW4)의 배치가 용이하도록, 제1 및 제2 반도체 칩들(730, 740)은 계단 형태로 적층될 수 있다.
한편, 도시하지는 않았지만, 제1 및 제2 반도체 칩들(730, 740) 사이에는 접착 부재가 개재될 수 있다. 또한, 도시하지는 않았지만, 실시예에 따라서 도 9의 본딩 와이어들(BW1, BW2, BW4)은 관통 실리콘 비아(through silicon via; TSV)들로 대체될 수도 있다.
본 발명의 실시예들에 따른 반도체 패키지들(200)은, 서로 다른 레벨을 가지는 입력 전압들(VCCQ1, VCCQ2) 중 적어도 하나가 공급 또는 수신되는 환경에서 입력 전압과 상관 없이 항상 일정한 레벨을 가지는 출력 전압(VOUT)을 발생하는 전원 공급 회로(100, 100a)를 포함함으로써, 반도체 패키지에서 사용되는 전원 전압이 변경되더라도 베이스 기판(즉, PCB(printed circuit board))의 이원화 없이 단일 종류의 베이스 기판으로 전원 전압 변경 전후의 반도체 패키지를 모두 제조할 수 있으며, 따라서 하위 호환성(backward compatibility)을 확보할 수 있고 반도체 패키지의 제조 및 개발 비용이 절감될 수 있다.
도 10은 본 발명의 실시예들에 따른 저장 장치를 나타내는 블록도이다.
도 10을 참조하면, 저장 장치(1000)는 복수의 비휘발성 메모리 장치들(1100) 및 컨트롤러(1200)를 포함한다. 예를 들어, 저장 장치(1000)는 eMMC(embedded multimedia card), UFS(universal flash storage), SSD(solid state drive) 등과 같은 임의의 저장 장치일 수 있다.
컨트롤러(1200)는 복수의 채널들(CH1, CH2, CH3, ..., CHi)을 통하여 비휘발성 메모리 장치들(1100)에 연결될 수 있다. 컨트롤러(1200)는 적어도 하나의 프로세서(1210), 버퍼 메모리(1220), 에러 정정 회로(error correction circuit; ECC)(1230), 전원 공급 회로(1240), 호스트 인터페이스(1250) 및 비휘발성 메모리 인터페이스(1260)를 포함할 수 있다.
버퍼 메모리(1220)는 컨트롤러(1200)의 구동에 필요한 데이터를 임시로 저장할 수 있다. 에러 정정 회로(1230)는 기입 동작에서 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 독출 동작에서 읽혀진 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정하고, 데이터 복구 동작에서 비휘발성 메모리 장치(1100)로부터 복구된 데이터의 에러를 정정할 수 있다. 호스트 인터페이스(1250) 및 비휘발성 메모리 인터페이스(1260)는 각각 외부의 장치 및 비휘발성 메모리 장치(1100)와 인터페이스 기능을 제공할 수 있다. 전원 공급 회로(1240)는 본 발명의 실시예들에 따른 전원 공급 회로일수 있다.
비휘발성 메모리 장치들(1100)은 옵션적으로 외부 고전압(VPP)을 제공받을 수 있다.
본 발명은 전원 공급 회로, 반도체 패키지 및 저장 장치를 포함하는 다양한 장치 및 시스템에 유용하게 적용될 수 있으며, 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular), 스마트폰(smart phone), MP3 플레이어, PDA(personal digital assistants), PMP(portable multimedia player), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, 사물 인터넷(internet of things; IoT) 기기, VR(virtual reality) 기기, AR(augmented reality) 기기 등과 같은 다양한 전자 기기에 유용하게 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 제1 입력 전압과 제1 기준 전압을 비교하여 제1 제어 신호를 발생하는 제1 비교기;
    상기 제1 입력 전압과 다른 레벨을 가지는 제2 입력 전압과 상기 제1 기준 전압을 비교하여 제2 제어 신호를 발생하는 제2 비교기;
    상기 제1 및 제2 제어 신호들에 기초하여 선택적으로 활성화되고, 상기 제1 입력 전압에 기초하여 상기 제2 입력 전압과 동일한 레벨을 가지는 제1 전압을 발생하는 제1 전압 레귤레이터;
    상기 제2 입력 전압 및 상기 제1 전압 중 하나를 전원 전압으로 출력하는 출력 단자;
    상기 제1 입력 전압을 상기 제1 전압 레귤레이터에 직접 제공하는 제1 경로; 및
    상기 제2 입력 전압을 바이패스하여 상기 출력 단자에 직접 제공하는 제2 경로를 포함하고,
    상기 제1 및 제2 입력 전압들의 수신 여부를 확인하여, 상기 제2 입력 전압이 수신되고 상기 제1 입력 전압이 수신되지 않는 경우에, 상기 제1 전압 레귤레이터는 비활성화되고, 상기 제2 경로 및 상기 출력 단자를 통해 상기 제2 입력 전압이 상기 전원 전압으로 출력되며,
    상기 제1 및 제2 입력 전압들의 수신 여부를 확인하여, 상기 제1 입력 전압이 수신되고 상기 제2 입력 전압이 수신되지 않는 경우에, 상기 제1 전압 레귤레이터는 활성화되어 상기 제1 입력 전압을 기초로 상기 제1 전압을 발생하고, 상기 출력 단자를 통해 상기 제1 전압이 상기 전원 전압으로 출력되는 전원 공급 회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제1 입력 전압 및 상기 제2 입력 전압이 모두 수신되는 경우에, 상기 제1 전압 레귤레이터는 비활성화되고, 상기 제2 경로 및 상기 출력 단자를 통해 상기 제2 입력 전압이 상기 전원 전압으로 출력되는 것을 특징으로 하는 전원 공급 회로.
  4. 제 1 항에 있어서,
    상기 제1 입력 전압 및 상기 제2 입력 전압이 모두 수신되는 경우에, 상기 제1 전압 레귤레이터는 활성화되어 상기 제1 입력 전압을 기초로 상기 제1 전압을 발생하고, 상기 출력 단자를 통해 상기 제1 전압이 상기 전원 전압으로 출력되는 것을 특징으로 하는 전원 공급 회로.
  5. 제 1 항에 있어서,
    상기 제2 입력 전압의 레벨 및 상기 제1 전압의 레벨은 상기 제1 입력 전압의 레벨보다 낮은 것을 특징으로 하는 전원 공급 회로.
  6. 제 1 항에 있어서,
    상기 제1 기준 전압을 발생하는 기준 전압 발생기를 더 포함하는 것을 특징으로 하는 전원 공급 회로.
  7. 삭제
  8. 베이스 기판;
    상기 베이스 기판 상에 배치되고, 외부로부터 수신되고 서로 다른 레벨을 가지는 제1 및 제2 입력 전압들 중 적어도 하나에 기초하여 전원 전압을 발생하는 전원 공급 회로를 포함하는 제1 반도체 칩; 및
    상기 베이스 기판 상에 배치되고, 상기 제1 반도체 칩으로부터 수신되는 상기 전원 전압에 기초하여 동작하는 제2 반도체 칩을 포함하고,
    상기 전원 공급 회로는,
    상기 제1 입력 전압과 제1 기준 전압을 비교하여 제1 제어 신호를 발생하는 제1 비교기;
    상기 제2 입력 전압과 상기 제1 기준 전압을 비교하여 제2 제어 신호를 발생하는 제2 비교기;
    상기 제1 및 제2 제어 신호들에 기초하여 선택적으로 활성화되고, 상기 제1 입력 전압에 기초하여 상기 제2 입력 전압과 동일한 레벨을 가지는 제1 전압을 발생하는 제1 전압 레귤레이터;
    상기 제2 입력 전압 및 상기 제1 전압 중 하나를 상기 전원 전압으로 출력하는 출력 단자;
    상기 제1 입력 전압을 상기 제1 전압 레귤레이터에 직접 제공하는 제1 경로; 및
    상기 제2 입력 전압을 바이패스하여 상기 출력 단자에 직접 제공하는 제2 경로를 포함하고,
    상기 제1 및 제2 입력 전압들의 수신 여부를 확인하여, 상기 제2 입력 전압이 수신되고 상기 제1 입력 전압이 수신되지 않는 경우에, 상기 제1 전압 레귤레이터는 비활성화되고, 상기 제2 경로 및 상기 출력 단자를 통해 상기 제2 입력 전압이 상기 전원 전압으로 출력되며,
    상기 제1 및 제2 입력 전압들의 수신 여부를 확인하여, 상기 제1 입력 전압이 수신되고 상기 제2 입력 전압이 수신되지 않는 경우에, 상기 제1 전압 레귤레이터는 활성화되어 상기 제1 입력 전압을 기초로 상기 제1 전압을 발생하고, 상기 출력 단자를 통해 상기 제1 전압이 상기 전원 전압으로 출력되는 반도체 패키지.
  9. 제 8 항에 있어서,
    상기 제2 경로는 상기 제1 반도체 칩 내에 형성되는 것을 특징으로 하는 반도체 패키지.
  10. 제 8 항에 있어서,
    상기 제2 경로는 상기 베이스 기판 내에 형성되는 것을 특징으로 하는 반도체 패키지.

KR1020170111986A 2017-09-01 2017-09-01 전원 공급 회로 및 이를 포함하는 반도체 패키지 KR102499510B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170111986A KR102499510B1 (ko) 2017-09-01 2017-09-01 전원 공급 회로 및 이를 포함하는 반도체 패키지
US15/935,114 US10437272B2 (en) 2017-09-01 2018-03-26 Power supply circuit and related methods for generating a power supply voltage in a semiconductor package
US16/550,513 US10747246B2 (en) 2017-09-01 2019-08-26 Power supply circuit and related methods for generating a power supply voltage in a semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170111986A KR102499510B1 (ko) 2017-09-01 2017-09-01 전원 공급 회로 및 이를 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20190025394A KR20190025394A (ko) 2019-03-11
KR102499510B1 true KR102499510B1 (ko) 2023-02-14

Family

ID=65518640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170111986A KR102499510B1 (ko) 2017-09-01 2017-09-01 전원 공급 회로 및 이를 포함하는 반도체 패키지

Country Status (2)

Country Link
US (2) US10437272B2 (ko)
KR (1) KR102499510B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714152B1 (en) 2019-05-29 2020-07-14 Advanced Micro Devices, Inc. Voltage regulation system for memory bit cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170063229A1 (en) 2015-09-01 2017-03-02 Silicon Laboratories Inc. Providing Multiple Power Paths In An Integrated Circuit
US20170102754A1 (en) 2015-10-09 2017-04-13 Sandisk Technologies Inc. Voltage level detection and analog circuit arrangements for memory systems
US20170126005A1 (en) 2015-10-30 2017-05-04 Silicon Laboratories Inc. Digital Signal Transfer Between Multiple Voltage Domains

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998242A (en) 1997-10-27 1999-12-07 Lsi Logic Corporation Vacuum assisted underfill process and apparatus for semiconductor package fabrication
KR100258878B1 (ko) 1998-01-23 2000-06-15 김영환 반도체 패키지용 언더필장치
US7483329B2 (en) * 2000-01-06 2009-01-27 Super Talent Electronics, Inc. Flash card and controller with integrated voltage converter for attachment to a bus that can operate at either of two power-supply voltages
JP2005514760A (ja) 2001-07-09 2005-05-19 ノードソン　コーポレーション 真空補助を使用して電子構成要素をアンダーフィルする方法および装置
EP1884954B1 (en) * 2006-07-27 2009-02-04 STMicroelectronics Asia Pacific Pte Ltd. Supply voltage distribution system with reduced resistance for semiconductor devices
US7675802B2 (en) * 2006-09-29 2010-03-09 Sandisk Corporation Dual voltage flash memory card
US7474582B2 (en) * 2006-12-12 2009-01-06 Texas Instruments Incorporated Systems and methods for managing power
KR101134696B1 (ko) * 2007-01-12 2012-04-09 엘지전자 주식회사 휴대단말기의 전원관리장치 및 그 방법
US7876592B2 (en) * 2008-12-03 2011-01-25 Dell Products, Lp System and method for supporting standard and voltage optimized DIMMs
JP2010245341A (ja) 2009-04-07 2010-10-28 Texas Instr Japan Ltd 半導体装置の製造方法
US8289798B2 (en) * 2010-03-17 2012-10-16 International Business Machines Corporation Voltage regulator bypass in memory device
US20110300673A1 (en) 2010-06-08 2011-12-08 Texas Instruments Incorporated Post-dispense vacuum oven for reducing underfill voids during ic assembly
US8399305B2 (en) 2010-09-20 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming dam material with openings around semiconductor die for mold underfill using dispenser and vacuum assist
KR20120072933A (ko) 2010-12-24 2012-07-04 삼성전자주식회사 다중출력전원공급장치 및 이를 구비한 화상형성장치
US9412717B2 (en) 2011-11-04 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for molded underfills in flip chip packaging
KR101993192B1 (ko) 2012-10-04 2019-06-27 삼성전자주식회사 다중 전압 입력 버퍼
TWI525721B (zh) 2013-08-16 2016-03-11 印鋐科技有限公司 用於電子元件的製造方法與製造設備
EP2849183B1 (en) * 2013-09-17 2017-03-22 Dialog Semiconductor GmbH On-chip Voltage Generation for a Programmable Memory Device
JP2016045873A (ja) * 2014-08-26 2016-04-04 株式会社東芝 電源電圧検知回路
US9570117B2 (en) * 2014-10-06 2017-02-14 Macronix International Co., Ltd. Integrated circuit with independent programmability
US9785222B2 (en) * 2014-12-22 2017-10-10 Qualcomm Incorporated Hybrid parallel regulator and power supply combination for improved efficiency and droop response with direct current driven output stage attached directly to the load
US10684671B2 (en) * 2016-05-27 2020-06-16 Qualcomm Incorporated Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit
CN106602699B (zh) * 2016-07-15 2020-06-26 矽力杰半导体技术(杭州)有限公司 电压切换电路及其控制方法、控制电路和usb pd器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170063229A1 (en) 2015-09-01 2017-03-02 Silicon Laboratories Inc. Providing Multiple Power Paths In An Integrated Circuit
US20170102754A1 (en) 2015-10-09 2017-04-13 Sandisk Technologies Inc. Voltage level detection and analog circuit arrangements for memory systems
US20170126005A1 (en) 2015-10-30 2017-05-04 Silicon Laboratories Inc. Digital Signal Transfer Between Multiple Voltage Domains

Also Published As

Publication number Publication date
US20190072991A1 (en) 2019-03-07
KR20190025394A (ko) 2019-03-11
US10437272B2 (en) 2019-10-08
US20190377375A1 (en) 2019-12-12
US10747246B2 (en) 2020-08-18

Similar Documents

Publication Publication Date Title
US6434044B1 (en) Method and system for generation and distribution of supply voltages in memory systems
CN106340318B (zh) 上电复位电路和包括其的半导体存储器件
JP3477781B2 (ja) Ｉｃカード
US7453741B2 (en) Semiconductor device card providing multiple working voltages
US9263098B2 (en) Voltage regulator, memory controller and voltage supplying method thereof
US20090057417A1 (en) Ic card
US9343118B2 (en) Voltage regulator and apparatus for controlling bias current
KR102467461B1 (ko) 내부 전압 생성 회로 및 이를 포함하는 메모리 장치
US20220179437A1 (en) Mobile devices and methods controlling power in mobile devices
KR100648857B1 (ko) 파워업 신호 발생 장치 및 그 생성 방법
US6735105B2 (en) Semiconductor circuit supplied with a varying power supply voltage, and method for operating the same
CN105551525B (zh) 校准设备和具有其的存储系统
CN105989892B (zh) 调节器电路及具有其的半导体存储装置
US10527672B2 (en) Voltage regulator bypass circuitry usable during device testing operations
KR102499510B1 (ko) 전원 공급 회로 및 이를 포함하는 반도체 패키지
US11257548B2 (en) Memory system
JP5086929B2 (ja) 不揮発性半導体記憶装置
EP4156191A1 (en) Operating method of storage device, operating method of host, and storage system including the storage device and the host
US20110273939A1 (en) Nonvolatile memory device
US8598943B2 (en) Semiconductor integrated circuit with stable rupture voltage fuse
US10121519B2 (en) Semiconductor device and control method thereof
US20120313693A1 (en) Semiconductor device, method and system with logic gate region receiving clock signal and body bias voltage by enable signal
US10332568B2 (en) Memory apparatus and memory module including a power management integrated circuit
US10944396B2 (en) Semiconductor device and method for driving the semiconductor device
JP2003308502A (ja) Ｉｃカード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant